JP2988414B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2988414B2 JP2988414B2 JP9036467A JP3646797A JP2988414B2 JP 2988414 B2 JP2988414 B2 JP 2988414B2 JP 9036467 A JP9036467 A JP 9036467A JP 3646797 A JP3646797 A JP 3646797A JP 2988414 B2 JP2988414 B2 JP 2988414B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- selective epitaxial
- epitaxial film
- gate electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 20
- 229910052796 boron Inorganic materials 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 17
- 238000001312 dry etching Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- 229910052785 arsenic Inorganic materials 0.000 claims description 10
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 238000002425 crystallisation Methods 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 238000009792 diffusion process Methods 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910015900 BF3 Inorganic materials 0.000 description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- QZZYPHBVOQMBAT-JTQLQIEISA-N (2s)-2-amino-3-[4-(2-fluoroethoxy)phenyl]propanoic acid Chemical compound OC(=O)[C@@H](N)CC1=CC=C(OCCF)C=C1 QZZYPHBVOQMBAT-JTQLQIEISA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
方法に関するものであり、特に、ソース,ドレイン上に
選択的にシリコン膜をエピタキシャル成長する方法を用
いた電界効果トランジスタ(以下、FETという)の製
造方法に関する。
ネル長が短くなるという問題が顕著になっている。その
ため、ソース,ドレインの浅接合化が必要となってい
る。浅接合を形成する方法の1つとして、ソース,ドレ
イン上にシリコンエピタキシャル膜を選択的に成長する
方法が提案されている。
示されるように、ジクロルシランの水素還元により選択
エピタキシャル膜5が1000〜2000オングストロ
ーム形成された後、ボロンまたはフッ化ボロンを注入し
て、半導体基板1の表面から深さ3000オングストロ
ームの接合を得てソース領域7及びドレイン領域8が形
成されている。図3において、2は絶縁膜,3はゲート
電極,4はサイドウォールである。
オン注入種を替えることで作製可能としている。しか
し、nチャネルの不純物であるリン,砒素の拡散は、ボ
ロンに比べて遅い。そのために、nチャネルFETの接
合深さは、選択エピタキシャル膜5なしでも約1500
オングストロームとpチャネルFETに比べて十分浅く
することが可能である。
TとnチャネルFETの混載デバイス(以下、CMOS
という)を形成する場合には、選択エピタキシャル膜5
の形成後に、フォトレジスト6を用いてpチャネルとn
チャネルでイオン種を分けて注入する必要が生じる。
作製のフロー図をpチャネル,nチャネルそれぞれにつ
いて示す。図4(a)に示されるように、絶縁膜2,ゲ
ート電極3,サイドウォール4の形成は、p,nチャネ
ル共に従来法と同様に形成され、その後、選択エピタキ
シャル膜5が形成される。
ネルFETを覆うようにフォトレジスト6が加工され、
nチャネルFET側にのみn型のイオン種(例えば、リ
ンや砒素)が注入され、ソース領域7,ドレイン領域8
が形成される。
ドレイン領域の8形成にボロンやフッ化ボロンを注入す
る際には、nチャネル側をフォトレジスト6で覆ってお
く(図4(c))。その後、熱処理して不純物が活性化
されることで、p,nそれぞれのチャネルのFETが形
成される。
ャル膜にボロンまたはフッ化ボロンをイオン注入するp
チャネルFETの製造方法では、ボロンの増速拡散によ
り接合が深くなってしまうという問題点がある。
コンがボロンの拡散を促進するためと解釈されている
(Richard.B.Fair,Nuclear I
nstruments Methods in Phy
sics ResearchB37/38,1989,
371−378)(リチャード.B.フェア,ニューク
リア インスツルメンツ メソッズ イン フィジック
ス リサーチ B37/38,1989,371−37
8)。
pチャネルの選択エピタキシャル膜をボロンドーピング
し、そこからの固相拡散によりソース,ドレイン領域を
形成するという方法がある。
長時にドーピングしたボロンでは、イオン注入でドーピ
ングしたものに比べた場合、深さが1/3倍となってい
る(接合部を5×1017/ccの濃度とする)。
形成できるが、このプロセスをCMOSに適用する際に
nチャネルFET上の選択エピタキシャル膜にもボロン
がドーピングされてしまうという問題が生じる。この問
題により、このプロセスをCMOSの形成に適用できな
くなっている。
pチャネルFETのソース,ドレインでの浅接合化を図
る半導体装置の製造方法を提供することにある。
め、 本発明に係る半導体装置の製造方法は、絶縁膜形成
工程と、ゲート電極形成工程と、サイドウォール形成工
程と、露出工程と、イオン注入工程と、アモルファス化
工程と、エピ工程と、ソース・ドレイン形成工程とを有
する半導体装置の製造方法であって、絶縁膜形成工程
は、基板表面に絶縁膜を形成する処理であり、ゲート電
極形成工程は、絶縁膜上にゲート電極を形成する処理で
あり、サイドウォール形成工程は、ゲート電極周囲にサ
イドウォールを形成する処理であり、露出工程は、フォ
トレジストを加工してn型不純物を導入予定の前記ゲー
ト電極の周囲の前記基板表面のみを露出する処理であ
り、イオン注入工程は、リン,砒素などのn型不純物を
イオン注入する処理であり、アモルファス化工程は、前
記露出した基板表面をアモルファス化する処理であり、
エピ工程は、p型不純物導入予定の前記サイドウォール
周囲の前記基板上にボロンドーピングした選択エピタキ
シャル膜を形成する処理であり、ソース・ドレイン形成
工程は、選択エピタキシャル膜を介して前記基板表面に
ボロンを拡散してソース領域及びドレイン領域を形成す
る処理である。
もしくは、ゲルマニウムを注入することにより、アモル
ファス化する。
くは砒素を1×1015/cm2よりも多いドーズ量で注
入することにより、アモルファス化する。
ァスが結晶化する温度よりも低温で成長させる。
よりも低温で成長させる。
ウムをドーピングする。
は、ゲート電極形成工程と、サイドウォール形成工程
と、露出工程と、イオン注入工程と、ダメージ導入工程
と、エピ工程と、ソース・ドレイン形成工程とを有する
半導体装置の製造方法であって、ゲート電極形成工程
は、基板に絶縁膜を介してゲート電極を形成する処理で
あり、サイドウォール形成工程は、ゲート電極周囲にサ
イドウォールを形成する処理であり、露出工程は、フォ
トレジストを加工してn型不純物を導入予定の前記ゲー
ト電極の周囲の前記基板表面のみを露出する処理であ
り、イオン注入工程は、リン,砒素などのn型不純物を
イオン注入する処理であり、ダメージ導入工程は、前記
露出した基板表面にドライエッチングダメージを導入す
る処理であり、エピ工程は、p型不純物導入予定の前記
サイドウォール周囲の前記基板上にボロンドーピングし
た選択エピタキシャル膜を形成する処理であり、ソース
・ドレイン形成工程は、選択エピタキシャル膜を介して
前記基板表面にボロンを拡散してソース領域及びドレイ
ン領域を形成する処理である。
ッチングダメージが回復する温度よりも低温で成長させ
る。
よりも低温で成長させる。
ルファスのまま選択エピタキシャル成長させるのは、シ
リコン結晶とアモルファス化したシリコン上への成長の
違いを利用するためである。それにより、pチャネルの
ソース,ドレイン上にのみ選択エピタキシャル膜を成長
することを実現する。
近辺で結晶化してしまうため、シリコン結晶とアモルフ
ァスで選択成長を行う場合には、成長温度をアモルファ
スが結晶化しない低温で行う必要がある。しかし、その
温度では、シリコン膜は殆ど成長しない。本発明では、
選択エピタキシャル膜にゲルマニウムを導入することに
より、成長可能としている。
ン表面にドライエッチングのダメージを導入したまま選
択エピタキシャル成長させるのは、シリコン結晶とドラ
イエッチングダメージのあるシリコン結晶上への成長の
違いを利用するためである。それにより、pチャネルの
ソース,ドレイン上にのみ選択エピタキシャル膜を成長
にすることを実現する。
の熱処理をかけることで除去できる。熱処理なしで70
0℃よりも低い温度で成長すると、エッチングダメージ
の入った基板上へは、エピタキシャル成長しない。一
方、シリコン基板への成長は、成長前に自然酸化膜を除
去しておけば、熱処理なしで成長する。
ドライエッチングダメージを導入し、エッチングダメー
ジが回復する温度以上の熱処理をかけないで選択エピタ
キシャル成長する。これにより、pチャネル上にのみボ
ロンドーピングした選択エピタキシャル膜を成長させ
る。
て図面を参照して説明する。
置、特にCMOSの製造方法をpチャネル,nチャネル
それぞれについて製造工程順に示す断面図である。図1
(a)において、絶縁膜2,ゲート電極3,サイドウォ
ール4の形成は、p,nチャネル共に従来法と同様に形
成する。
スト6をパターニングして、nチャネルFETのソー
ス,ドレイン上のみを露出し、リンまたは砒素をイオン
注入する。注入は、エネルギー50kevで、ドーズ量
1×1015/cm2で行った。さらにシリコンもしくは
ゲルマニウムイオンを30KeV,1×101015/c
m2で注入して、シリコン基板1の表面を完全にアモル
ファス化したアモルファス層9を形成する。本実施形態
では、リン等の不純物注入後にシリコン等のイオン注入
を行ったが、この順番は前後逆にしても問題はない。
レジスト6を除去し、ゲート電極3およびサイドウォー
ル4をマスクとして絶縁膜2を除去して、ボロンドーピ
ングした選択エピタキシャル膜5を成長させる。本実施
形態では、UHV−CVD(Ultrahigh va
cuum chcmical vapor depos
ition)装置を用いて成長を行った。この装置は、
到達真空度が1×10-9以下であり、水分の分圧も低い
ために400℃以下の低温でもエピタキシャル成長が可
能である。成長前に弗化水素の水溶液で自然酸化膜を除
去した後、450℃の温度でボロンドーピングした選択
エピタキシャル膜5を500オングストローム成長させ
る。この温度では、シリコンは殆ど成長速度をもたない
ために、エピタキシャル膜中にはゲルマニウムを30%
添加した。成長ガスは、ジシラン,ゲルマン、そしてド
ーピングガスとしてジボランを用いた。アモルファス層
9が結晶化する温度は500℃近辺であるため、成長
中、nチャネルのソース,ドレイン部のシリコン基板1
はアモルファスの状態を保持したままであった。それに
より、選択エピタキシャル膜5はnチャネル上には成長
せずに、シリコン結晶が露出しているpチャネルのソー
ス,ドレイン上にのみ成長した。
℃熱処理してnチャネルのソース,ドレイン部を結晶化
させると同時に、pチャネルの選択エピタキシャル膜5
からボロンを固相拡散させて、ソース,ドレイン領域8
を形成する。
ンの接合深さ1500オングストローム,pチャネルの
接合深さ1000オングストロームのCMOSが作製で
きた。特に、pチャネルFETの接合深さは、従来法の
1/3倍を実現した。
よりも多い場合には、不純物のイオン注入のみでシリコ
ン基板1はアモルファス化するために、本実施形態で行
ったシリコン等のイオン注入は省略できる。
2を製造工程順に示す断面図である。
極3,サイドウォール4の形成は、p,nチャネル共に
従来法と同様に形成する。
スト6をパターニングして、nチャネルFETのソー
ス,ドレイン上のみを露出し、リンまたは砒素をイオン
注入する。注入は、エネルギー50kevで、ドーズ量
3×1015/cm2で行った。さらにドライエッチング
によって、絶縁膜2をエッチングすると同時に、nチャ
ネルのソース,ドレイン部のシリコン基板1にドライエ
ッチングダメージ10を導入した。
レジスト6を除去して、ボロンドーピングした選択エピ
タキシャル膜5を成長させる。本実施形態でも、UHV
−CVD装置を用いて成長を行った。成長前に弗化水素
の水溶液で自然酸化膜を除去して後、650℃の温度で
ボロンドーピングした選択エピタキシャル膜5を500
オングストローム成長させる。成長ガスは、シラン、そ
してドーピングガスとしてジボランを用いた。ドライエ
ッチングダメージ10が回復するには700℃以上の温
度が必要なため、また、ドライエッチングダメージ10
が残っている基板上にはエピタキシャル成長が起こらな
いため、選択エピタキシャル膜5はnチャネルのソー
ス,ドレイン上には成長せずに、シリコン結晶が露出し
ているpチャネル上にのみ成長する。
℃熱処理してnチャネルのソース,ドレイン部を結晶化
させると同時に、pチャネルの選択エピタキシャル膜5
からボロンを固相拡散させてソース,ドレイン領域8を
形成する。
ネルのソース,ドレインの接合深さ1500オングスト
ローム,pチャネルの接合深さ1000オングストロー
ムのCMOSが作製できた。特に、pチャネルFETの
接合深さは、従来法の1/3倍を実現した。
MOSにおけるpチャネルの接合深さを浅くすることが
できる。これにより、接合深さを従来の3000オング
ストロームから、1000オングストロームへと1/3
にすることができる。
工程が従来よりも1工程削減することができる。
である。
である。
ン領域の製造方法を製造工程順に示す断面図である。
イオン注入での拡散の違いを示すボロンのSIMSプロ
ファイルである。
Claims (9)
- 【請求項1】 絶縁膜形成工程と、ゲート電極形成工程
と、サイドウォール形成工程と、露出工程と、イオン注
入工程と、アモルファス化工程と、エピ工程と、ソース
・ドレイン形成工程とを有する半導体装置の製造方法で
あって、 絶縁膜形成工程は、基板表面に絶縁膜を形成する処理で
あり、 ゲート電極形成工程は、絶縁膜上にゲート電極を形成す
る処理であり、 サイドウォール形成工程は、ゲート電極周囲にサイドウ
ォールを形成する処理であり、 露出工程は、フォトレジストを加工してn型不純物を導
入予定の前記ゲート電極の周囲の前記基板表面のみを露
出する処理であり、 イオン注入工程は、リン,砒素などのn型不純物をイオ
ン注入する処理であり、 アモルファス化工程は、前記露出した基板表面をアモル
ファス化する処理であり、 エピ工程は、p型不純物導入予定の前記サイドウォール
周囲の前記基板上にボロンドーピングした選択エピタキ
シャル膜を形成する処理であり、 ソース・ドレイン形成工程は、選択エピタキシャル膜を
介して前記基板表面にボロンを拡散してソース領域及び
ドレイン領域を形成する処理であることを特徴とする半
導体装置の製造方法。 - 【請求項2】 前記アモルファス化工程は、シリコンも
しくは、ゲルマニウムを注入することにより、アモルフ
ァス化することを特徴とする請求項1に記載の半導体装
置の製造方法。 - 【請求項3】 前記アモルファス化工程は、リンもしく
は砒素を1×1015/cm2よりも多いドーズ量で注入
することにより、アモルファス化することを特徴とする
請求項1に記載の半導体装置の製造方法。 - 【請求項4】 前記選択エピタキシャル膜をアモルファ
スが結晶化する温度よりも低温で成長させることを特徴
とする請求項1に記載の半導体装置の製造方法。 - 【請求項5】 前記選択エピタキシャル膜を500℃よ
りも低温で成長させることを特徴とする請求項1に記載
の半導体装置の製造方法。 - 【請求項6】 前記選択エピタキシャル膜にゲルマニウ
ムをドーピングすることを特徴とする請求項1に記載の
半導体装置の製造方法。 - 【請求項7】 ゲート電極形成工程と、サイドウォール
形成工程と、露出工程と、イオン注入工程と、ダメージ
導入工程と、エピ工程と、ソース・ドレイン形成工程と
を有する半導体装置の製造方法であって、 ゲート電極形成工程は、基板に絶縁膜を介してゲート電
極を形成する処理であり、 サイドウォール形成工程は、ゲート電極周囲にサイドウ
ォールを形成する処理であり、 露出工程は、フォトレジストを加工してn型不純物を導
入予定の前記ゲート電極の周囲の前記基板表面のみを露
出する処理であり、 イオン注入工程は、リン,砒素などのn型不純物をイオ
ン注入する処理であり、 ダメージ導入工程は、前記露出した基板表面にドライエ
ッチングダメージを導入する処理であり、 エピ工程は、p型不純物導入予定の前記サイドウォール
周囲の前記基板上にボロンドーピングした選択エピタキ
シャル膜を形成する処理であり、 ソース・ドレイン形成工程は、選択エピタキシャル膜を
介して前記基板表面にボロンを拡散してソース領域及び
ドレイン領域を形成する処理であることを特徴とする半
導体装置の製造方法。 - 【請求項8】 前記選択エピタキシャル膜をドライエッ
チングダメージが回復する温度よりも低温で成長させる
ことを特徴とする請求項7に記載の半導体装置の製造方
法。 - 【請求項9】 前記選択エピタキシャル膜を700℃よ
りも低温で成長させることを特徴とする請求項7に記載
の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9036467A JP2988414B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体装置の製造方法 |
KR1019980005176A KR100268120B1 (ko) | 1997-02-20 | 1998-02-19 | 반도체장치 및 그의 제조방법 |
CN98100842A CN1115729C (zh) | 1997-02-20 | 1998-02-20 | 半导体器件及其制造方法 |
US09/026,494 US6150221A (en) | 1997-02-20 | 1998-02-20 | Semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9036467A JP2988414B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10233456A JPH10233456A (ja) | 1998-09-02 |
JP2988414B2 true JP2988414B2 (ja) | 1999-12-13 |
Family
ID=12470626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9036467A Expired - Fee Related JP2988414B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6150221A (ja) |
JP (1) | JP2988414B2 (ja) |
KR (1) | KR100268120B1 (ja) |
CN (1) | CN1115729C (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100578218B1 (ko) * | 1999-06-24 | 2006-05-12 | 주식회사 하이닉스반도체 | 엘리베이티드 소오스/드레인을 갖는 반도체소자 제조방법 |
US6403433B1 (en) * | 1999-09-16 | 2002-06-11 | Advanced Micro Devices, Inc. | Source/drain doping technique for ultra-thin-body SOI MOS transistors |
US6787424B1 (en) | 2001-02-09 | 2004-09-07 | Advanced Micro Devices, Inc. | Fully depleted SOI transistor with elevated source and drain |
US6551885B1 (en) | 2001-02-09 | 2003-04-22 | Advanced Micro Devices, Inc. | Low temperature process for a thin film transistor |
US6403434B1 (en) | 2001-02-09 | 2002-06-11 | Advanced Micro Devices, Inc. | Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric |
US6756277B1 (en) | 2001-02-09 | 2004-06-29 | Advanced Micro Devices, Inc. | Replacement gate process for transistors having elevated source and drain regions |
US6495437B1 (en) | 2001-02-09 | 2002-12-17 | Advanced Micro Devices, Inc. | Low temperature process to locally form high-k gate dielectrics |
JP2003188274A (ja) | 2001-12-19 | 2003-07-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4150548B2 (ja) * | 2002-08-08 | 2008-09-17 | 富士通株式会社 | 半導体装置の製造方法 |
US7312125B1 (en) | 2004-02-05 | 2007-12-25 | Advanced Micro Devices, Inc. | Fully depleted strained semiconductor on insulator transistor and method of making the same |
EP1833094B1 (en) * | 2006-03-06 | 2011-02-02 | STMicroelectronics (Crolles 2) SAS | Formation of shallow SiGe conduction channel |
JP5202891B2 (ja) * | 2007-07-02 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555250A (ja) * | 1991-08-28 | 1993-03-05 | Rohm Co Ltd | 半導体装置およびその製法 |
JP2964925B2 (ja) * | 1994-10-12 | 1999-10-18 | 日本電気株式会社 | 相補型mis型fetの製造方法 |
JP2778553B2 (ja) * | 1995-09-29 | 1998-07-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
KR0172788B1 (ko) * | 1995-12-29 | 1999-03-30 | 김주용 | 반도체 소자의 트랜지스터 제조방법 |
US5668024A (en) * | 1996-07-17 | 1997-09-16 | Taiwan Semiconductor Manufacturing Company | CMOS device structure with reduced risk of salicide bridging and reduced resistance via use of a ultra shallow, junction extension, ion implantation process |
US5707896A (en) * | 1996-09-16 | 1998-01-13 | Taiwan Semiconductor Manuacturing Company, Ltd. | Method for preventing delamination of interlevel dielectric layer over FET P+ doped polysilicon gate electrodes on semiconductor integrated circuits |
US5753548A (en) * | 1996-09-24 | 1998-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for preventing fluorine outgassing-induced interlevel dielectric delamination on P-channel FETS |
-
1997
- 1997-02-20 JP JP9036467A patent/JP2988414B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-19 KR KR1019980005176A patent/KR100268120B1/ko not_active IP Right Cessation
- 1998-02-20 US US09/026,494 patent/US6150221A/en not_active Expired - Lifetime
- 1998-02-20 CN CN98100842A patent/CN1115729C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1115729C (zh) | 2003-07-23 |
CN1193816A (zh) | 1998-09-23 |
JPH10233456A (ja) | 1998-09-02 |
KR19980071514A (ko) | 1998-10-26 |
US6150221A (en) | 2000-11-21 |
KR100268120B1 (ko) | 2000-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6492216B1 (en) | Method of forming a transistor with a strained channel | |
JP5043314B2 (ja) | 勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン及び/又は延長部をもつ、歪みp型mosfetを製造する方法 | |
US7816237B2 (en) | Ultra shallow junction formation by epitaxial interface limited diffusion | |
US8187959B2 (en) | Semiconductor substrate with solid phase epitaxial regrowth with reduced junction leakage and method of producing same | |
US7611973B2 (en) | Methods of selectively forming epitaxial semiconductor layer on single crystalline semiconductor and semiconductor devices fabricated using the same | |
US20030219954A1 (en) | Manufacturing method of semiconductor substrate | |
JP2988414B2 (ja) | 半導体装置の製造方法 | |
US6426278B1 (en) | Projection gas immersion laser dopant process (PGILD) fabrication of diffusion halos | |
US6130144A (en) | Method for making very shallow junctions in silicon devices | |
US6869897B2 (en) | Manufacturing method for semiconductor substrate, and semiconductor device having a strained Si layer | |
US9331174B2 (en) | Method for improving device performance using epitaxially grown silicon carbon (SiC) or silicon-germanium (SiGe) | |
US7122452B2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
JP3628472B2 (ja) | Mosfet及びその製造方法 | |
JPH0964355A (ja) | 半導体素子の製造方法 | |
JP2005056900A (ja) | 半導体装置の製造方法 | |
JP3371631B2 (ja) | 半導体装置およびその製造方法 | |
JPH03265131A (ja) | 半導体装置の製造方法 | |
JP3523627B2 (ja) | 半導体装置及びその製造方法 | |
JP2570292B2 (ja) | 半導体装置の製造方法 | |
JPH07321313A (ja) | 半導体デバイスの製造方法 | |
JPH01161868A (ja) | 半導体装置の製造方法 | |
JP3108927B2 (ja) | 半導体装置の製造方法 | |
JPH05218069A (ja) | Mosトランジスタおよびその製造方法 | |
KR20040000753A (ko) | 반도체 소자의 제조방법 | |
JPS62291017A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 14 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |