JP5202891B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5202891B2 JP5202891B2 JP2007173655A JP2007173655A JP5202891B2 JP 5202891 B2 JP5202891 B2 JP 5202891B2 JP 2007173655 A JP2007173655 A JP 2007173655A JP 2007173655 A JP2007173655 A JP 2007173655A JP 5202891 B2 JP5202891 B2 JP 5202891B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- manufacturing
- ion implantation
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
この発明は、半導体装置の製造方法に係る発明であり、特に、Ｐ型トランジスタとＮ型トランジスタとが形成される半導体装置の製造方法に関する。
半導体装置では、半導体基板に歪みを発生させることにより、トランジスタの特性（トランジスタのＯＮ電流の増加等）を向上させる技術が必須になりつつある（特許文献１）。たとえば、Ｐ型のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のチャネル領域に歪を発生させる技術として、Ｐ型のＦＥＴのソース・ドレイン領域にＳｉＧｅエピ成長膜を形成する技術が存在する。
当該技術では、Ｐ型のＦＥＴのソース・ドレイン領域にリセスを形成する。そして、Ｎ型のＦＥＴ形成領域の半導体基板を酸化膜等のハードマスクでマスクした状態で、当該リセス部に対してエピタキシャル成長処理を施す。これにより、Ｐ型のＦＥＴのソース・ドレイン領域のみに、ＳｉＧｅエピ成長膜を形成させていた。
しかし、半導体製造工程の煩雑化および製造コストの増加が進んでいる。したがって、製造工程の簡略化および製造コストの抑制を図りつつ、上記ＳｉＧｅエピ成長膜を形成したいという要望が高まっている。
また、Ｎ型のＦＥＴ形成領域をマスクするハードマスクの形成・除去の際に、素子分離膜（ＳＴＩ：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）に落ち込み等の不具合が発生していた。これにより、Ｎ型のＦＥＴにおいてリーク電流が増加し、結果としてデバイスの消費電力が増加する、またはデバイスの歩留まりが低下する等の問題が生じていた。
そこで、本発明は、たとえＰ型のＦＥＴのソース・ドレイン領域にＳｉＧｅエピ成長膜を形成したとしても、製造工程の増加の抑制および製造コストの増加の抑制を図ることができ、デバイスの低消費電力化およびデバイスの歩留まり向上を図ることができる、半導体装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明の一実施例によれば、Ｐ型トランジスタのソース・ドレイン領域となる部分にリセス部を形成する。また、Ｎ型トランジスタのソース・ドレイン領域となる部分に対してイオン注入処理を施し、ダメージを与える。そして、前記ダメージが与えられた状態で、ＳｉＧｅエピタキシャル成長処理を施す。これにより、リセス部に対して、ＳｉＧｅエピ成長膜を形成する。
上記一実施例により、ＳｉＧｅエピ成長膜形成の際に、Ｎ型トランジスタ形成領域のハードマスクによるマスクを必要としない。したがって、たとえＰ型トランジスタのソース・ドレイン領域にＳｉＧｅエピ成長膜を形成したとしても、製造工程の増加の抑制および製造コストの増加の抑制を図ることができる。
また、上記ハードマスクのエッチング等による除去作業も当然省略できる。したがって、当該除去作業の際に素子分離膜に損傷を与えることも防止できる。よって、素子分離膜の損傷に起因したデバイスの高消費電力化およびデバイスの歩留り低下の防止を図ることができる。
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
＜実施の形態１＞
本実施の形態に係る半導体装置の製造方法を、工程断面図を用いて説明する。
本実施の形態に係る半導体装置の製造方法を、工程断面図を用いて説明する。
はじめに、図１に示すように、シリコンから成る半導体基板１の上面内に、素子分離膜（ＳＴＩ膜）２を形成する。第一の領域と第二の領域とは、当該素子分離膜２により区画されている。本実施の形態では、第一の領域には、Ｎ型ＦＥＴが形成される。他方、第二の領域には、Ｐ型ＦＥＴが形成される。
次に、第一、二の領域の半導体基板１に対して、上記導電型に従った、ウエル注入、チャネル注入および不純物制御等を行う。その後、半導体基板１上に、ゲート絶縁膜３、ゲート電極４およびハードマスク５を当該順に堆積させる。その後、ゲート絶縁膜３、ゲート電極４およびハードマスク５を所定の形状にパターニングする。当該パターニング後の様子を図２に示す。以下、ゲート絶縁膜３、ゲート電極４およびハードマスク５の積層体をゲート構造と称する。
次に、図３に示すように、必要に応じて各ゲート構造の側面に保護膜６を形成する。次に、第一の領域を露出させる開口部を有するレジストにより、第二の領域を覆う（図示せず）。そして、当該レジストをマスクとして使用して、第一の領域にＮ型の不純物イオンを注入する（図示せず）。前記レジストの除去後、第二の領域を露出させる開口部を有するレジストにより、第一の領域を覆う（図示せず）。そして、当該レジストをマスクとして使用して、第二の領域にＰ型の不純物イオンを注入する（図示せず）。
これにより、図３に示すように、ゲート構造Ｇ１の両脇の半導体基板１表面内には、Ｎ型エクステンション７が形成される。他方、ゲート構造Ｇ２の両脇の半導体基板１表面内には、Ｐ型エクステンション８が形成される。
次に、図４に示すように、露出している半導体基板１の上面に酸化膜９を形成する。その後、図４に示すように、側面に保護膜６が形成されたゲート構造Ｇ１，Ｇ２を覆うように、酸化膜９上にサイドウォール膜１０を成膜する。
次に、サイドウォール膜１０に対して異方性エッチバック処理を施す。これにより、図５に示すように、各ゲート構造Ｇ１，Ｇ２の側面部にのみサイドウォール膜１０を残存させる。異方性エッチバック処理の際には、酸化膜９はエッチングストッパーとして機能する。その後、残存しているサイドウォール膜１０の下方に存する酸化膜９以外の酸化膜９を除去する（図５参照）。
次に、ゲート構造Ｇ１，Ｇ２を覆うように、半導体基板１上にレジスト１１を形成する。その後、フォトリソグラフィ技術により、レジスト１１を所定の形状にパターニングする。図６に示すように、開口部が形成されたレジスト１１は、第一の領域の半導体基板１上に残存している。また、当該レジスト１１の開口部からは、第二の領域の半導体基板１およびゲート構造Ｇ２が露出している。
次に、レジスト１１をマスクとして使用して、露出している半導体基板１の上面に対してエッチング処理を施す。つまり、第二の領域の半導体基板１において、Ｐ型ＦＥＴのソース・ドレイン領域となる部分の除去処理を実施する。これにより、図６に示すように、ゲート構造Ｇ２の側壁に形成されているサイドウォール膜１０の両脇における半導体基板１の表面内に、基板１を貫通しない所定の深さのリセス部１２が形成される。つまり、リセス部１２は、Ｐ型ＦＥＴのソース・ドレイン領域となる部分に形成される。
上記レジスト１１の除去の後、ゲート構造Ｇ１，Ｇ２を覆うように、半導体基板１上にレジスト１３を再度形成する。その後、フォトリソグラフィ技術により、レジスト１３を所定の形状にパターニングする。図７に示すように、開口部が形成されたレジスト１３は、第二の領域の半導体基板１上に残存している。また、当該レジスト１３の開口部からは、第一の領域の半導体基板１およびゲート構造Ｇ１が露出している。
次に、図７に示すように、レジスト１３をマスクとして使用して、露出している半導体基板１に対してイオン注入処理を行う。より具体的に、第一の領域において、Ｎ型ＦＥＴのソース・ドレイン領域となる半導体基板１部分に対して、イオン注入処理を施す。これにより、当該イオン注入領域の半導体基板１に対して、ダメージを与えることができる。ここで、上記イオン注入は、イオン種ＳｉまたはＧｅ、加速エネルギー数ｋｅＶ、濃度１０14〜１０16／ｃｍ2の条件で行うことができる。
当該イオン注入後、レジスト１３をマスクとして使用して、露出している半導体基板１に対して、Ｎ型ＦＥＴのソース・ドレイン領域形成のためのイオン注入処理を別に行っても良い。しかし、一度のイオン注入処理で、前記ダメージを与えると共に、Ｎ型ＦＥＴのソース・ドレイン領域の形成を行うことが望ましい。たとえば、イオン種Ａｓ、加速エネルギー５〜３０ｋｅＶ、濃度１０15〜１０16／ｃｍ2の条件でイオン注入を行う。これにより、上記半導体基板１の上面にダメージを与えることができると共に、Ｎ型ＦＥＴのソース・ドレイン領域形成のためのイオン注入処理も同時に行うことができる。
レジスト１３が除去された後の様子を図８に示す。図８に示すように、上記イオン注入処理により形成されたダメージ層（ソース・ドレイン領域であるとも把握できる）１４が、半導体基板１の表面内に形成されている。ダメージ層１４は、ゲート構造Ｇ１の側面に形成されているサイドウォール膜１０の両脇における半導体基板１の表面内、つまり、Ｎ型ＦＥＴのソース・ドレイン領域となる部分に形成される。
次に、半導体基板１に上記ダメージが与えられた状態で、当該半導体基板１の上面に対して、ＳｉＧｅ（ゲルマニウムシリコン）とＳｉとのエピタキシャル成長処理を施す。これにより、上記リセス部１２に対して、ＳｉＧｅ（ゲルマニウムシリコン）とＳｉとをエピタキシャル成長により堆積させることができる。つまり、図９に示すように、上記リセス部１２には、ＳｉＧｅエピ成長膜１５が形成される。
ここで、エピタキシャル成長は、非結晶の表面や非清浄面では起こらない。したがって、上記エピタキシャル成長は、第一の領域の半導体基板１の上面部分（イオン注入によるダメージ層１４）には、起こらない。つまり、Ｎ型ＦＥＴのソース・ドレイン領域には、ＳｉＧｅとＳｉとは成長しない。
なお、第二の領域におけるＳｉＧｅエピ成長膜１５の成長により、第二の領域の半導体基板１に形成されるチャネル領域等に圧縮歪が発生する。当該圧縮歪に起因して、Ｐ型ＦＥＴの特性を向上させることができる。
その後、必要に応じて、追加の不純物注入処理、熱処理等を施すことにより、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴが形成される。
以上のように、本実施の形態に係る半導体装置の製造方法では、第一の領域の半導体基板１にイオン注入によりダメージを与えている。したがって、ＳｉＧｅエピ成長膜１５の生成の際に、第一の領域を覆う酸化膜等のハードマスクを形成しなくても、当該第一の領域のダメージ部分には、ＳｉＧｅエピ成長膜は成長しない。よって、第二の領域に形成されるＰ型ＦＥＴのソース・ドレイン領域となる部分にのみ、ＳｉＧｅエピ成長膜１５を生成することができる。
よって、上記ハードマスクが省略できる分、製造工程の増加の抑制および製造コストの増加の抑制を図ることができる。また、当該ハードマスクのエッチングによる除去処理も当然不要なので、当該エッチングによる素子分離膜２への損傷も防止できる。このように、素子分離膜２の損傷を防止できるので、素子分離膜２の損傷に起因して生じるリーク電流の低減を図ることができる。つまり、デバイスの低消費電力化およびデバイスの歩留り向上を図ることができる。
また、上述しように、一度のイオン注入処理により、第一の領域の半導体基板１にダメージを与えると共に、Ｎ型ＦＥＴのソース・ドレイン領域の形成を行うことが望ましい。これにより、ダメージ付与によるイオン注入と、ソース・ドレイン領域形成のためのイオン注入とを別工程で行う場合よりも、製造工程を簡略化でき、製造コストも抑制することができる。
なお、上記の代わりに、シリコンから成る半導体基板１にダメージを与え、かつソース・ドレイン領域を形成するイオン注入処理として、図１０に示すイオン注入を採用することができる。つまり、炭素イオン注入若しくは、複数の炭素から構成されるクラスタイオン注入を採用することができる。
炭素イオン注入は、ドーズ量５×１０15〜５×１０16／ｃｍ2、加速エネルギー０．１〜１ｋｅＶの条件で行うことができる。
図１０に示すように、炭素イオン注入により第一の領域の半導体基板１に対してダメージを与えた場合には、その後に加熱処理を施すことにより、Ｎ型ＦＥＴのソース・ドレイン領域にＳｉＣ−ソース・ドレイン層を形成することができる。当該加熱処理は、ＳｉＧｅエピ成長膜１５の形成後に行うことが必要である。当該ＳｉＣ−ソース・ドレイン層が形成されることにより、Ｎ型ＦＥＴのチャネル部に引っ張り歪が形成される。したがって、当該引っ張り歪に起因して、Ｎ型ＦＥＴの特性を向上させることができる。つまり、高速動作可能なデバイスが形成できる。
また、上記炭素クラスタイオン注入は、ドーズ量１×１０15〜１×１０16／ｃｍ2、加速エネルギー１〜１０ｋｅＶの条件で行うことができる。
図１０に示すように、炭素クラスタイオン注入により第一の領域の半導体基板１に対してダメージを与えた場合には、加速エネルギーを上げることができ、注入イオンの個数も減じることができる。たとえば、２０個の原子からなる１価のクラスタイオンを１０ｋｅＶのエネルギーで加速した場合、１個当たりの原子が持つエネルギーは、０．５ｋｅＶになる。したがって、１個の原子イオンを０．５ｋｅＶのエネルギーで加速した場合と同等の深さのイオン注入を行うことができる。また、クラスタイオンでは、たとえば１度に２０個の原子が注入されるので、注入イオンの個数としては２０分の１にすることが可能である。以上により、炭素クラスタイオン注入を採用した場合には、Ｎ型ＦＥＴのソース・ドレイン領域にＳｉＣ層を形成することができると共に、スループットの向上も図ることができる。
１ 半導体基板、２ 素子分離膜、３ ゲート絶縁膜、４ ゲート電極、５ ハードマスク、６ 保護膜、７ Ｎ型エクステンション、８ Ｐ型エクステンション、９ 酸化膜、１０ サイドウォール膜、１１，１３ レジスト、１２ リセス部、１４ ダメージ層、１５ ＳｉＧｅエピ成長膜。
Claims (2)
- （Ａ）Ｎ型トランジスタが形成される第一の領域と、Ｐ型トランジスタが形成される第二の領域とを有する半導体基板を用意する工程と、
（Ｂ）前記第二の領域の前記半導体基板において、前記Ｐ型トランジスタのソース・ドレイン領域となる部分を除去することにより、リセス部を形成する工程と、
（Ｃ）前記第一の領域の前記半導体基板において、前記Ｎ型トランジスタのソース・ドレイン領域となる部分に対してイオン注入処理を施し、当該イオン注入領域の前記半導体基板にダメージを与える工程と、
（Ｄ）前記半導体基板に前記ダメージが与えられた状態で、前記半導体基板に対してエピタキシャル成長処理を実施することにより、前記リセス部に対して、ＳｉＧｅエピ成長膜を形成する工程とを、備えており、
前記工程（Ｃ）は、
前記ダメージを与える処理であると共に、前記Ｎ型トランジスタのソース・ドレイン領域形成のための処理であり、
前記半導体基板は、
シリコンを構成要素として含んでおり、
前記工程（Ｃ）は、
炭素イオンを注入する工程である、
ことを特徴とする半導体装置の製造方法。 - 前記工程（Ｃ）は、
複数の炭素から構成されるクラスタイオンを注入する工程である、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007173655A JP5202891B2 (ja) | 2007-07-02 | 2007-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007173655A JP5202891B2 (ja) | 2007-07-02 | 2007-07-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009016411A JP2009016411A (ja) | 2009-01-22 |
| JP5202891B2 true JP5202891B2 (ja) | 2013-06-05 |
Family
ID=40357000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007173655A Expired - Fee Related JP5202891B2 (ja) | 2007-07-02 | 2007-07-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5202891B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9331176B2 (en) | 2013-04-25 | 2016-05-03 | Samsung Electronics Co., Ltd. | Methods of forming field effect transistors, including forming source and drain regions in recesses of semiconductor fins |
| CN117116772A (zh) * | 2023-10-19 | 2023-11-24 | 江苏集创原子团簇科技研究院有限公司 | 一种基于团簇离子注入的二维材料掺杂方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2988414B2 (ja) * | 1997-02-20 | 1999-12-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2003188274A (ja) * | 2001-12-19 | 2003-07-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4361880B2 (ja) * | 2005-01-11 | 2009-11-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
-
2007
- 2007-07-02 JP JP2007173655A patent/JP5202891B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009016411A (ja) | 2009-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5795735B2 (ja) | チャネル領域への減少させられたオフセットを有する埋め込みＳｉ／Ｇｅ材質を伴うトランジスタ | |
| JP5795260B2 (ja) | 段階的な形状の構造を有する埋め込み歪誘起材質を伴うトランジスタ | |
| JP5149301B2 (ja) | 引張歪みおよび圧縮歪みを生成するための埋め込みＳｉ／Ｇｅ材料を含むＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを有する半導体デバイス | |
| JP4937253B2 (ja) | コンタクト絶縁層および異なる特性を有するシリサイド領域を形成するための技法 | |
| TWI387009B (zh) | 藉由偏斜式預非晶形化而減少受應變之電晶體中之晶體缺陷之技術 | |
| TWI443750B (zh) | 以高效率轉移應力之形成接觸絕緣層之技術 | |
| JP2010532572A (ja) | トランジスタのゲート電極のプレアモルファス化のブロッキング | |
| US8338274B2 (en) | Transistor device comprising an embedded semiconductor alloy having an asymmetric configuration | |
| JP5614184B2 (ja) | 半導体装置の製造方法 | |
| JP2009117429A (ja) | 半導体装置及びその製造方法 | |
| JP2010157570A (ja) | 半導体装置の製造方法 | |
| JP2010517323A (ja) | トランジスタにシリコン／ゲルマニウム（Ｓｉ／Ｇｅ）含有ドレイン／ソース領域をシリコン／ゲルマニウム損失を削減して形成する方法 | |
| US20140120677A1 (en) | Methods of forming enhanced mobility channel regions on 3d semiconductor devices, and devices comprising same | |
| JP2009065020A (ja) | 半導体装置及びその製造方法 | |
| JP2011054740A (ja) | 半導体装置及びその製造方法 | |
| JP2008277587A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5202891B2 (ja) | 半導体装置の製造方法 | |
| CN109427681B (zh) | 半导体结构及其形成方法 | |
| US9455335B2 (en) | Techniques for ion implantation of non-planar field effect transistors | |
| JP2011100913A (ja) | 半導体装置の製造方法 | |
| CN109830433B (zh) | 制作半导体元件的方法 | |
| JP2008066548A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010283209A (ja) | 半導体装置及びその製造方法 | |
| JP5205779B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| CN111627816A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |