JP2009117429A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009117429A
JP2009117429A JP2007285565A JP2007285565A JP2009117429A JP 2009117429 A JP2009117429 A JP 2009117429A JP 2007285565 A JP2007285565 A JP 2007285565A JP 2007285565 A JP2007285565 A JP 2007285565A JP 2009117429 A JP2009117429 A JP 2009117429A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
sidewall
concentration
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007285565A
Other languages
English (en)
Other versions
JP5211647B2 (ja
Inventor
Naoyoshi Tamura
直義 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007285565A priority Critical patent/JP5211647B2/ja
Priority to US12/261,173 priority patent/US8269256B2/en
Publication of JP2009117429A publication Critical patent/JP2009117429A/ja
Priority to US13/586,091 priority patent/US9214524B2/en
Application granted granted Critical
Publication of JP5211647B2 publication Critical patent/JP5211647B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】半導体層における転位の発生を抑止しトランジスタのロールオフ特性を十分に確保しつつも、チャネル領域への歪み量を増加させて電流駆動能力を大幅に向上させて動作速度を増大させる。
【解決手段】ＳｉＧｅ層１０３は、第１のＳｉＧｅ層１０３ａと、第１のＳｉＧｅ層１０３ａ上に形成され、Ｓｉ又は第１のＳｉＧｅ層１０３ａよりもＧｅ濃度の低い中間層１０３ｃと、第１のＳｉＧｅ層１０３ａ上に中間層１０３ｃを介して形成され、第１のＳｉＧｅ層１０３ａよりもＧｅ濃度の高い第２のＳｉＧｅ層１０３ｂと、第２のＳｉＧｅ層１０３ｂ上に形成され、Ｓｉ又は第１のＳｉＧｅ層１０３ａよりもＧｅ濃度の低い上層１０３ｄ有して構成される。
【選択図】図１

Description

本件は、歪み印加により動作速度を向上させた半導体装置及びその製造方法に関する。
近時における、いわゆる９０ｎｍノード以降のＬＳＩでは、更なる微細化が要請されており、これに伴いトランジスタの能力向上が困難となってきている。これは、ゲート長の短縮化に伴いスタンバイオフリーク電流が増大することから、オフリーク電流を一定に抑えようとすると、電流駆動能力の向上が極めて困難となることに起因する。そのため、トランジスタの能力向上を図るための新しいアプローチが探索されている。
その一つの試みとして、ストレインドシリコン（strained silicon）技術がある。これは、チャネル領域へストレスを印加することで、バンド構造を変化させ、キャリアの有効質量を軽減し、キャリア移動度を向上することによる電流駆動能力の向上技術である。
ｐチャネルＭＯＳトランジスタでは、チャネル領域に一軸性の圧縮応力を印加することでキャリアの移動度が向上することが知られている。チャネル領域に圧縮応力を印加する具体例として、ソース／ドレイン領域に凹部を形成し、当該凹部内にエピタキシャル法によりＳｉＧｅ層を埋め込む、いわゆるエンベディッド構造のトランジスタが提案されている（特許文献１を参照）。
一方、ｎチャネルＭＯＳトランジスタでは、ｐチャネルＭＯＳトランジスタと同様にソース／ドレイン領域に凹部を形成し、当該凹部内にエピタキシャル法によりＳｉＣ層を埋め込む、いわゆるエンベディッド構造のトランジスタが提案されている。
ＳｉＧｅはシリコンよりも格子定数が大きく、ＳｉＧｅ層の結晶が基板面内方向でシリコン基板に言わば強制的に格子整合する。そのため、シリコン基板は基板垂直方向では伸張される。その結果として、基板面内方向、即ちチャネル方向でチャネル領域に圧縮歪が導入され、圧縮応力が印加される。チャネル領域にこのような一軸性の圧縮応力が印加される結果、チャネル領域を構成するＳｉ結晶の対称性が局所的に変調される。更に、かかる対称性の変化に伴って、重いホールの価電子帯と軽いホールの価電子帯の縮退が解けるため、チャネル領域におけるホール移動度が増大し、トランジスタの動作速度が向上する。このようなチャネル領域に局所的に誘起された応力によるホール移動度の増大及びこれに伴うトランジスタ動作速度の向上は、特にゲート長が１００ｎｍ以下の超微細化された半導体装置に顕著に現れる。
一方、ＳｉＣ層の場合では、ＳｉＣシリコンよりも格子定数が小さく、ＳｉＣ層の結晶が基板面内方向でシリコン基板に強制的に格子整合する。その結果として、基板面内方向、即ちチャネル方向でチャネル領域に引張歪が導入され、引張応力が印加される。
特開２００６−１８６２４０号公報 特開２００６−２６１２８３号公報 特開２００５−２４４１８７号公報
ＳｉＧｅ層をソース／ドレイン領域に埋め込むエンベディッド構造のトランジスタにおいて、チャネルへ圧縮歪を導入することによりホール移動度が増大し、トランジスタの電流駆動能力が改善される。しかしながら、４５ｎｍノード以降では、ＳｉＧｅ層による圧縮歪の増大化させ、電流駆動能力の改善率を更に高める必要がある。
ＳｉＧｅ層の圧縮歪を強めるには、単純にＳｉＧｅ中のＧｅ濃度を高めれば実現される。ところがこの場合、ＳｉＧｅ層中に転位を発生させて電流リークパスが形成され易いという問題がある。
また、ＳｉＧｅ層の圧縮歪を強める他の方策として、ＳｉＧｅ層間の間隔を狭め、ＳｉＧｅ層が埋め込まれる凹部を深く形成する等の方法が考えられている。凹部を深く形成することにより、ＳｉＧｅ層は成長方向に大きく格子が伸張され、その結果としてチャネル領域の側面である（１１０）面の格子を大きく伸張させることができる。ところがこの場合、ＳｉＧｅ層内の格子歪みを緩和させないためには、予めＳｉＧｅの成長と同時に不純物、例えばホウ素（Ｂ）を導入しておく必要がある。その結果、トランジスタ電流のカットオフが困難となり、トランジスタのロールオフ特性が損なわれるという問題がある。一方、浅い凹部を形成し、ＳｉＧｅ層間の間隔を狭める場合、上記した（１１０）面の確保が不十分となるため、歪み印加の効率が低下する。
なお、ＳｉＣ層の場合では、ＳｉＣ中のＣ濃度を高めることでＳｉＣ層の引張歪を強めることができる反面、ＳｉＣ層中に転位を発生させて電流リークパスが形成され易い。また、凹部を深く形成することにより、ＳｉＣ層は成長方向に大きく格子が圧縮され、その結果としてチャネル領域の側面である（１１０）面の格子を大きく圧縮させることができるが、上記と同様に問題がある。
本件は、上記の課題に鑑みてなされたものであり、半導体層における転位の発生を抑止しトランジスタのロールオフ特性を十分に確保しつつも、チャネル領域への歪み量を増加させて電流駆動能力を大幅に向上させて動作速度を増大させることを可能とする信頼性の高い半導体装置及びその製造方法を提供することを目的とする。キャリア注入速度を増加させる
本件の半導体装置は、半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜に形成されたゲート電極と、前記半導体基板における前記ゲート電極の両側の部分に埋め込まれるように形成された第１の半導体層と、前記第１の半導体層上に、当該第１の半導体層と重畳するように形成された第２の半導体層とを含むものである。ここで、前記第１の半導体層及び前記第２の半導体層は、ＳｉとＳｉ以外の４Ｂ属元素との混晶からなり、前記第２の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度は、前記第１の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度よりも高く、前記第１の半導体層の端部は、前記第２の半導体層の端部よりも、前記ゲート電極から離間している。
本件の半導体装置の製造方法は、半導体基板上にゲート絶縁膜及びゲート電極を順次形成する工程と、前記ゲート絶縁膜及び前記ゲート電極の側面に第１のサイドウォールを形成する工程と、前記ゲート電極及び前記第１のサイドウォールをマスクとして、前記半導体基板に第１のエッチングを施す工程と、前記第１のサイドウォール上に第２のサイドウォールを形成する工程と、前記半導体基板、前記第１のサイドウォール及び前記第２のサイドウォールをマスクとして、前記半導体基板に第２のエッチングを施す工程と、前記半導体基板の前記第２のエッチングにより加工された部分に第１の半導体層を成長させる工程と、前記第２のサイドウォールを除去した後、前記第１の半導体層上に第２の半導体層を成長させる工程とを含む。
本件によれば、半導体層における転位の発生を抑止しトランジスタのロールオフ特性を十分に確保しつつも、チャネル領域への歪み量を増加させて電流駆動能力を大幅に向上させて動作速度を増大させることが可能となり、信頼性の高い半導体装置が実現する。
―半導体装置の基本構成―
先ず、本実施形態における半導体装置の基本構成について説明する。ここでは、半導体装置として、ｐチャネルＭＯＳトランジスタを例に採る。
図１は、本基本構成であるｐチャネルＭＯＳトランジスタの概略構成を示す断面図である。
本基本構成では、典型的には、シリコン基板１００上にゲート絶縁膜１０１を介してゲート電極１０２が形成され、ゲート電極１０２の両側に位置するソース／ドレイン領域に半導体層、例えばＳｉＧｅ層１０３が埋め込み形成され、ゲート電極１０２の側面にサイドウォール１０４が形成されている。
ＳｉＧｅ層１０３は、第１のＳｉＧｅ層１０３ａと、第１のＳｉＧｅ層１０３ａ上に形成され、Ｓｉ又は第１のＳｉＧｅ層１０３ａよりもＧｅ濃度の低い中間層１０３ｃと、第１のＳｉＧｅ層１０３ａ上に中間層１０３ｃを介して形成され、第１のＳｉＧｅ層１０３ａよりもＧｅ濃度の高い第２のＳｉＧｅ層１０３ｂと有して構成される。そして、第１のＳｉＧｅ層１０３ａの端部は、第２のＳｉＧｅ層１０３ｂの端部よりも、ゲート電極１０２から離間している。
更に、第２のＳｉＧｅ層１０３ｂ上に、Ｓｉ又は第１のＳｉＧｅ層１０３ａよりもＧｅ濃度の低い上層１０３ｄを形成しても良い。
サイドウォール１０４は、ゲート電極１０２の側面に形成された第１のサイドウォール１０４ａと、第１のサイドウォール１０４ａ上に形成された第２のサイドウォール１０４ｂとを有して構成されている。
第１のサイドウォール１０４ａは、収縮性の絶縁膜、例えばＳｉＮからなり、第２のＳｉＧｅ層１０１ｂの端部と接するように（第１のサイドウォール１０４ａを介してゲート電極１０２と第２のＳｉＧｅ層１０３ｂとが離間するように）形成されている。
第２のサイドウォール１０４ｂは、第１のサイドウォール１０４ａよりの応力の小さい絶縁膜、例えばＳｉＯ2からなり、第１のサイドウォール１０４ａ上及び第２のサイドウォール１０４ｂの一部上に形成されている。
図２は、本基本構成であるｐチャネルＭＯＳトランジスタの歪み作用による応力を説明するための模式図である。
このｐチャネルＭＯＳトランジスタでは、ＳｉＧｅ層１０３のうち、第２のＳｉＧｅ層１０３ｂは、自身が伸張することでチャネル領域の鉛直方向を伸張し、その結果としてチャネル領域をチャネル長方向に収縮させ、チャネル領域のチャネル長方向に対して圧縮歪みを与える。ここで第２のＳｉＧｅ層１０３ｂは、Ｇｅ濃度が高いことで低抵抗化及び圧縮歪みを増加させるも、浅く（薄く）形成されているため、トランジスタ電流のカットオフが容易となり、十分なロールオフ特性が確保される。
一方、第１のＳｉＧｅ層１０３ａは、深く（厚く）形成されているため、チャネル領域の側面である（１１０）面の格子を大きく伸張し、チャネル領域のチャネル長方向に対して圧縮歪みを与える。この作用により、第２のＳｉＧｅ層１０３ｂによる圧縮応力の不足が補われ、ＳｉＧｅ層１０３として大きな圧縮歪みを与えることができる。この場合、第１のＳｉＧｅ層１０３ａは、Ｇｅ濃度が低いために転位を生ぜしめることなく、しかもその端部は第２のＳｉＧｅ層１０３ｂの端部よりもゲート電極１０２から離間しているため、ロールオフ特性を損なう懸念はない。
ここで、第１のＳｉＧｅ層１０３ａは、中間層１０３ｃにより第２のＳｉＧｅ層１０３ｂと隔てられているため、Ｇｅ濃度の高い第２のＳｉＧｅ層１０３ｂから第１のＳｉＧｅ層１０３ａへの転位の伝播が中間層１０３ｃで遮断される。
更に、第２のＳｉＧｅ層１０３ｂ上に上層１０３ｄを形成することにより、第２のＳｉＧｅ層１０３ｂから外部への転位の伝播がより確実に防止されることになる。
更に、本基本構成では、自身は収縮する性質を有する第１のサイドウォール１０４ａがゲート電極１０２の側面に形成されているため、チャネル領域のチャネル長方向に対する圧縮歪みが助長される。
即ち、ＳｉＧｅ層１０３に加えて第１のサイドウォール１０４ａを設けることにより、両者による圧縮応力の合算により、十分に大きい圧縮歪みをチャネル領域のチャネル長方向に与えることができる。
図３は、本基本構成のｐチャネルＭＯＳトランジスタにおいて、従来構成との比較に基づき、チャネル領域の中央部位を原点としたチャネル長方向及び鉛直方向の歪み（εxx及びεyy）を示す特性図である。図４は、図３に対応した応力値を示す図である。
図３及び図４において、比較例１が従来のＳｉＧｅ層を有するエンベテッド構造のものを、比較例２がＳｉＧｅ層の端部がエクステンション部にまで張り出した構造のものを、比較例３が比較例２の構造に圧縮歪みの印加用のサイドウォールが加わったものをそれぞれ示す。また、図４において、参照例はＳｉＧｅ層の代わりにＳｉ層を形成したものであり、σxxがチャネル長方向の圧縮応力を、σyyが鉛直方向の圧縮応力を、Δμ／μが比較例３を基準にした移動度増加率をそれぞれ示す。
図３及び図４のように、本基本構成では、参照例及び比較例１〜３に比べて、チャネル長方向では圧縮応力（負値）が、鉛直方向では引張応力（正値）がそれぞれ大幅に増加していることが判る。これは、ｐチャネルＭＯＳトランジスタのトランジスタ特性が大幅に向上することを意味する。
ここで、第１のＳｉＧｅ層１０３ａのＧｅ濃度は、Ｓｉ1-xＧｅxとした場合に０．１５≦ｘ≦０．２０程度とされている。１５％より小さいと応力不足であり、２０％より大きいと転位の発生及びロールオフ特性の劣化が懸念される。従って、１５％以上２０％以下程度のＧｅ濃度が、深い低Ｇｅ濃度のＳｉＧｅ層としての適正範囲である。
第１のＳｉＧｅ層１０３ａの膜厚は、２５ｎｍ〜４０ｎｍ程度とされている。２５ｎｍより薄いと応力不足であり、３５ｎｍより厚いと転位の発生及びロールオフ特性の劣化が懸念される。従って、２５ｎｍ以上４ｎｍ以下程度の膜厚が、深い低Ｇｅ濃度のＳｉＧｅ層としての適正範囲である。
第２のＳｉＧｅ層１０３ｂのＧｅ濃度は、Ｓｉ1-xＧｅxとした場合に０．０５≦ｘ≦０．１０程度とされている。当該部分は、前記第１のＳｉＧｅ層に対してより低濃度のＳｉＧｅ層を配置することにより、前記層内の積層欠陥誘発を抑制する作用がある。従ってそのＳｉＧｅ濃度は前記層より低下させる必要があり、Ｇｅ濃度は１０％以下であることが必要である。
第２のＳｉＧｅ層１０３ｂの膜厚は、５ｎｍ〜１０ｎｍ程度とされている。
中間層１０３ｃのＧｅ濃度は、Ｓｉ1-xＧｅxとした場合に０．２０＜ｘ≦０．３０程度とされている。Ｇｅ濃度が３０％より大きいとＳｉＧｅ内部への結晶欠陥貫入が、２０％より低いと更に大きいストレスをチャネルに対して印加する作用が多き聞く低下してしまう。
中間層１０３ｃの膜厚は、１０ｎｍ〜２０ｎｍ程度とされている。１０ｎｍより薄いと応力印加作用が激減する。２０ｎｍより厚いと、Ｇｅが高濃度であるため、積層欠陥が貫入する虞が大きくなる。従って、１０ｎｍ以上２０ｎｍ以下程度の膜厚が中間層としての適正範囲である。
上層１０３ｄのＧｅ濃度は、前記１０３ｂと同様の作用を示し、且つシリサイド形成時の凝集抑止のためにＳｉ1-xＧｅxとした場合に、ｘ≦０．１０の濃度範囲が適正である。
また、ソース／ドレイン領域に形成される半導体層として、第１のＳｉＧｅ層１０３ｃの代わりに高Ｇｅ濃度のＳｉＧｅＣ層を形成しても良い。
この場合、ＳｉＧｅＣ層では、Ｇｅ濃度及びＣ濃度は、Ｓｉ1-xＧｅxＣyで０．２０≦ｘ≦０．３０程度、ｙ≦０．０１程度とされる。膜厚は、２５ｎｍ〜４０ｎｍとされる。
ＳｉＧｅＣ層では、Ｇｅ濃度が２４％より小さい、又は膜厚が２５ｎｍより薄いと応力不足であり、Ｇｅ濃度が３５％より大きい、又は膜厚が４０ｎｍより厚いと転位の発生が懸念される。また、Ｃ濃度が１％より大きいとストレス不足となる。従って、２４％以上３５％以下程度のＧｅ濃度、１％以下程度のＣ濃度、及び２５ｎｍ以上４０ｎｍ以下程度の膜厚が、深い領域にある低Ｇｅ濃度のＳｉＧｅＣ層としての適正範囲である。
ここで、中間層１０３ｃについても同様に、ＳｉＧｅＣ層として形成しても良い。この場合、Ｇｅ濃度及びＣ濃度は、Ｓｉ1-x-yＧｅxＣyで０．２４≦ｘ≦０．３５程度、ｙ≦０．０１程度とされる。膜厚は、１０ｎｍ〜２０ｎｍとされる。
Ｇｅ濃度が３５％より大きい、又は膜厚が２０ｎｍより厚いとＳｉＧｅＣ層内に積層欠陥が貫入する。また、Ｃ濃度が１％より大きいとストレス不足となる。一方、膜厚が１０ｎｍより薄い場合でもストレス不足となる。従って、２４％以上３５％以下のＧｅ濃度且つ１％以下のＣ濃度を有し、膜厚が１０ｎｍ〜２０ｎｍが中間層としてのＳｉＧｅＣ層の適正範囲である。
上層部１０３ｄは、その作用が当該下層の１０３ｃへの積層欠陥・転位の貫入防止の機能を有しているので、Ｓｉ1-x-yＧｅxＣyとしたときに適正濃度はｘ≦０．１０、ｙ＜０．０１、その膜厚は１５ｎｍ〜２０ｎｍである。
以上説明したように、上記したｐチャネルＭＯＳトランジスタでは、ＳｉＧｅ層１０３における転位の発生を抑止しトランジスタのロールオフ特性を十分に確保しつつも、チャネル領域への歪み量を増加させて電流駆動能力を大幅に向上させて動作速度を増大させることが可能となる。
以上、ｐチャネルＭＯＳトランジスタの基本構成について説明したが、ｎチャネルＭＯＳトランジスタの場合では、ＳｉＧｅ層１０３の代わりにＳｉＣ層を形成する。即ち、第１のＳｉＧｅ層１０３ａと同様の第１のＳｉＣ層と、第２のＳｉＧｅ層１０３ｂと同様の第２のＳｉＣ層とを形成する。更に、中間層１０３ｃ及び上層１０３ｄの代わりに、Ｓｉ又はＳｉＣからなる中間層及び上層を、中間層１０３ｃ及び上層１０３ｄと同様に形成する。更に、第１のサイドウォール１０４ａの代わりに、膨張性の絶縁膜（ＳｉＮ等）からなる第１のサイドウォールを、第１のサイドウォール１０４ａと同様に形成する。
ここで、第１のＳｉＣ層のＣ濃度は、Ｓｉ1-yＣyとした場合に０．００８≦ｙ≦０．０１２程度とされている。０．８％より小さいと応力不足であり、１．２％より大きいと転位の発生が懸念される。従って、０．８％以上１．２％以下程度のＣ濃度が、深い低Ｃ濃度のＳｉＣ層としての適正範囲である。
第１のＳｉＣ層の膜厚は、２５ｎｍ〜４０ｎｍ程度とされている。２５ｎｍより薄いと応力不足であり、４０ｎｍより厚いと転位の発生が懸念される。従って、２５ｎｍ以上４０ｎｍ以下程度の膜厚が、深い低Ｃ濃度のＳｉＣ層としての適正範囲である。
第２のＳｉＣ層のＣ濃度は、Ｓｉ1-yＣyとした場合にｙ≦０．００５程度とされている。Ｃ濃度が０．５％より大きいと転位の発生が懸念される。および当該層の役割は前記下層ＳｉＣへの貫入欠陥抑止である。従って、０．５％以下程度のＣ濃度が、のＳｉＣ層としての適正範囲である。または完全はシリコン層でもよい。
第２のＳｉＣ層の膜厚は、５ｎｍ〜１０ｎｍ程度とされている。リセスの全体的な深さは５０ｎｍであるため、５ｎｍより薄いと下層ＳｉＣ層の欠陥貫入抑止能力が低下し、１０ｎｍより厚いと後述するように主たるストレスを印加するＳｉＣ層を埋め込むことができなくなる。従って、５ｎｍ以上１０ｎｍ以下程度の膜厚が、浅い高Ｃ濃度のＳｉＣ層としての適正範囲である。
中間層のＣ濃度は、Ｓｉ1-yＣyとした場合に０．０１５＜ｙ≦０．００２５程度とされている。Ｃ濃度が２．５％より大きいとＳｉＣ中の欠陥貫入が抑止できなくなり、かつＳｉＣ形成後の熱処理により格子位置から格子間位置へＣが析出してしまう。従って、１．５％以上２．５％以下程度のＣ濃度が中間層としての適正範囲である。
中間層の膜厚は、１０ｎｍ〜２０ｎｍ度とされている。１０ｎｍより薄いとストレス印加能力が不足する懸念がある。２０ｎｍより厚いと結晶欠陥が貫入する。従って、１０ｎｍ 以上（０ｎｍ以下程度の膜厚が中間層としての適正範囲である。
上層部１０３ｄは、その作用が当該下層の１０３ｃへの積層欠陥・転位の貫入防止の機能を有しているので、Ｓｉ1-yＣyとしたときに適正濃度はｙ＜０．００５、その膜厚は１５ｎｍ〜２０ｎｍ程度である。
また、ソース／ドレイン領域に形成される半導体層として、第１のＳｉＣ層の代わりにＳｉＧｅＣ層を形成しても良い。
この場合、ＳｉＧｅＣ層では、Ｇｅ濃度及びＣ濃度は、Ｓｉ1-xＧｅxＣyでｘ≦０．０１程度、０．００８＜ｙ≦０．０１５程度とされる。膜厚は、２５ｎｍ〜４０ｎｍ程度とされる。
ＳｉＧｅＣ層では、Ｃ濃度が０．８％より小さい、又は膜厚が２５ｎｍより薄いと応力不足であり、Ｇｅ濃度が１％より大きいとＣ導入による格子縮小効果がＧｅにより相殺され、その結果ストレス印加量が低下してしまうことになる。従って、０．８％以上１．５％以下程度のＣ濃度、１％以下程度のＧｅ濃度、及び２５ｎｍ以上４０ｎｍ以下程度の膜厚が、浅い高Ｃ濃度のＳｉＧｅＣ層としての適正範囲である。
ここで、中間層についても同様に、ＳｉＧｅＣ層として形成しても良い。この場合、Ｇｅ濃度及びＣ濃度は、Ｓｉ1-xＧｅxＣyでｘ≦０．０１程度、０．０１５≦ｙ≦０．０２５程度とされる。膜厚は、１０ｎｍ〜２０ｎｍとされる。
Ｃ濃度が２．５％より大きい、又は膜厚が２０ｎｍより厚いとＳｉＣ中の欠陥貫入が抑止できなくなり、かつＳｉＣ形成後の熱処理により格子位置から格子間位置へＣが析出してしまう懸念がある。Ｇｅ濃度が１％より大きいとＣ導入による格子縮小効果がＧｅにより相殺され、その結果ストレス印加量が低下してしまうことになる。従って、１．５％以上、２．５％以下程度のＣ濃度、１％程度以下のＧｅ濃度、及び１０ｎｍ以上２０ｎｍ以下程度の膜厚が、中間層としてのＳｉＧｅＣ層の適正範囲である。
上層部１０３ｄは、その作用が当該下層の１０３ｃへの積層欠陥・転位の貫入防止の機能を有しているので、Ｓｉ1-x-yＧｅxＣyとしたときに適正濃度はｘ＜０．０１、ｙ＜０．００５、その膜厚は１５ｎｍ〜２０ｎｍである。
以上説明したように、上記したｎチャネルＭＯＳトランジスタでは、ＳｉＣ層における転位の発生を抑止しトランジスタのロールオフ特性を十分に確保しつつも、チャネル領域への歪み量を増加させて電流駆動能力を大幅に向上させて動作速度を増大させることが可能となる。
―本発明の具体的な諸実施形態―
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。なお、以下の諸実施形態では半導体装置としてｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタを備えたＣＭＯＳトランジスタについて例示するが、本発明はこれに限定されるものではなく、ゲート電極を有する他の半導体装置にも適用可能である。
（第１の実施形態）
以下、本実施形態によるＣＭＯＳトランジスタの構成について、その製造方法と共に説明する。
図５〜図１５は、第１の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。図１６〜図１８は、図５〜図１５のうちの主要工程におけるｐチャネルＭＯＳトランジスタのゲート電極付近の様子を拡大して示す概略断面図である。
先ず、図５（ａ）に示すように、シリコン基板１上に、シリコン酸化膜２及びシリコン窒化膜３を順次形成する。
詳細には、先ず、例えばドライ酸化法により、シリコン基板１上に９００℃で例えば膜厚１０ｎｍ程度のシリコン酸化膜２を形成する。
次に、例えばＣＶＤ法により、例えばＳｉＨ2Ｃｌ2・ＮＨ3をソースガスに用いて、７５０℃でシリコン酸化膜２上に例えば膜厚１１２ｎｍ程度のシリコン窒化膜３を形成する。
続いて、図５（ｂ）に示すように、シリコン窒化膜３及びシリコン酸化膜２に開口４を形成する。
詳細には、シリコン窒化膜３及びシリコン酸化膜２でシリコン基板１の素子分離領域上に相当する部分をリソグラフィー及びドライエッチングにより加工し、シリコン窒化膜３及びシリコン酸化膜２に開口４を形成する。
続いて、図５（ｃ）に示すように、シリコン基板１に分離溝１ａを形成する。
詳細には、開口４が形成されたシリコン酸化膜２及びシリコン窒化膜３をマスクとして、シリコン基板１をドライエッチングし、シリコン基板１の開口４から露出する部分に分離溝１ａを形成する。
続いて、図６（ａ）に示すように、開口４内及び分離溝１ａ内を埋め込むようにシリコン酸化膜５を堆積する。
詳細には、開口４から露出する、開口４内及び分離溝１ａ内を埋め込むように絶縁物、ここでは例えばプラズマＣＶＤ法によりシリコン酸化膜５を堆積する。
続いて、図６（ｂ）に示すように、ＳＴＩ素子分離構造６を形成する。
詳細には、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）により、シリコン窒化膜３の表面が露出するまでシリコン酸化膜５を研磨して平坦化する。その後、シリコン酸化膜５をウェットエッチングにより除去し、更に露出するシリコン酸化膜２をフッ化水素酸を用いたウェットエッチングによりにより除去する。
これにより、シリコン基板１上で活性領域、ここではｎＭＯＳ領域１１及びｐＭＯＳ領域１２を画定するＳＴＩ（Shallow Trench Isolation）素子分離構造６が形成される。
続いて、図７（ａ）に示すように、ｐウェル７、ｎウェル８、ゲート絶縁膜９、及び多結晶シリコン膜１０をそれぞれ形成する。
詳細には、先ず、ｐＭＯＳ領域１２を覆うレジストマスク（不図示）を形成し、このレジストマスクを用いてｎＭＯＳ領域１１のみにｐ型不純物、ここではホウ素（Ｂ+）を加速エネルギー１００ｋｅＶ、ドーズ量１×１０13／ｃｍ2の条件でイオン注入する。
次に、レジストマスクを灰化処理等により除去した後、ｎＭＯＳ領域１１を覆うレジストマスク（不図示）を形成し、このレジストマスクを用いてｐＭＯＳ領域１２のみにｎ型不純物、ここではリン（Ｐ+）を加速エネルギー１５０ｋｅＶ、ドーズ量１×１０13／ｃｍ2の条件でイオン注入する。
次に、レジストマスクを灰化処理等により除去した後、活性化アニールを行う。これにより、ＳＴＩ素子分離構造６の一部を取り囲むように、ｎＭＯＳ領域１１にはｐウェル７が、ｐＭＯＳ領域１２にはｎウェル８がそれぞれ形成される。
次に、ｎＭＯＳ領域１１及びｐＭＯＳ領域１２の表面をドライ酸化し、例えば膜厚１．５ｎｍ程度のシリコン酸化膜からなるゲート絶縁膜９を形成する。
次に、ゲート絶縁膜９上に、ＣＶＤ法等により多結晶シリコン膜１０を例えば膜厚１００ｎｍ程度に堆積する。
続いて、図７（ｂ）に示すように、多結晶シリコン膜１０のｐＭＯＳ領域１２に相当する部位にｐ型不純物を導入する。
詳細には、ｎＭＯＳ領域１１を覆うレジストマスク１３を形成し、このレジストマスク１３を用いて多結晶シリコン膜１０のｐＭＯＳ領域１２に相当する部分のみにｐ型不純物、ここではホウ素（Ｂ+）を加速エネルギー６ｋｅＶ、ドーズ量６×１０15／ｃｍ2の条件でイオン注入する。その後、レジストマスク１３を灰化処理等により除去する。
続いて、図８（ａ）に示すように、多結晶シリコン膜１０のｎＭＯＳ領域１１に相当する部位にｎ型不純物を導入する。
詳細には、ｐＭＯＳ領域１２を覆うレジストマスク１４を形成し、このレジストマスク１４を用いて多結晶シリコン膜１０のｎＭＯＳ領域１１に相当する部分のみにｎ型不純物、ここではリン（Ｐ+）を加速エネルギー８ｋｅＶ、ドーズ量８×１０15／ｃｍ2の条件でイオン注入する。その後、レジストマスク１４を灰化処理等により除去する。
続いて、図８（ｂ）に示すように、ゲート電極１５を形成する。
詳細には、多結晶シリコン膜１０及びゲート絶縁膜９をリソグラフィー及びドライエッチングにより加工する。これにより、ｎＭＯＳ領域１１及びｐＭＯＳ領域１２において、シリコン基板１上でゲート絶縁膜９を介してなるゲート電極１５が形成される。
続いて、図９（ａ）に示すように、ｐＭＯＳ領域１２にｐエクステンション領域１７及びをポケット領域を順次形成する。
詳細には、ｎＭＯＳ領域１１を覆うレジストマスク２１を形成し、このレジストマスク２２を用いてｐＭＯＳ領域１２のみにｐ型不純物、ここではホウ素（Ｂ+）を加速エネルギー０．５ｋｅＶ、ドーズ量１×１０15／ｃｍ2の条件でイオン注入する。これにより、ｐＭＯＳ領域１２では、ゲート電極１５の両側におけるシリコン基板１の表層にｐエクステンション領域１７が形成される。
次に、不図示のポケット領域を形成するため、レジストマスク２１を用いてｐＭＯＳ領域１２のみにｎ型不純物、ここでは砒素（Ａｓ+）を加速エネルギー１０ｋｅＶ、ドーズ量２×１０13／ｃｍ2の条件でイオン注入する。
その後、レジストマスク２１を灰化処理等により除去する。
続いて、図９（ｂ）に示すように、ｎＭＯＳ領域１１にｎエクステンション領域１６及びポケット領域を順次形成する。
詳細には、ｐＭＯＳ領域１２を覆うレジストマスク２２を形成し、このレジストマスク２１を用いてｎＭＯＳ領域１１のみにｎ型不純物、ここでは砒素（Ａｓ+）を加速エネルギー３ｋｅＶ、ドーズ量１×１０15／ｃｍ2の条件でイオン注入する。これにより、ｎＭＯＳ領域１１では、ゲート電極１５の両側におけるシリコン基板１の表層にｎエクステンション領域１６が形成される。
次に、不図示のポケット領域を形成するため、レジストマスク２２を用いてｎＭＯＳ領域１１のみにｐ型不純物、ここではホウ素（Ｂ+）を加速エネルギー１０ｋｅＶ、ドーズ量１×１０13／ｃｍ2の条件でイオン注入する。
その後、レジストマスク２２を灰化処理等により除去する。
なお、上記の各イオン注入において、後述するアニール処理により不純物が活性化されて各エクステンション領域１６，１７（及び各ポケット領域）が形成されるが、図示では便宜上エクステンション領域１６，１７とし、その旨を記載する。
続いて、図１０（ａ）に示すように、ｎＭＯＳ領域１１を覆う酸化膜マスク２３を形成する。
詳細には、シリコン基板１の全面に、ＣＶＤ法等により低温（４００℃〜５５０℃程度）でシリコン酸化膜（不図示）を膜厚３０ｎｍ程度に堆積する。そして、このシリコン酸化膜をリソグラフィー及びドライエッチングにより加工する。これにより、ｎＭＯＳ領域１１を覆いｐＭＯＳ領域１２を露出させる酸化膜マスク２３が形成される。
続いて、図１０（ｂ）に示すように、ｐＭＯＳ領域１２のゲート電極１５の側面に第１のサイドウォール１９を形成する。
詳細には、先ず、シリコン基板１の全面に収縮性を有する膜、ここではシリコン窒化膜（不図示）を全面に形成する。具体的には、６００〜６５０℃処理温度で、ＳｉＨ4，ＮＨ3を用いる減圧ＣＶＤ方式により、収縮性を有するシリコン窒化膜が例えば膜厚１０ｎｍ程度に形成される。
次に、シリコン窒化膜上のｎＭＯＳ領域１１を覆うレジストマスク（不図示）を形成し、ｐＭＯＳ領域１２で露出するシリコン窒化膜の全面を異方性ドライエッチング（エッチバック）して、ゲート電極１５の側面のみにシリコン窒化膜を残す。これにより、ｐＭＯＳ領域１２のゲート電極１５の側面に第１のサイドウォール１９が形成される。
その後、レジストマスクを灰化処理等により除去する。
続いて、図１１（ａ）及び図１６（ａ）に示すように、ｐＭＯＳ領域１２に浅い凹部２５を形成する。
詳細には、ｐＭＯＳ領域１２のシリコン基板１の表面を例えば深さ１０ｎｍ程度にドライエッチングする。このときｐＭＯＳ領域１２では、ゲート電極１５及びサイドウォール１９がマスクとなり、シリコン基板１の表面に浅い凹部２５が形成される。
続いて、図１１（ｂ）及び図１６（ｂ）に示すように、ｐＭＯＳ領域１２のゲート電極１５の側面及び凹部２５の端部にサイドウォール２６を形成する。
詳細には、先ず、酸化膜マスク２３から露出するｐＭＯＳ領域１２のシリコン基板１の表面に、例えばＣＶＤ法により薄いシリコン酸化膜２４を形成する。
次に、プラズマＣＶＤ法により、５００℃以上６００℃未満の処理温度でシリコン基板１の全面にシリコン窒化膜（不図示）を例えば膜厚２０ｎｍ程度に形成する。
次に、シリコン窒化膜上のｎＭＯＳ領域１１を覆うレジストマスク（不図示）を形成し、ｐＭＯＳ領域１２で露出するシリコン窒化膜の全面を異方性ドライエッチング（エッチバック）して、酸化膜マスク２３から露出するｐＭＯＳ領域１２のゲート電極１５の側面のみにシリコン窒化膜を残す。
これにより、ｐＭＯＳ領域１２において、第１のサイドウォール１９及びシリコン酸化膜２４を介したゲート電極１５の側面及び凹部２５の端部に、サイドウォール２６が形成される。このサイドウォール２６の形成とともに、シリコン酸化膜２４は当該サイドウォール２６下に形成された部分を残して除去される。
その後、ｎＭＯＳ領域１１に形成されたレジストマスクを灰化処理等により除去する。このとき、ｎＭＯＳ領域１１にはシリコン窒化膜が残存し、酸化膜マスク２３上に窒化膜マスク２７（第１のサイドウォール１９の形成時のシリコン窒化膜を含む。）が形成される。以下、酸化膜マスク２３及び窒化膜マスク２７の積層体を積層マスク２８と記す。
続いて、図１２（ａ）及び図１６（ｃ）に示すように、ｐＭＯＳ領域１２に深い凹部２９を形成する。
詳細には、ｐＭＯＳ領域１２のシリコン基板１の表面を例えば深さ３０ｎｍ程度にドライエッチングする。このときｐＭＯＳ領域１２では、ゲート電極１５、第１のサイドウォール１９、シリコン酸化膜２４及びサイドウォール２６がマスクとなって凹部２５の底面がエッチングされ、深い凹部２９が形成される。
その後、凹部２９の内壁面のスムーズ処理のため、例えばアルカリ酸（ＴＭＡＨ等）を用いて、凹部２９の内壁面を１０ｎｍ程度ウェットエッチングする。これにより、凹部２９の深さは、シリコン基板１の表面を基準として４０ｎｍ程度となる。
続いて、図１２（ｂ）及び図１７（ａ）に示すように、凹部２９を所定深さまで埋め込む第１のＳｉＧｅ層３１を形成する。
詳細には、選択エピタキシャル成長法により、ソースガスとしてＳｉＨ4及びＢ2Ｈ6／ＧｅＨ4・Ｈ2／ＨＣｌの混合ガスを用い、成長温度を６００℃以下として、シリコン面が露出する凹部２９にＳｉＧｅ、具体的にはＳｉ1-xＧｅxとして例えば０．２０≦ｘ≦０．３０、ここではＳｉ0.80Ｇｅ0.20（ｘ＝０．２０：Ｇｅを２０％含有する。）を選択成長させる。これにより、凹部２９に所定深さに、ここでは後述する中間Ｓｉ層と合わせて凹部２９を埋め込む程度の膜厚、例えば膜厚３０ｎｍ程度に、第１のＳｉＧｅ層３１が形成される。このとき、第１のＳｉＧｅ層３１へのホウ素（Ｂ）のドーピング量は抵抗率換算で例えば１ｍΩ・ｃｍ程度となる。
続いて、図１３（ａ）及び図１７（ｂ）に示すように、第１のＳｉＧｅ層３１上に中間Ｓｉ層３２を形成する。
詳細には、選択エピタキシャル成長法により、ソースガスとしてＳｉＨ4及びＢ2Ｈ6／ＨＣｌの混合ガスを用い、成長温度を６００℃以下として、第１のＳｉＧｅ層３１上にＳｉを選択成長させる。これにより、凹部２９を第１のＳｉＧｅ層３１と合わせて埋め込む程度の膜厚、ここでは膜厚１０ｎｍ程度に、中間Ｓｉ層３２が形成される。
続いて、図１３（ｂ）及び図１７（ｃ）に示すように、サイドウォール２６を除去する。
詳細には、化学ドライエッチングによりｐＭＯＳ領域１２のサイドウォール２６を除去する。このときｎＭＯＳ領域１１では、積層マスク２８の窒化膜マスク２７も同時に除去される。これにより、ｐＭＯＳ領域１２では、浅い凹部２５に相当する部分が現れる。また、当該化学ドライエッチングにより薄いシリコン酸化膜２４も同時に除去され、第１のサイドウォール１９が露出する。
続いて、図１４（ａ）及び図１８（ａ）に示すように、中間Ｓｉ層２９上に第２のＳｉＧｅ層３３を形成する。
詳細には、先ず、中間Ｓｉ層３２上の酸化膜（不図示）を、ＨＦを用いたウェットエッチングにより除去する。
次に、選択エピタキシャル成長法により、ソースガスとしてＳｉＨ4及びＢ2Ｈ6・Ｈ2／ＨＣｌの混合ガスを用い、成長温度を６００℃以下として、シリコン面が露出する凹部２５に相当する部分にＳｉのシード層を膜厚２ｎｍ程度に形成する。その後、ソースガスとしてＧｅＨ4のガスを用い、ＳｉＧｅ、具体的にはＳｉ1-xＧｅxとして例えば０．２４≦ｘ≦０．３５、ここではＳｉ0.72Ｇｅ0.28（ｘ＝０．２８：Ｇｅを２８％含有する。）を選択成長させる。これにより、凹部２５に相当する部分を埋め込むように、中間Ｓｉ層３２上に膜厚１０ｎｍ程度に第２のＳｉＧｅ層３３が形成される。
続いて、図１４（ｂ）及び図１８（ｂ）に示すように、第２のＳｉＧｅ層３３上に上部Ｓｉ層３４を形成する。
詳細には、選択エピタキシャル成長法により、ソースガスとしてＳｉＨ4及びＢ2Ｈ6／ＨＣｌの混合ガスを用い、成長温度を６００℃以下として、第２のＳｉＧｅ層３３上にＳｉを選択成長させる。これにより、第２のＳｉＧｅ層３３上に膜厚５ｎｍ程度に上部Ｓｉ層３４が形成される。
続いて、図１５（ａ）に示すように、酸化膜マスク２３を除去した後、第２のサイドウォール３５を形成する。
詳細には、先ず、ｐＭＯＳ領域１２を覆うレジストマスク（不図示）を形成し、ｎＭＯＳ領域１１の酸化膜マスク２３を除去する。具体的には、例えばＨＦを用いたウェットエッチングにより下層の酸化膜マスク２３を除去する。
その後、レジストマスクを灰化処理等により除去する。
次に、シリコン基板１の全面に、ＣＶＤ法等により、５００℃以下の処理温度で、第１のサイドウォール１９よりも応力の小さい膜、ここではシリコン酸化膜（不図示）を形成する。
そして、シリコン酸化膜の全面を異方性ドライエッチング（エッチバック）して、各ゲート電極１５の側面のみにシリコン酸化膜を残す。これにより、ｎＭＯＳ領域１１ではゲート電極１５の側面に、ｐＭＯＳ領域１２では第１のサイドウォール１９を介したゲート電極１５の側面及び上部Ｓｉ層３４の端部上に、それぞれ第２のサイドウォール３５が形成される。
続いて、図１５（ｂ）及び図１８（ｃ）に示すように、ｎＭＯＳ領域１１にｎソース／ドレイン領域３６を形成した後、サリサイドプロセスを行う。
詳細には、先ず、ｐＭＯＳ領域１２を覆うレジストマスク（不図示）を形成し、ｎＭＯＳ領域１１のみにｎ型不純物、ここではリン（Ｐ+）を加速エネルギー６．０ｋｅＶ、ドーズ量８×１０15／ｃｍ2の条件でイオン注入する。
そして、シリコン基板１に、最高温度９５０℃で極短時間のアニール処理、例えばスパイクアニール処理を施し、イオン注入された不純物を活性化する。これにより、ｎＭＯＳ領域１１では、第２のサイドウォール３５に隣接するようにシリコン基板１の表層でｎエクステンション領域１６と一部重畳されてなるｎソース／ドレイン領域３６が形成される。このアニール処理により、前工程でイオン注入された各種の不純物（エクステンション領域１６，１７の不純物、及び各ポケット領域の不純物）も同時に活性化させる。
その後、レジストマスクを灰化処理等により除去する。
次に、シリコン基板１の全面にシリサイド化する金属、ここではＮｉ合金（不図示）をスパッタ法等により例えば膜厚１０ｎｍ程度に堆積する。そして、シリコン基板１を例えば３００℃前後でＲＴＰ処理してＮｉ合金をシリコンと反応させる。その後、未反応のＮｉ合金を例えば過硫酸処理により除去する。更にシリサイドの低抵抗化を促進するため、例えば４００℃〜５００℃の温度で追加の熱処理を実行する。これにより、各ゲート電極１５の上面部、各上部Ｓｉ層３４の第２のサイドウォール３５下を除く部分、及びｎソース／ドレイン領域３６の上面部にそれぞれシリサイド層３７が形成される。
しかる後、層間絶縁膜、コンタクト孔、及び配線の形成等を経て、本実施形態のＣＭＯＳトランジスタを完成させる。
なお、上記の層間絶縁膜を形成する前に、当該層間絶縁膜に上記のコンタクト孔を形成する際のエッチングストッパーとしても機能する応力膜を形成しても良い。
詳細には、ｎＭＯＳ領域１１には収縮性を有する膜（シリコン窒化膜）を、ｐＭＯＳ領域１２には膨張性を有する膜（シリコン窒化膜）を、それぞれ形成すれば良い。
以上説明したように、本実施形態によれば、ＳｉＧｅ層における転位の発生を抑止しトランジスタのロールオフ特性を十分に確保しつつも、チャネル領域への歪み量を増加させて電流駆動能力を大幅に向上させて動作速度を増大させることが可能となり、信頼性の高いｐチャネルＭＯＳトランジスタが実現する。
（第２の実施形態）
以下、本実施形態によるＣＭＯＳトランジスタの構成について、その製造方法と共に説明する。
図１９〜図２４は、第２の実施形態によるＣＭＯＳトランジスタの製造方法の主要工程を順に示す概略断面図である。
先ず、第１の実施形態と同様に、図５（ａ）〜図９（ｂ）の各工程を経る。
続いて、図１９（ａ）に示すように、ｐＭＯＳ領域１２を覆う酸化膜マスク４１を形成する。
詳細には、シリコン基板１の全面に、ＣＶＤ法等により低温（４００℃〜５５０℃程度）でシリコン酸化膜（不図示）を膜厚３０ｎｍ程度に堆積する。そして、このシリコン酸化膜をリソグラフィー及びドライエッチングにより加工する。これにより、ｐＭＯＳ領域１２を覆いｎＭＯＳ領域１１を露出させる酸化膜マスク４１が形成される。
続いて、図１９（ｂ）に示すように、ｎＭＯＳ領域１１のゲート電極１５の側面に第１のサイドウォール４２を形成する。
詳細には、先ず、シリコン基板１の全面に膨張性を有する膜、ここではシリコン窒化膜（不図示）を全面に形成する。具体的には、５００℃以上６００℃未満の処理温度で（ ）の条件により、収縮性を有するシリコン窒化膜が例えば膜厚１０ｎｍ程度に形成される。
次に、シリコン窒化膜上のｐＭＯＳ領域１２を覆うレジストマスク（不図示）を形成し、ｎＭＯＳ領域１１で露出するシリコン窒化膜の全面を異方性ドライエッチング（エッチバック）して、ゲート電極１５の側面のみにシリコン窒化膜を残す。これにより、ｎＭＯＳ領域１１のゲート電極１５の側面に第１のサイドウォール４２が形成される。
その後、レジストマスクを灰化処理等により除去する。
続いて、図２０（ａ）に示すように、ｎＭＯＳ領域１１に浅い凹部４３を形成する。
詳細には、ｎＭＯＳ領域１１のシリコン基板１の表面を例えば深さ１０ｎｍ程度にドライエッチングする。このときｎＭＯＳ領域１１では、ゲート電極１５及びサイドウォール４２がマスクとなり、シリコン基板１の表面に浅い凹部４３が形成される。
この凹部４３の形成とともに、シリコン酸化膜４４は第１のサイドウォール４２上に形成された部分を残して除去される。
続いて、図２０（ｂ）に示すように、ｎＭＯＳ領域１１のゲート電極１５の側面及び凹部４３の端部にサイドウォール４５を形成する。
詳細には、先ず、酸化膜マスク４１から露出するｎＭＯＳ領域１１のシリコン基板１の表面に、例えばＣＶＤ法により薄いシリコン酸化膜４４を形成する。
次に、プラズマＣＶＤ法により、５００℃以上６００℃未満の処理温度でシリコン基板１の全面にシリコン窒化膜（不図示）を例えば膜厚２０ｎｍ程度に形成する。
次に、シリコン窒化膜上のｐＭＯＳ領域１２を覆うレジストマスク（不図示）を形成し、ｎＭＯＳ領域１１で露出するシリコン窒化膜の全面を異方性ドライエッチング（エッチバック）して、酸化膜マスク４１から露出するｎＭＯＳ領域１１のゲート電極１５の側面のみにシリコン窒化膜を残す。これにより、ｎＭＯＳ領域１１において、第１のサイドウォール４２及びシリコン酸化膜４４を介したゲート電極１５の側面及び凹部４３の端部に、サイドウォール４５が形成される。このサイドウォール４５の形成とともに、シリコン酸化膜４４は当該サイドウォール４５下に形成された部分を残して除去される。
その後、ｐＭＯＳ領域１２に形成されたレジストマスクを灰化処理等により除去する。このとき、ｐＭＯＳ領域１２にはシリコン窒化膜が残存し、酸化膜マスク４１上に窒化膜マスク４６（第１のサイドウォール４２の形成時のシリコン窒化膜を含む。）が形成される。以下、酸化膜マスク４１及び窒化膜マスク４６の積層体を積層マスク４７と記す。
続いて、図２１（ａ）に示すように、ｎＭＯＳ領域１１に深い凹部４８を形成する。
詳細には、ｎＭＯＳ領域１１のシリコン基板１の表面を例えば深さ３０ｎｍ程度にドライエッチングする。このときｎＭＯＳ領域１１では、ゲート電極１５、第１のサイドウォール４２、シリコン酸化膜４４及びサイドウォール４５がマスクとなって凹部４３の底面がエッチングされ、深い凹部４８が形成される。
その後、凹部４８の内壁面のスムーズ処理のため、例えばアルカリ酸（ＴＭＡＨ等）を用いて、凹部４８の内壁面を１０ｎｍ程度ウェットエッチングする。これにより、凹部４８の深さは、シリコン基板１の表面を基準として４０ｎｍ程度となる。
続いて、図２１（ｂ）に示すように、凹部４８を所定深さまで埋め込む第１のＳｉＣ層４９を形成する。
詳細には、選択エピタキシャル成長法により、ソースガスとして（ＳｉＨ４，ＳｉＣＨ６、ＰＨ３、Ｈ２）の混合ガスを用い、成長温度を６００℃以下として、シリコン面が露出する凹部４８にＳｉＣ、具体的にはＳｉ1-yＣyとして例えば０．００８≦ｙ≦０．０１５、ここではＳｉ0.992Ｃ0.008（ｙ＝０．００８：Ｃを０．８％含有する。）を選択成長させる。これにより、凹部４８に所定深さに、ここでは後述する中間Ｓｉ層と合わせて凹部４８を埋め込む程度の膜厚、例えば膜厚３０ｎｍ程度に、第１のＳｉＣ層４９が形成される。このとき、第１のＳｉＣ層４９へのリン（Ｐ+）のドーピング量は抵抗率換算で例えば１ｍΩ・ｃｍ程度となる。
続いて、図２２（ａ）に示すように、第１のＳｉＣ層４９上に中間Ｓｉ層５１を形成する。
詳細には、選択エピタキシャル成長法により、ソースガスとしてＳｉＨ4／ＰＨ3／Ｈ2の混合ガスを用い、成長温度を６００℃以下として、第１のＳｉＣ層４９上にＳｉを選択成長させる。これにより、凹部４８を第１のＳｉＣ層４９と合わせて埋め込む程度の膜厚、ここでは膜厚１０ｎｍ程度に、中間Ｓｉ層５１が形成される。
続いて、図２２（ｂ）に示すように、サイドウォール４５を除去する。
詳細には、化学ドライエッチングによりｎＭＯＳ領域１１のサイドウォール４５を除去する。このときｐＭＯＳ領域１２では、積層マスク４７の窒化膜マスク４６も同時に除去される。これにより、ｎＭＯＳ領域１１では、浅い凹部４３に相当する部分が現れる。また、当該化学ドライエッチングにより薄いシリコン酸化膜４４も同時に除去され、第１のサイドウォール４２が露出する。
続いて、図２３（ａ）に示すように、中間Ｓｉ層５１上に第２のＳｉＣ層５２を形成する。
詳細には、先ず、中間Ｓｉ層５１上の酸化膜（不図示）をＨＦを用いたウェットエッチングにより除去する。
次に、選択エピタキシャル成長法により、ソースガスとしてＳｉＨ4，ＰＨ3，Ｈ2の混合ガスを用い、成長温度を６００℃以下として、シリコン面が露出する凹部４３に相当する部分にＳｉのシード層を膜厚２ｎｍ程度に形成する。その後、ソースガスとして（ＳｉＨ4，ＳｉＣＨ6，ＰＨ3，Ｈ2のガスを用い、ＳｉＣ、具体的にはＳｉ1-yＣyとして例えば０．０１５≦ｙ≦０．０２５、ここではＳｉ0.98Ｃ0.02（ｙ＝０．０２：Ｃを２％含有する。）を選択成長させる。これにより、凹部４３に相当する部分を埋め込むように、中間Ｓｉ層５１上に膜厚１０ｎｍ程度に第２のＳｉＣ層５２が形成される。
続いて、図２３（ｂ）に示すように、第２のＳｉＣ層５２上に上部Ｓｉ層５３を形成する。
詳細には、選択エピタキシャル成長法により、ソースガスとして（ＳｉＨ４，ＰＨ３，Ｈ２ ）の混合ガスを用い、成長温度を６００℃以下として、第２のＳｉＣ層５２上にＳｉを選択成長させる。これにより、第２のＳｉＣ層５２上に膜厚５ｎｍ程度に上部Ｓｉ層５３が形成される。
続いて、図２４（ａ）に示すように、酸化膜マスク４１を除去した後、第２のサイドウォール３５を形成する。
詳細には、先ず、ｎＭＯＳ領域１１を覆うレジストマスク（不図示）を形成し、ｐＭＯＳ領域１２の酸化膜マスク４１を除去する。具体的には、例えばＨＦを用いたウェットエッチングにより下層の酸化膜マスク４１を除去する。
その後、レジストマスクを灰化処理等により除去する。
次に、シリコン基板１の全面に、ＣＶＤ法等により、５００℃以下の処理温度で、第１のサイドウォール４２よりも応力の小さい膜、ここではシリコン酸化膜（不図示）を形成する。
そして、シリコン酸化膜の全面を異方性ドライエッチング（エッチバック）して、各ゲート電極１５の側面のみにシリコン酸化膜を残す。これにより、ｎＭＯＳ領域１１では第１のサイドウォール４２を介したゲート電極１５の側面及び上部Ｓｉ層５３の端部上に、ｐＭＯＳ領域１２ではゲート電極１５の側面に、それぞれ第２のサイドウォール３５が形成される。
続いて、図２４（ｂ）に示すように、ｐＭＯＳ領域１２にｐソース／ドレイン領域５４を形成した後、サリサイドプロセスを行う。
詳細には、先ず、ｎＭＯＳ領域１１を覆うレジストマスク（不図示）を形成し、ｐＭＯＳ領域１２のみにｐ型不純物、ここではホウ素（Ｂ+）を加速エネルギー３ｋｅＶ、ドーズ量５×１０15／ｃｍ2の条件でイオン注入する。
そして、シリコン基板１に、最高温度９５０℃で極短時間のアニール処理、例えばスパイクアニール処理を施し、イオン注入された不純物を活性化する。これにより、ｐＭＯＳ領域１２では、第２のサイドウォール３５に隣接するようにシリコン基板１の表層でｐエクステンション領域１７と一部重畳されてなるｐソース／ドレイン領域５４が形成される。このアニール処理により、前工程でイオン注入された各種の不純物（エクステンション領域１６，１７の不純物、及び各ポケット領域の不純物）も同時に活性化させる。
その後、レジストマスクを灰化処理等により除去する。
次に、シリコン基板１の全面にシリサイド化する金属、ここではＮｉ合金（不図示）をスパッタ法等により例えば膜厚１０ｎｍ程度に堆積する。そして、シリコン基板１を例えば３００℃前後でＲＴＰ処理してＮｉ合金をシリコンと反応させる。その後、未反応のＮｉ合金を例えば過硫酸処理により除去する。更にシリサイドの低抵抗化を促進するため、例えば４００℃〜５００℃の温度で追加の熱処理を実行する。これにより、各ゲート電極１５の上面部、各上部Ｓｉ層４３の第２のサイドウォール３５下を除く部分、及びｐソース／ドレイン領域５４の上面部にそれぞれシリサイド層３７が形成される。
しかる後、層間絶縁膜、コンタクト孔、及び配線の形成等を経て、本実施形態のＣＭＯＳトランジスタを完成させる。
なお、上記の層間絶縁膜を形成する前に、当該層間絶縁膜に上記のコンタクト孔を形成する際のエッチングストッパーとしても機能する応力膜を形成しても良い。
詳細には、ｎＭＯＳ領域１１には収縮性を有する膜（シリコン窒化膜）を、ｐＭＯＳ領域１２には膨張性を有する膜（シリコン窒化膜）を、それぞれ形成すれば良い。
以上説明したように、本実施形態によれば、ＳｉＣ層における転位の発生を抑止しトランジスタのロールオフ特性を十分に確保しつつも、チャネル領域への歪み量を増加させて電流駆動能力を大幅に向上させて動作速度を増大させることが可能となり、信頼性の高いｎチャネルＭＯＳトランジスタが実現する。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記半導体基板における前記ゲート電極の両側の部分に埋め込まれた第１の半導体層と、
前記第１の半導体層上に、当該第１の半導体層と重畳する第２の半導体層と
を含み、
前記第１の半導体層及び前記第２の半導体層は、ＳｉとＳｉ以外の４Ｂ属元素を含み、前記第２の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度は、前記第１の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度よりも高く、
前記第１の半導体層の端部は、前記第２の半導体層の端部よりも、前記ゲート電極から離間していることを特徴とする半導体装置。
（付記２）前記第１の半導体層中の前記Ｓｉ以外の４Ｂ属元素及び前記第２の半導体層中の前記Ｓｉ以外の４Ｂ属元素は、Ｇｅ又はＣであることを特徴とする付記１に記載の半導体装置。
（付記３）前記第１の半導体層と前記第２の半導体層との間に形成された第３の半導体層を更に含むことを特徴とする付記１又は２に記載の半導体装置。
（付記４）前記第３の半導体層は、Ｓｉ、又はＳｉとＳｉ以外の４Ｂ属元素との混晶からなり、
前記第３の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度は、前記第１の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度よりも低いことを特徴とする付記３に記載の半導体装置。
（付記５）前記第２の半導体層中の前記Ｓｉ以外の４Ｂ属元素は、Ｇｅ又はＣであることを特徴とする付記４に記載の半導体装置。
（付記６）前記第２の半導体層上に形成された第４の半導体層を更に含むことを特徴とする付記３〜５のいずれか１項に記載の半導体装置。
（付記７）前記第４の半導体層は、Ｓｉ、又はＳｉとＳｉ以外の４Ｂ属元素との混晶からなり、
前記第４の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度は、前記第１の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度よりも低いことを特徴とする付記６に記載の半導体装置。
（付記８）前記第２の半導体層中の前記Ｓｉ以外の４Ｂ属元素は、Ｇｅ又はＣであることを特徴とする付記７に記載の半導体装置。
（付記９）前記ゲート電極の側壁に形成された、絶縁膜からなる第１のサイドウォールを更に含むことを特徴とする付記１〜８のいずれか１項に記載の半導体装置。
（付記１０）前記第２の半導体層は、前記第１のサイドウォールに接していることを特徴とする付記９に記載の半導体装置。
（付記１１）前記第１のサイドウォール上且つ前記第２半導体層上に形成された第２のサイドウォールを更に含むことを特徴とする付記１０に記載の半導体装置。
（付記１２）半導体基板上にゲート絶縁膜及びゲート電極を形成する工程と、
前記ゲート電極の側面に第１のサイドウォールを形成する工程と、
前記ゲート電極及び前記第１のサイドウォールをマスクとして、前記半導体基板に第１のエッチングを施す工程と、
前記第１のサイドウォール上に第２のサイドウォールを形成する工程と、
前記ゲート電極及び前記第２のサイドウォールをマスクとして、前記半導体基板に第２のエッチングを施す工程と、
次いで、前記半導体基板に第１の半導体層を成長させる工程と、
前記第２のサイドウォールを除去した後、前記第１の半導体層上に第２の半導体層を成長させる工程と
を含むことを特徴とする半導体装置の製造方法。
（付記１３）前記第１の半導体層及び前記第２の半導体層は、ＳｉとＳｉ以外の４Ｂ属元素とを含み、前記第２の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度は、前記第１の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度よりも高いことを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１４）前記第１の半導体層中の前記Ｓｉ以外の４Ｂ属元素及び前記第２の半導体層中の前記Ｓｉ以外の４Ｂ属元素は、Ｇｅ又はＣであることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５）前記第１の半導体層を形成する工程の後、前記第２の半導体層を形成する工程の前に、前記第１の半導体層上に第３の半導体層形成する工程を更に含むことを特徴とする付記１２〜１４のいずれか１項に記載の半導体装置の製造方法。
（付記１６）前記第３の半導体層は、Ｓｉ、又はＳｉとＳｉ以外の４Ｂ属元素とを含み、
前記第３の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度は、前記第１の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度よりも低いことを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）前記第２の半導体層中の前記Ｓｉ以外の４Ｂ属元素は、Ｇｅ又はＣであることを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１８）前記第２の半導体層を形成する工程の後、前記第２の半導体層上に第４の半導体層を形成する工程を更に含むことを特徴とする付記１５〜１７のいずれか１項に記載の半導体装置の製造方法。
（付記１９）前記第４の半導体層は、Ｓｉ、又はＳｉとＳｉ以外の４Ｂ属元素とを含み、
前記第４の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度は、前記第１の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度よりも低いことを特徴とする付記１８に記載の半導体装置の製造方法。
（付記２０）前記第２の半導体層中の前記Ｓｉ以外の４Ｂ属元素は、Ｇｅ又はＣであることを特徴とする付記１９に記載の半導体装置の製造方法。
本基本構成であるｐチャネルＭＯＳトランジスタの概略構成を示す断面図である。 本基本構成であるｐチャネルＭＯＳトランジスタの歪み作用による応力を説明するための模式図である。 本基本構成のｐチャネルＭＯＳトランジスタにおいて、従来構成との比較に基づき、チャネル領域の中央部位を原点としたチャネル長方向及び鉛直方向の歪み（εxx及びεyy）を示す特性図である。 図３に対応した応力値を示す図である。 第１の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図５に引き続き、第１の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図６に引き続き、第１の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図７に引き続き、第１の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図８に引き続き、第１の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図９に引き続き、第１の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図１０に引き続き、第１の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図１１に引き続き、第１の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図１２に引き続き、第１の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図１３に引き続き、第１の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図１４に引き続き、第１の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図５〜図１５のうちの主要工程におけるｐチャネルＭＯＳトランジスタのゲート電極付近の様子を拡大して示す概略断面図である。 図１６に引き続き、図５〜図１５のうちの主要工程におけるｐチャネルＭＯＳトランジスタのゲート電極付近の様子を拡大して示す概略断面図である。 図１７に引き続き、図５〜図１５のうちの主要工程におけるｐチャネルＭＯＳトランジスタのゲート電極付近の様子を拡大して示す概略断面図である。 第２の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図１９に引き続き、第２の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図２０に引き続き、第２の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図２１に引き続き、第２の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図２２に引き続き、第２の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図２３に引き続き、第２の実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
符号の説明
１，１０，１００ シリコン基板
１ａ 分離溝
２，５，２４ シリコン酸化膜
３ シリコン窒化膜
４ 開口
６ ＳＴＩ素子分離構造
７ ｐウェル
８ ｎウェル
９ ゲート絶縁膜
１０ 多結晶シリコン膜
１１ ｎＭＯＳ領域
１２ ｐＭＯＳ領域
１３，１４，２１，２２ レジストマスク
１５ ゲート電極
１６ ｎエクステンション領域
１７ ｐエクステンション領域
２３，４１，４４ 酸化膜マスク
１９，４２，１０４ａ 第１のサイドウォール
２５，４３ 浅い凹部
２６，４５ サイドウォール
２７，４６ 窒化膜マスク
２８，４７ 積層マスク
２９，４８ 深い凹部
３１，１０３ａ 第１のＳｉＧｅ層
３２，５１ 中間Ｓｉ層
３３，１０３ｂ 第２のＳｉＧｅ層
３４，５３ 上部Ｓｉ層
３５，１０４ｂ 第２のサイドウォール
３６ ｎソース／ドレイン領域
３７ シリサイド層
４９ 第１のＳｉＣ層
５２ 第２のＳｉＣ層
５４ ｐソース／ドレイン領域
１０１ ゲート絶縁膜
１０２ ゲート電極
１０３ ＳｉＧｅ
１０３ｂ 第２のＳｉＧｅ層
１０３ｃ 中間層
１０３ｄ 上層
１０４ サイドウォール

Claims (10)

  1. 半導体基板と、
    前記半導体基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記半導体基板における前記ゲート電極の両側の部分に埋め込まれた第１の半導体層と、
    前記第１の半導体層上に、当該第１の半導体層と重畳する第２の半導体層と
    を含み、
    前記第１の半導体層及び前記第２の半導体層は、ＳｉとＳｉ以外の４Ｂ属元素を含み、前記第２の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度は、前記第１の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度よりも高く、
    前記第１の半導体層の端部は、前記第２の半導体層の端部よりも、前記ゲート電極から離間していることを特徴とする半導体装置。
  2. 前記第１の半導体層と前記第２の半導体層との間に形成された第３の半導体層を更に含むことを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の半導体層上に形成された第４の半導体層を更に含むことを特徴とする請求項２に記載の半導体装置。
  4. 前記ゲート電極の側壁に形成された、絶縁膜からなる第１のサイドウォールを更に含むことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第２の半導体層は、前記第１のサイドウォールに接していることを特徴とする請求項４に記載の半導体装置。
  6. 前記第１のサイドウォール上且つ前記第２半導体層上に形成された第２のサイドウォールを更に含むことを特徴とする請求項５に記載の半導体装置。
  7. 半導体基板上にゲート絶縁膜及びゲート電極を形成する工程と、
    前記ゲート電極の側面に第１のサイドウォールを形成する工程と、
    前記ゲート電極及び前記第１のサイドウォールをマスクとして、前記半導体基板に第１のエッチングを施す工程と、
    前記第１のサイドウォール上に第２のサイドウォールを形成する工程と、
    前記ゲート電極及び前記第２のサイドウォールをマスクとして、前記半導体基板に第２のエッチングを施す工程と、
    次いで、前記半導体基板に第１の半導体層を成長させる工程と、
    前記第２のサイドウォールを除去した後、前記第１の半導体層上に第２の半導体層を成長させる工程と
    を含むことを特徴とする半導体装置の製造方法。
  8. 前記第１の半導体層及び前記第２の半導体層は、ＳｉとＳｉ以外の４Ｂ属元素とを含み、前記第２の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度は、前記第１の半導体層中の前記Ｓｉ以外の４Ｂ属元素の濃度よりも高いことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記第１の半導体層を形成する工程の後、前記第２の半導体層を形成する工程の前に、前記第１の半導体層上に第３の半導体層形成する工程を更に含むことを特徴とする請求項７又は８に記載の半導体装置の製造方法。
  10. 前記第２の半導体層を形成する工程の後、前記第２の半導体層上に第４の半導体層を形成する工程を更に含むことを特徴とする請求項９に記載の半導体装置の製造方法。
JP2007285565A 2007-11-01 2007-11-01 半導体装置及びその製造方法 Expired - Fee Related JP5211647B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007285565A JP5211647B2 (ja) 2007-11-01 2007-11-01 半導体装置及びその製造方法
US12/261,173 US8269256B2 (en) 2007-11-01 2008-10-30 Semiconductor device and manufacturing method thereof
US13/586,091 US9214524B2 (en) 2007-11-01 2012-08-15 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007285565A JP5211647B2 (ja) 2007-11-01 2007-11-01 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009117429A true JP2009117429A (ja) 2009-05-28
JP5211647B2 JP5211647B2 (ja) 2013-06-12

Family

ID=40587219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007285565A Expired - Fee Related JP5211647B2 (ja) 2007-11-01 2007-11-01 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US8269256B2 (ja)
JP (1) JP5211647B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012514317A (ja) * 2008-12-31 2012-06-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 段階的な形状の構造を有する埋め込み歪誘起材質を伴うトランジスタ
US9129952B2 (en) 2012-11-22 2015-09-08 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9214530B2 (en) 2012-11-22 2015-12-15 Samsung Electronic Co., Ltd. Methods of forming semiconductor devices including a stressor in a recess

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5381382B2 (ja) * 2009-06-19 2014-01-08 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8999798B2 (en) * 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers
CN102820320B (zh) * 2011-06-09 2015-03-04 中芯国际集成电路制造(北京)有限公司 半绝缘体上硅半导体器件及其制造方法
CN104051263A (zh) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
US9306054B2 (en) * 2013-05-24 2016-04-05 Samsung Electronics Co., Ltd. Semiconductor device and a method of fabricating the same
CN105304481A (zh) * 2014-06-10 2016-02-03 联华电子股份有限公司 半导体元件及其制作方法
KR102202754B1 (ko) 2014-08-14 2021-01-15 삼성전자주식회사 반도체 장치
US9947788B2 (en) * 2016-02-09 2018-04-17 Globalfoundries Inc. Device with diffusion blocking layer in source/drain region
US20190131454A1 (en) * 2017-11-01 2019-05-02 Qualcomm Incorporated Semiconductor device with strained silicon layers on porous silicon
WO2019132858A1 (en) * 2017-12-26 2019-07-04 Intel Corporation Non-selective epitaxial source/drain deposition to reduce dopant diffusion for germanium nmos transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078347A (ja) * 2006-09-21 2008-04-03 Sony Corp 半導体装置の製造方法および半導体装置
JP2008177319A (ja) * 2007-01-18 2008-07-31 Sony Corp 半導体装置の製造方法および半導体装置
JP2008192989A (ja) * 2007-02-07 2008-08-21 Fujitsu Ltd 半導体装置とその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869866B1 (en) * 2003-09-22 2005-03-22 International Business Machines Corporation Silicide proximity structures for CMOS device performance improvements
US7105393B2 (en) * 2004-01-30 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Strained silicon layer fabrication with reduced dislocation defect density
US7247583B2 (en) * 2004-01-30 2007-07-24 Toshiba Ceramics Co., Ltd. Manufacturing method for strained silicon wafer
JP2005244187A (ja) 2004-01-30 2005-09-08 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
JP4369359B2 (ja) * 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4561419B2 (ja) 2005-03-16 2010-10-13 ソニー株式会社 半導体装置の製造方法
JP2007281038A (ja) * 2006-04-03 2007-10-25 Toshiba Corp 半導体装置
US7554110B2 (en) * 2006-09-15 2009-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with partial stressor channel
US7750338B2 (en) * 2006-12-05 2010-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-SiGe epitaxy for MOS devices
US8344447B2 (en) * 2007-04-05 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon layer for stopping dislocation propagation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078347A (ja) * 2006-09-21 2008-04-03 Sony Corp 半導体装置の製造方法および半導体装置
JP2008177319A (ja) * 2007-01-18 2008-07-31 Sony Corp 半導体装置の製造方法および半導体装置
JP2008192989A (ja) * 2007-02-07 2008-08-21 Fujitsu Ltd 半導体装置とその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012514317A (ja) * 2008-12-31 2012-06-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 段階的な形状の構造を有する埋め込み歪誘起材質を伴うトランジスタ
US9129952B2 (en) 2012-11-22 2015-09-08 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9214530B2 (en) 2012-11-22 2015-12-15 Samsung Electronic Co., Ltd. Methods of forming semiconductor devices including a stressor in a recess
US9257520B2 (en) 2012-11-22 2016-02-09 Samsung Electronics Co, Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9397216B2 (en) 2012-11-22 2016-07-19 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9520497B2 (en) 2012-11-22 2016-12-13 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9537009B2 (en) 2012-11-22 2017-01-03 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9548301B2 (en) 2012-11-22 2017-01-17 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9741855B2 (en) 2012-11-22 2017-08-22 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9768300B2 (en) 2012-11-22 2017-09-19 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same

Also Published As

Publication number Publication date
US20120309176A1 (en) 2012-12-06
JP5211647B2 (ja) 2013-06-12
US8269256B2 (en) 2012-09-18
US20090114956A1 (en) 2009-05-07
US9214524B2 (en) 2015-12-15

Similar Documents

Publication Publication Date Title
JP5211647B2 (ja) 半導体装置及びその製造方法
US7592214B2 (en) Method of manufacturing a semiconductor device including epitaxially growing semiconductor epitaxial layers on a surface of semiconductor substrate
US8283226B2 (en) Method for manufacturing semiconductor device
US7985641B2 (en) Semiconductor device with strained transistors and its manufacture
JP5326274B2 (ja) 半導体装置および半導体装置の製造方法
JP4630728B2 (ja) 半導体装置及びその製造方法
US20060292783A1 (en) CMOS transistor and method of manufacturing the same
JP5223285B2 (ja) 半導体装置の製造方法
JP2008520110A (ja) ゲート及びチャネル内に歪を誘起させてｃｍｏｓトランジスタの性能を向上させる方法
KR20090122122A (ko) 반도체 소자의 제조 방법 및 그 구조
US20120256265A1 (en) Semiconductor device and manufacturing method thereof
US7892908B2 (en) Integration scheme for changing crystal orientation in hybrid orientation technology (HOT) using direct silicon bonded (DSB) substrates
JP2009094225A (ja) 半導体装置の製造方法
JP5200476B2 (ja) 半導体装置及びその製造方法
JP2009033173A (ja) 半導体素子およびその製造方法
JP4997752B2 (ja) 半導体装置の製造方法
JP2008263114A (ja) 半導体装置の製造方法および半導体装置
US9281246B2 (en) Strain adjustment in the formation of MOS devices
US9412869B2 (en) MOSFET with source side only stress
JP5205779B2 (ja) 半導体装置の製造方法および半導体装置
JP5206427B2 (ja) 半導体装置の製造方法
JP2005209980A (ja) 半導体装置の製造方法および半導体装置
JP2004087695A (ja) 半導体装置の製造方法
US20070152282A1 (en) Semiconductor Device and Fabrication Method Thereof
JP2009111145A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5211647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees