JP4997752B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4997752B2 JP4997752B2 JP2005358957A JP2005358957A JP4997752B2 JP 4997752 B2 JP4997752 B2 JP 4997752B2 JP 2005358957 A JP2005358957 A JP 2005358957A JP 2005358957 A JP2005358957 A JP 2005358957A JP 4997752 B2 JP4997752 B2 JP 4997752B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- forming
- insulating film
- dummy gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
T.Ghai et al.,"A 90nm High Volume Manufacturing Logic Technology Featuring Novel 45nm Gate Length Strained Silicon CMOS Transistors",IEDM Tech Dig.,pp.978-980,(2003)
例えば、本実施形態で挙げた材料や数値は一例であり、これに限定されるものではない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
Claims (4)
- 基板上にダミーゲートを形成する工程と、
前記ダミーゲートの両側における前記基板にソース・ドレイン部を形成する工程と、
前記基板および前記ダミーゲート上にエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜の上層に前記エッチングストッパ膜に対してエッチング選択比をもつ層間膜を形成する工程と、
前記エッチングストッパ膜をエッチングストッパとして前記エッチングストッパ膜を研磨し、前記ダミーゲート上の前記エッチングストッパ膜を除去して前記ダミーゲートの上面を露出させる工程と、
前記ダミーゲートを除去して、ゲート開口部を形成する工程と、
前記ゲート開口部内にゲート電極を埋め込む工程と、
前記エッチングストッパ膜を残して前記層間膜を除去する工程と、
前記エッチングストッパ膜と一体となるようにして前記基板および前記ゲート電極を被覆するストレスを印加するライナー膜を形成する工程と
を有する半導体装置の製造方法。 - 前記ゲート電極を埋め込む工程において、前記ゲート開口部内にメタルゲート電極を埋め込む
請求項1記載の半導体装置の製造方法。 - 前記ダミーゲートを形成する工程の後、前記ソース・ドレイン部を形成する工程の前に、前記ダミーゲートの両側における前記基板にエクステンション部を形成する工程と、前記基板の側壁にサイドウォール絶縁膜を形成する工程とを有し、
前記ソース・ドレイン部を形成する工程において、前記サイドウォール絶縁膜の外側の前記半導体基板に前記ソース・ドレイン部を形成する
請求項1または2に記載の半導体装置の製造方法。 - 前記ダミーゲートを形成する工程の前に、前記基板上にダミーゲート絶縁膜を形成する工程をさらに有し、
前記ゲート開口部を形成する工程の後、前記ゲート電極を埋め込む工程の前に、前記ゲート開口部内のダミーゲート絶縁膜を除去する工程と、前記ゲート開口部に露出した前記基板上に、ゲート絶縁膜を形成する工程と
を有する請求項1〜3のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005358957A JP4997752B2 (ja) | 2005-12-13 | 2005-12-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005358957A JP4997752B2 (ja) | 2005-12-13 | 2005-12-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007165532A JP2007165532A (ja) | 2007-06-28 |
JP4997752B2 true JP4997752B2 (ja) | 2012-08-08 |
Family
ID=38248110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005358957A Expired - Fee Related JP4997752B2 (ja) | 2005-12-13 | 2005-12-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4997752B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5003515B2 (ja) | 2007-03-20 | 2012-08-15 | ソニー株式会社 | 半導体装置 |
JP5070969B2 (ja) * | 2007-07-20 | 2012-11-14 | ソニー株式会社 | 半導体装置の製造方法 |
JP5309619B2 (ja) * | 2008-03-07 | 2013-10-09 | ソニー株式会社 | 半導体装置およびその製造方法 |
CN102738233B (zh) * | 2011-04-12 | 2016-05-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN113327857B (zh) * | 2020-02-28 | 2023-05-23 | 中芯国际集成电路制造(天津)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060076A (ja) * | 2001-08-21 | 2003-02-28 | Nec Corp | 半導体装置及びその製造方法 |
JP3651802B2 (ja) * | 2002-09-12 | 2005-05-25 | 株式会社東芝 | 半導体装置の製造方法 |
JP2005079206A (ja) * | 2003-08-28 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
US7078282B2 (en) * | 2003-12-30 | 2006-07-18 | Intel Corporation | Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films |
JP4982958B2 (ja) * | 2005-03-24 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
JP2007141912A (ja) * | 2005-11-15 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2005
- 2005-12-13 JP JP2005358957A patent/JP4997752B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007165532A (ja) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5326274B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5114919B2 (ja) | 半導体装置とその製造方法 | |
JP5286701B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4847152B2 (ja) | 半導体装置とその製造方法 | |
US7435657B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
JP4561419B2 (ja) | 半導体装置の製造方法 | |
JP5003515B2 (ja) | 半導体装置 | |
US20090085123A1 (en) | Semiconductor device and method for fabricating the same | |
US8907425B2 (en) | Semiconductor device | |
JPWO2004097943A1 (ja) | 半導体装置とその製造方法 | |
JP2010505267A (ja) | 応力印加電界効果トランジスタおよびその製造方法 | |
US8324040B2 (en) | Semiconductor device and method for fabricating the same | |
JP2007134432A (ja) | 半導体装置およびその製造方法 | |
JP2007150319A (ja) | 電界効果トランジスタデバイスおよびその製造方法 | |
US8604554B2 (en) | Semiconductor device | |
JP5223285B2 (ja) | 半導体装置の製造方法 | |
JP2008192686A (ja) | 半導体装置及びその製造方法 | |
JP5181466B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US20070278589A1 (en) | Semiconductor device and fabrication method thereof | |
JP4997752B2 (ja) | 半導体装置の製造方法 | |
US20090085075A1 (en) | Method of fabricating mos transistor and mos transistor fabricated thereby | |
US7557414B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2009111046A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009117621A (ja) | 半導体装置及びその製造方法 | |
JP2008263114A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |