JP5309619B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5309619B2 JP5309619B2 JP2008057746A JP2008057746A JP5309619B2 JP 5309619 B2 JP5309619 B2 JP 5309619B2 JP 2008057746 A JP2008057746 A JP 2008057746A JP 2008057746 A JP2008057746 A JP 2008057746A JP 5309619 B2 JP5309619 B2 JP 5309619B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- stress
- stress film
- etching
- atomic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 150
- 238000004519 manufacturing process Methods 0.000 title claims description 79
- 238000005530 etching Methods 0.000 claims description 188
- 239000000758 substrate Substances 0.000 claims description 114
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 96
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 96
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 79
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 79
- 230000015572 biosynthetic process Effects 0.000 claims description 77
- 239000001257 hydrogen Substances 0.000 claims description 49
- 229910052739 hydrogen Inorganic materials 0.000 claims description 49
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 31
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 27
- 229910052799 carbon Inorganic materials 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 23
- 150000002431 hydrogen Chemical class 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 76
- 241000894007 species Species 0.000 description 62
- 238000001039 wet etching Methods 0.000 description 51
- 229910052751 metal Inorganic materials 0.000 description 44
- 239000002184 metal Substances 0.000 description 44
- 229910021332 silicide Inorganic materials 0.000 description 43
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 43
- 239000007789 gas Substances 0.000 description 40
- 238000010438 heat treatment Methods 0.000 description 40
- 239000012298 atmosphere Substances 0.000 description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 34
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 31
- 229920005591 polysilicon Polymers 0.000 description 31
- 229910052735 hafnium Inorganic materials 0.000 description 30
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 24
- 229910044991 metal oxide Inorganic materials 0.000 description 24
- 150000004706 metal oxides Chemical class 0.000 description 24
- 239000010410 layer Substances 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- 150000004767 nitrides Chemical class 0.000 description 18
- 239000010936 titanium Substances 0.000 description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- 229910021529 ammonia Inorganic materials 0.000 description 16
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 12
- IJKVHSBPTUYDLN-UHFFFAOYSA-N dihydroxy(oxo)silane Chemical compound O[Si](O)=O IJKVHSBPTUYDLN-UHFFFAOYSA-N 0.000 description 12
- 229910052746 lanthanum Inorganic materials 0.000 description 12
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 12
- 238000005498 polishing Methods 0.000 description 11
- 239000000126 substance Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 229910052786 argon Inorganic materials 0.000 description 8
- 239000001307 helium Substances 0.000 description 8
- 229910052734 helium Inorganic materials 0.000 description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- PCLURTMBFDTLSK-UHFFFAOYSA-N nickel platinum Chemical compound [Ni].[Pt] PCLURTMBFDTLSK-UHFFFAOYSA-N 0.000 description 7
- 229910021339 platinum silicide Inorganic materials 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 6
- 229910017109 AlON Inorganic materials 0.000 description 6
- 229910004143 HfON Inorganic materials 0.000 description 6
- 229910004129 HfSiO Inorganic materials 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910017052 cobalt Inorganic materials 0.000 description 6
- 239000010941 cobalt Substances 0.000 description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- -1 hafnium nitride Chemical class 0.000 description 6
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 6
- 229910052741 iridium Inorganic materials 0.000 description 6
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 6
- 238000010030 laminating Methods 0.000 description 6
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 6
- 150000002736 metal compounds Chemical class 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910021334 nickel silicide Inorganic materials 0.000 description 6
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 6
- 229910017464 nitrogen compound Inorganic materials 0.000 description 6
- 150000002830 nitrogen compounds Chemical class 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 229910052707 ruthenium Inorganic materials 0.000 description 6
- 150000003377 silicon compounds Chemical class 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052726 zirconium Inorganic materials 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 4
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 4
- 238000013036 cure process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Plasma & Fusion (AREA)
- Materials Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
さらに、上記ダミーゲートパターン142の両側の半導体基板111には上記低濃度領域131、132を介して、上記低濃度領域131、132よりも高濃度のソース・ドレインになる高濃度領域133、134が形成されている。
また、上記高濃度領域133、134の上部には、金属シリサイド層135、136が形成されている。
このような状態で、上記ダミーゲートパターン142のポリシリコンで形成されている部分の上部を露出するために、化学的機械研磨(CMP:Chemical Mechanical Polishing)を行う。そして、上記ダミーゲートパターン142のポリシリコンが露出したら、このポリシリコンのダミーゲートパターン142を、例えばエッチングによって除去する。さらに、希フッ酸を用いたウエットエッチングによって、上記ダミーゲート絶縁膜141を除去する。
半導体基板上にゲート電極形成溝が形成されたサイドウォール絶縁膜と、
前記ゲート電極形成溝内の前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側の前記半導体基板に形成されたソース・ドレイン領域と、
前記ゲート電極の側壁に前記サイドウォール絶縁膜を介して前記半導体基板上に形成されていて応力を有する第1応力膜と、
前記第1応力膜の外側の前記半導体基板上に形成されていて前記第1応力膜と同種の応力を有する第2応力膜とを有し、
前記第1応力膜および前記第2応力膜は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、
前記第1応力膜は前記第2応力膜よりも前記エッチング種に対するエッチング耐性が強い。
例えば、半導体装置がPMOSトランジスタの場合、上記第1、第2応力膜の応力が圧縮応力であれば、PMOSトランジスタの移動度を向上させられる。
また、上記半導体装置がNMOSトランジスタの場合、上記第1、第2応力膜の応力が引張応力であれば、NMOSトランジスタの移動度を向上させられる。
また、上記第1応力膜および上記第2応力膜は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第1応力膜は上記第2応力膜よりも上記エッチング種に対するエッチング耐性が強いことから、上記ゲート電極形成溝を形成するときに酸化シリコン膜をエッチングするような場合があっても、上記第1、第2応力膜がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第1応力膜が第2応力膜よりも上記エッチング種に対して強いエッチング耐性を有することから、第1、第2応力膜がともにエッチングされるとしても、第1応力膜が第2応力膜よりも多くエッチングされることはない。
したがって、ゲート電極の側壁に近い側には第1応力膜が残るので、ゲート電極下部の半導体基板に形成されるチャネル領域に第1応力膜の応力を確実に印加することが可能になる。
半導体基板上にダミーゲート絶縁膜を介してダミーゲートパターンを形成する工程と、
前記ダミーゲートパターン及び前記ダミーゲート絶縁膜の側壁にサイドウォール絶縁膜を形成する工程と、
前記ダミーゲートパターンの両側の前記半導体基板にソース・ドレイン領域を形成する工程と、
前記ダミーゲートパターンおよび前記サイドウォール絶縁膜を被覆する前記ダミーゲート絶縁膜下部の前記半導体基板に応力を印加する第1応力膜および第2応力膜を積層して前記半導体基板上に形成する工程と、
前記ダミーゲートパターン上の前記第1応力膜および第2応力膜を除去して前記ダミーゲートパターン上部を露出させる工程と、
前記ダミーゲートパターンおよび前記ダミーゲート絶縁膜を除去してゲート電極形成溝を形成する工程と、
前記ゲート電極形成溝内の前記半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程を有し、
前記第1応力膜および前記第2応力膜は前記ダミーゲートパターンおよび前記ダミーゲート絶縁膜をエッチングするときのエッチング種に対するエッチング耐性を有する膜で形成され、
かつ前記第1応力膜は前記第2応力膜よりも前記エッチング種に対するエッチング耐性が強い絶縁膜で形成される。
ッケル白金シリサイド等で形成されている。
例えば、半導体装置がPMOSトランジスタの場合、上記第1、第2応力膜の応力が圧縮応力であれば、PMOSトランジスタの移動度を向上させられる。
また、上記半導体装置がNMOSトランジスタの場合、上記第1、第2応力膜の応力が引張応力であれば、NMOSトランジスタの移動度を向上させられる。
また、上記第1応力膜および上記第2応力膜は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第1応力膜は上記第2応力膜よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝を形成するときに酸化シリコン膜をエッチングするような場合があっても、上記第1、第2応力膜がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第1応力膜が第2応力膜よりも上記エッチング種に対して強いエッチング耐性を有することから、第1、第2応力膜がエッチングされるとしても、第1応力膜が第2応力膜よりも多くエッチングされることはない。
したがって、ゲート電極の側壁に近い側には第1応力膜が残るので、ゲート電極下部の半導体基板に形成されるチャネル領域に第1応力膜の応力を確実に印加することが可能になる。
上記半導体基板11は、例えばシリコン基板で形成され、上記サイドウォール絶縁膜21は、例えば窒化シリコン膜で形成されている。
また、一例として、上記ゲート絶縁膜24は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
また、ゲート絶縁膜24とゲート電極25との間に、窒化チタン、チタン等の密着層(図示せず)を形成してもよい。
さらに、上記ゲート電極25の両側の半導体基板11には、上記低濃度領域31、32を介して、上記低濃度領域31、32よりも高濃度の高濃度領域33、34が形成されている。上記低濃度領域31、32および高濃度領域33、34でソース・ドレイン領域となる。
また、上記高濃度領域33、34の上部には、金属シリサイド層35、36が形成されている。上記金属シリサイド層35、36は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
上記第1応力膜51および上記第2応力膜52は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第1応力膜51は上記第2応力膜52よりも上記エッチング種に対するエッチング耐性が強いものとなっている。
上記条件により、上記第1応力膜51(圧縮応力膜の場合)は、2.0GPa以上3.0GPa以下の大きな圧縮応力を有する。
上記条件により、上記第2応力膜52(圧縮応力膜の場合)は、1.0GPa以上2.0GPa未満の圧縮応力を有する。
例えば、半導体装置1がPMOSトランジスタの場合、上記第1応力膜51、第2応力膜52の応力が圧縮応力であることから、トランジスタの移動度が向上される。
また、上記第1応力膜51および上記第2応力膜52は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第1応力膜51は上記第2応力膜52よりも上記エッチング種に対するエッチング耐性が強いことから、上記ゲート電極形成溝23を形成するときに酸化シリコン膜をエッチングするような場合があっても、上記第1応力膜51、第2応力膜52がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第1応力膜51が第2応力膜52よりも上記エッチング種に対して強いエッチング耐性を有することから、第1応力膜51、第2応力膜52がともにエッチングされるとしても、第1応力膜51が第2応力膜52よりも多くエッチングされることはない。
したがって、第1応力膜51の膜減りが抑制できるため、ゲート電極25の側壁に近い側には第1応力膜51が残るので、ゲート電極25下部の半導体基板11に形成されるチャネル領域に第1応力膜51の圧縮応力を確実に印加することが可能になる。さらに、第2応力膜52の圧縮応力も印加かされるようになっている。
上記半導体基板11は、例えばシリコン基板で形成され、上記サイドウォール絶縁膜21は、例えば窒化シリコン膜で形成されている。
また、一例として、上記ゲート絶縁膜24は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
また、ゲート絶縁膜24とゲート電極25との間に、窒化チタン、チタン等の密着層(図示せず)を形成してもよい。
さらに、上記ゲート電極25の両側の半導体基板11には、上記低濃度領域31、32を介して、上記低濃度領域31、32よりも高濃度の高濃度領域33、34が形成されている。上記低濃度領域31、32および高濃度領域33、34でソース・ドレイン領域となる。
また、上記高濃度領域33、34の上部には、金属シリサイド層35、36が形成されている。上記金属シリサイド層35、36は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
上記第1応力膜55および上記第2応力膜56は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第1応力膜55は上記第2応力膜56よりも上記エッチング種に対するエッチング耐性が強いものとなっている。
上記条件により、上記第2応力膜56(引張応力膜の場合)は、0.8GPa以上1.6GPa以下の引張応力を有する。
例えば、半導体装置2がNMOSトランジスタの場合、上記第1応力膜55、第2応力膜56の応力が引張応力であることから、トランジスタの移動度が向上される。
また、上記第1応力膜55および上記第2応力膜56は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第1応力膜55は上記第2応力膜56よりも上記エッチング種に対するエッチング耐性が強いことから、上記ゲート電極形成溝23を形成するときに酸化シリコン膜をエッチングするような場合があっても、上記第1応力膜55、第2応力膜56がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第1応力膜55が第2応力膜56よりも上記エッチング種に対して強いエッチング耐性を有することから、第1応力膜55、第2応力膜56がともにエッチングされるとしても、第1応力膜55が第2応力膜56よりも多くエッチングされることはない。
したがって、第1応力膜55の膜減りが抑制できるため、ゲート電極25の側壁に近い側には第1応力膜55が残るので、ゲート電極25下部の半導体基板11に形成されるチャネル領域に第1応力膜55の引張応力を確実に印加することが可能になる。さらに、第2応力膜52の応力も印加されるようになっている。
さらに、上記ダミーゲートパターン42の両側の半導体基板11には上記低濃度領域31、32を介して、上記低濃度領域31、32よりも高濃度の高濃度領域33、34が形成されている。上記低濃度領域31、32および高濃度領域33、34でソース・ドレイン領域となる。
また、上記高濃度領域33、34の上部には、金属シリサイド層35、36が形成されている。上記金属シリサイド層35、36は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
上記圧縮応力を有する窒化シリコン膜からなる第1応力膜51は、膜厚が例えば5nm以上30nm未満の範囲に形成される。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、2.0GPa以上3.0GPa以下の大きな圧縮応力を持つ窒化シリコン膜を形成する。
このような大きな圧縮応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。
原料ガスに、水素(H2)、窒素(N2)、アルゴン(Ar)、アンモニア(NH3)、トリメチルシラン(SiH(CH3)3:3MS)を用いる。
それぞれのガス流量は、一例として、
水素(H2)を1000cm3/min以上5000cm3/min以下、
窒素(N2)を500cm3/min以上2500cm3/min以下、
アルゴン(Ar)を1000cm3/min以上5000cm3/min以下、
アンモニア(NH3)を50cm3/min以上200cm3/min以下、
トリメチルシラン(SiH(CH3)3:3MS)を50cm3/min以上100cm3/min以下とする。
成膜時の基板温度を450℃〜550℃とし、
成膜雰囲気の圧力を133Pa〜667Paとし、
RFパワー(高周波)を50W以上100W以下とし、
RFパワー(低周波)を10W以上50W以下とする。
例えば、上記第1応力膜51は、1:100に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを0.2nm/min以下程度に保つことができる。
上記条件により、上記第1応力膜51(圧縮応力膜の場合)は、2.0GPa以上3.0GPa以下の大きな圧縮応力を有する。
上記圧縮応力を有する窒化シリコン膜からなる第2応力膜52は、膜厚が例えば30nm以上70nm以下の範囲に形成されている。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、1.0GPa以上2.0GPa未満の圧縮応力を持つ窒化シリコン膜を形成することができる。
このような圧縮応力を持つ窒化シリコン膜は、密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。また、上記第1応力膜51とこの第2応力膜51とでは、上記第1応力膜51が上記第2応力膜51よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となる。
原料ガスに、水素(H2)、窒素(N2)、アルゴン(Ar)、アンモニア(NH3)、トリメチルシラン(SiH(CH3)3:3MS)を用いる。
それぞれのガス流量は、一例として、
水素(H2)を1000cm3/min以上5000cm3/min以下、
窒素(N2)を500cm3/min以上2500cm3/min以下、
アルゴン(Ar)を1000cm3/min以上5000cm3/min以下、
アンモニア(NH3)を50cm3/min以上200cm3/min以下、
トリメチルシラン(SiH(CH3)3:3MS)を10cm3/min以上50cm3/min未満とする。
成膜時の基板温度を450℃〜550℃とし、
成膜雰囲気の圧力を133Pa〜667Paとし、
RFパワー(高周波)を50W以上100W以下とし、
RFパワー(低周波)を10W以上50W以下とする。
例えば、上記第2応力膜52は、1:100に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを0.3nm/min以下程度に保つことができる。
上記条件により、上記第2応力膜52(圧縮応力膜の場合)は、1.0GPa以上2.0GPa未満の圧縮応力を有する。
上記化学的機械研磨では、まず、絶縁膜61の表面が平坦化される。さらに、上記ダミーゲートパターン42のポリシリコンで形成されている部分の上部が露出するまで、窒化シリコン膜43、上記第1応力膜51、第2応力膜52、絶縁膜61、サイドウォール絶縁膜21の上部等を研磨する。
次いで、ドライエッチングによって、ポリシリコンで形成されているダミーゲートパターン42を除去する。さらにウエットエッチングにより、ダミーゲート絶縁膜41を除去する。このウエットエッチングでは、例えば希フッ酸(DHF)を用いた。この場合、酸化シリコンからなる絶縁膜61も除去される。
この結果、サイドウォール絶縁膜21の内側にゲート電極形成溝23が形成される。
上記ウエットエッチングのとき、第1応力膜51および第2応力膜52ともに、ウエットエッチング耐性を有する窒化シリコン膜で形成されてはいるが、第1応力膜51のほうが第2応力膜52よりもさらにウエットエッチング耐性が強いため、従来技術のように、サイドウォール絶縁膜21の側壁の応力膜がエッチングされるようなことは起こらない。したがって、酸化シリコンを除去するウエットエッチング工程において、第1応力膜51の膜減りが抑制でき、効果的にゲート電極形成溝23の下部の半導体基板に形成されるチャネル領域に応力(ストレス)を印加することができるようになる。
なお、図5(5)では、ゲート電極形成溝23を形成した後の状態を図示した。
また、一例として、上記ゲート絶縁膜24は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
また、ゲート絶縁膜24とゲート電極25との間に、窒化チタン、チタン等の密着層(図示せず)を形成してもよい。
例えば、半導体装置1がPMOSトランジスタの場合、上記第1、第2応力膜の応力が圧縮応力であれば、PMOSトランジスタの移動度を向上させられる。
また、上記第1応力膜51および上記第2応力膜52は酸化シリコン膜をエッチングするときのエッチング種、例えば希フッ酸に対するエッチング耐性を有し、上記第1応力膜51は上記第2応力膜52よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝23を形成するときに酸化シリコン膜をエッチングするような場合、上記第1応力膜51、第2応力膜52がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第1応力膜51が第2応力膜52よりも上記エッチング種に対して強いエッチング耐性を有することから、第1応力膜51、第2応力膜52がエッチングされるとしても、第1応力膜51が第2応力膜52よりも多くエッチングされることはない。
したがって、ゲート電極25の側壁に近い側には第1応力膜51が残るので、ゲート電極25下部の半導体基板11に形成されるチャネル領域に第1応力膜51の応力を確実に印加することが可能になる。
さらに、上記ダミーゲートパターン42の両側の半導体基板11には上記低濃度領域31、32を介して、上記低濃度領域31、32よりも高濃度の高濃度領域33、34が形成されている。上記低濃度領域31、32および高濃度領域33、34でソース・ドレイン領域となる。
また、上記高濃度領域33、34の上部には、金属シリサイド層35、36が形成されている。上記金属シリサイド層35、36は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
上記圧縮応力を有する窒化シリコン膜からなる第1応力膜は、膜厚が例えば5nm以上30nm未満の範囲に形成される。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、2.0GPa以上3.0GPa以下の大きな圧縮応力を持つ窒化シリコン膜を形成することができる。
このような大きな圧縮応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。
まず、上記ダミーゲートパターン42、サイドウォール絶縁膜21等を被覆するように、上記半導体基板11上に、トランジスタのチャネル領域に応力を印加するための第1応力初期膜53を形成する。
原料ガスに、水素(H2)、窒素(N2)、アルゴン(Ar)、アンモニア(NH3)、トリメチルシラン(SiH(CH3)3:3MS)を用いる。
それぞれのガス流量は、一例として、
水素(H2)を1000cm3/min以上5000cm3/min以下、
窒素(N2)を500cm3/min以上2500cm3/min以下、
アルゴン(Ar)を1000cm3/min以上5000cm3/min以下、
アンモニア(NH3)を50cm3/min以上200cm3/min以下、
トリメチルシラン(SiH(CH3)3:3MS)を10cm3/min以上50cm3/min未満とする。
成膜時の基板温度を450℃〜550℃とし、
成膜雰囲気の圧力を133Pa〜667Paとし、
RFパワー(高周波)を50W以上100W以下とし、
RFパワー(低周波)を10W以上50W以下とする。
例えば、上記第1応力初期膜53は、1:100に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを0.3nm/min以下程度に保つことができる。
それぞれのガス流量は、一例として、
窒素(N2)を5000cm3/min以上20000cm3/min以下、
水素(H2)を0cm3/min以上20000cm3/min以下とする。
上記水素は、0cm3/minとし、供給しなくてもよく、この場合には窒素単独の熱処理雰囲気となる。
熱処理時の基板温度を450℃〜550℃とする。
上記熱処理を施すことによって、膜中の水素量が低減され、また、熱処理雰囲気中の窒素がシリコンのダングリングボンドに結合することで、より緻密な膜となり、第1応力初期膜53は、圧縮応力が増し、圧縮応力値が2GPa以上3GPa以下を有する第1応力膜51となる。
上記熱処理は、単に膜中に水素量を低減するだけならば、希ガスを用いてもよい。
この第1応力膜51は、1:100に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを0.2nm/min以下程度に保つことができる。
上記圧縮応力を有する窒化シリコン膜からなる第2応力膜52は、膜厚が例えば30nm以上70nm以下の範囲に形成されている。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、1.0GPa以上2.0GPa未満の圧縮応力を持つ窒化シリコン膜を形成することができる。
このような圧縮応力を持つ窒化シリコン膜は、密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。また、上記第1応力膜51とこの第2応力膜51とでは、上記第1応力膜51が上記第2応力膜51よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となる。
原料ガスに、水素(H2)、窒素(N2)、アルゴン(Ar)、アンモニア(NH3)、トリメチルシラン(SiH(CH3)3:3MS)を用いる。
それぞれのガス流量は、一例として、
水素(H2)を1000cm3/min以上5000cm3/min以下、
窒素(N2)を500cm3/min以上2500cm3/min以下、
アルゴン(Ar)を1000cm3/min以上5000cm3/min以下、
アンモニア(NH3)を50cm3/min以上200cm3/min以下、
トリメチルシラン(SiH(CH3)3:3MS)を10cm3/min以上50cm3/min未満とする。
成膜時の基板温度を450℃〜550℃とし、
成膜雰囲気の圧力を133Pa〜667Paとし、
RFパワー(高周波)を50W以上100W以下とし、
RFパワー(低周波)を10W以上50W以下とする。
例えば、上記第2応力膜52は、1:100に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを0.3nm/min以下程度に保つことができる。
上記条件により、上記第2応力膜52(圧縮応力膜の場合)は、1.0GPa以上2.0GPa未満の圧縮応力を有する。
上記化学的機械研磨では、まず、絶縁膜61の表面が平坦化される。さらに、上記ダミーゲートパターン42のポリシリコンで形成されている部分の上部が露出するまで、窒化シリコン膜43、上記第1応力膜51、第2応力膜52、絶縁膜61、サイドウォール絶縁膜21の上部等を研磨する。
次いで、ドライエッチングによって、ポリシリコンで形成されているダミーゲートパターン42(前記図6(1)参照)を除去する。さらにウエットエッチングにより、ダミーゲート絶縁膜41(前記図6(1)参照)を除去する。このウエットエッチングでは、例えば希フッ酸(DHF)を用いた。この場合、酸化シリコンからなる絶縁膜61(前記図7(4)参照)も除去される。
この結果、サイドウォール絶縁膜21の内側にゲート電極形成溝23が形成される。
上記ウエットエッチングのとき、第1応力膜51および第2応力膜52ともに、ウエットエッチング耐性を有する窒化シリコン膜で形成されてはいるが、第1応力膜51のほうが第2応力膜52よりもさらにウエットエッチング耐性が強いため、従来技術のように、サイドウォール絶縁膜21の側壁の応力膜がエッチングされるようなことは起こらない。したがって、酸化シリコンを除去するウエットエッチング工程において、第1応力膜51の膜減りが抑制でき、効果的にゲート電極形成溝23の下部の半導体基板に形成されるチャネル領域に応力(ストレス)を印加することができるようになる。
また、一例として、上記ゲート絶縁膜24は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
また、ゲート絶縁膜24とゲート電極25との間に、窒化チタン、チタン等の密着層(図示せず)を形成してもよい。
例えば、半導体装置1がPMOSトランジスタの場合、上記第1、第2応力膜の応力が圧縮応力であれば、PMOSトランジスタの移動度を向上させられる。
また、上記第1応力膜51および上記第2応力膜52は酸化シリコン膜をエッチングするときのエッチング種、例えば希フッ酸に対するエッチング耐性を有し、上記第1応力膜51は上記第2応力膜52よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝23を形成するときに酸化シリコン膜をエッチングするような場合、上記第1応力膜51、第2応力膜52がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第1応力膜51が第2応力膜52よりも上記エッチング種に対して強いエッチング耐性を有することから、第1応力膜51、第2応力膜52がエッチングされるとしても、第1応力膜51が第2応力膜52よりも多くエッチングされることはない。
したがって、ゲート電極25の側壁に近い側には第1応力膜51が残るので、ゲート電極25下部の半導体基板11に形成されるチャネル領域に第1応力膜51の応力を確実に印加することが可能になる。
それぞれのガス流量は、一例として、
窒素(N2)を5000cm3/min以上20000cm3/min以下、
水素(H2)を0cm3/min以上20000cm3/min以下とする。
上記水素は、0cm3/minとし、供給しなくてもよく、この場合には窒素単独の熱処理雰囲気となる。
熱処理時の基板温度を450℃〜550℃とする。
上記熱処理を施すことによって、第1応力膜51の膜中の水素量が低減され、また、熱処理雰囲気中の窒素がシリコンのダングリングボンドに結合することで、より緻密な膜となり、圧縮応力が増し、第1応力膜51はより圧縮応力値が強い膜となる。
上記熱処理は、単に膜中に水素量を低減するだけならば、希ガスを用いてもよい。
また、この熱処理では、第1応力膜51の圧縮応力値が強すぎないようにすることが必要である。先に述べたように、第1応力膜51の圧縮応力値が3.0GPaを超えるようになると、膜剥がれの原因になる。このため、第1応力膜51の圧縮応力値が3.0GPa以下になるようにする。
この熱処理によって、第1応力膜51は、1:100に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを0.2nm/min以下程度に保つことができる。
さらに、上記ダミーゲートパターン42の両側の半導体基板11には上記低濃度領域31、32を介して、上記低濃度領域31、32よりも高濃度の高濃度領域33、34が形成されている。上記低濃度領域31、32および高濃度領域33、34でソース・ドレイン領域となる。
また、上記高濃度領域33、34の上部には、金属シリサイド層35、36が形成されている。上記金属シリサイド層35、36は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
上記引張応力を有する窒化シリコン膜からなる第1応力膜は、膜厚が例えば5nm以上30nm未満の範囲に形成される。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、1.6GPaより大きく2.0GPa以下の大きな引張応力を持つ窒化シリコン膜を形成する。
このような大きな引張応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。
まず、上記ダミーゲートパターン42、サイドウォール絶縁膜21等を被覆するように、上記半導体基板11上に、トランジスタのチャネル領域に応力を印加するための第1応力初期膜57を形成する。
原料ガスに、窒素(N2)、アンモニア(NH3)、モノシラン(SiH4)を用いる。
それぞれのガス流量は、一例として、
窒素(N2)を500cm3/min以上2000cm3/min以下、
アンモニア(NH3)を500cm3/min以上1500cm3/min以下、
モノシラン(SiH4)を50cm3/min以上300cm3/min以下とする。
成膜時の基板温度を250℃以上350℃以下とし、
成膜雰囲気の圧力を667Pa以上2.0kPa以下とし、
RFパワー(高周波)を50W以上150W以下とし、
RFパワー(低周波)を0Wとする。
枚葉式(200mmウエハ用)の紫外線キュア処理装置を用いる。
紫外線キュア処理の雰囲気をヘリウム(He)雰囲気、もしくは希ガス雰囲気とし、
ガス流量は、一例として、ヘリウム(He)を10L/min以上20L/min以下とする。
紫外線キュア処理時の基板温度を450℃以上550℃以下とする。
紫外線キュア処理の雰囲気の圧力を0.67kPa以上1.3kPa以下とし、
紫外線ランプパワーを1kW以上10kW以下とする。
上記紫外線キュア処理を施すことによって、上記第1応力初期膜57の膜中のシリコン水素結合を低減することで、引張応力を有し、より緻密な第1応力膜55となる。
例えば、上記第1応力膜55は、1:100に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを0.2nm/min以下程度に保つことができる。
上記引張応力を有する窒化シリコン膜からなる第2応力膜は、膜厚が例えば30nm以上70nm以下の範囲に形成されている。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、0.8GPa以上1.6GPa以下の引張応力を持つ窒化シリコン膜を形成することができる。
このような引張応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。また、上記第1応力膜55とこの第2応力膜56とでは、上記第1応力膜55が上記第2応力膜56よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となる。
まず、上記第1応力膜55上に、トランジスタのチャネル領域に応力を印加するための第2応力初期膜58を形成する。
原料ガスに、窒素(N2)、アンモニア(NH3)、モノシラン(SiH4)を用いる。
それぞれのガス流量は、一例として、
窒素(N2)を500cm3/min以上2000cm3/min以下、
アンモニア(NH3)を500cm3/min以上1500cm3/min以下、
モノシラン(SiH4)を50cm3/min以上300cm3/min以下とする。
成膜時の基板温度を250℃以上350℃以下とし、
成膜雰囲気の圧力を667Pa以上2.0kPa以下とし、
RFパワー(高周波)を50W以上150W以下とし、
RFパワー(低周波)を0Wとする。
枚葉式(200mmウエハ用)の紫外線キュア処理装置を用いる。
紫外線キュア処理の雰囲気をヘリウム(He)雰囲気、もしくは希ガス雰囲気とし、
ガス流量は、一例として、ヘリウム(He)を10L/min以上20L/min以下とする。
紫外線キュア処理時の基板温度を350℃以上450℃以下とする。ただし、第2応力初期膜58の成膜条件が上記第1応力初期膜57と同様の場合、第1応力初期膜57の紫外線キュア温度よりも低い温度とする。
紫外線キュア処理の雰囲気の圧力を0.67kPa以上1.3kPa以下とし、
紫外線ランプパワーを1kW以上10kW以下とする。
上記紫外線キュア処理を施すことによって、上記第2応力初期膜58の膜中のシリコン水素結合を低減することで、引張応力を有し、より緻密な第2応力膜56となる。
第1応力初期膜57に対する紫外線キュア処理よりも紫外線キュア温度を下げたことにより、第2応力膜56の引張応力は第1応力膜55よりも小さくなる。
例えば、上記第2応力膜56は、1:100に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを0.3nm/min以下程度に保つことができる。
上記条件により、上記第2応力膜56(引張応力膜の場合)は、0.8GPa以上1.6GPa以下の引張応力を有する。
上記化学的機械研磨では、まず、絶縁膜61の表面が平坦化される。さらに、上記ダミーゲートパターン42のポリシリコンで形成されている部分の上部が露出するまで、窒化シリコン膜43、上記第1応力膜55、第2応力膜56、絶縁膜61、サイドウォール絶縁膜21の上部等を研磨する。
次いで、ドライエッチングによって、ポリシリコンで形成されているダミーゲートパターン42(前記図10(1)参照)を除去する。さらにウエットエッチングにより、ダミーゲート絶縁膜41(前記図10(1)参照)を除去する。このウエットエッチングでは、例えば希フッ酸(DHF)を用いた。この場合、酸化シリコンからなる絶縁膜61(前記図12(6)参照)も除去される。
この結果、サイドウォール絶縁膜21の内側にゲート電極形成溝23が形成される。
上記ウエットエッチングのとき、第1応力膜55および第2応力膜56ともに、ウエットエッチング耐性を有する窒化シリコン膜で形成されてはいるが、第1応力膜55のほうが第2応力膜56よりもさらにウエットエッチング耐性が強いため、従来技術のように、サイドウォール絶縁膜21の側壁の応力膜がエッチングされるようなことは起こらない。したがって、酸化シリコンを除去するウエットエッチング工程において、第1応力膜55の膜減りが抑制でき、効果的にゲート電極形成溝23の下部の半導体基板に形成されるチャネル領域に応力(ストレス)を印加することができるようになる。
また、一例として、上記ゲート絶縁膜24は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
また、ゲート絶縁膜24とゲート電極25との間に、窒化チタン、チタン等の密着層(図示せず)を形成してもよい。
例えば、半導体装置2がPMOSトランジスタの場合、上記第1応力膜55、第2応力膜56の応力が引張応力であれば、NMOSトランジスタの移動度を向上させられる。
また、上記第1応力膜55および上記第2応力膜56は酸化シリコン膜をエッチングするときのエッチング種、例えば希フッ酸に対するエッチング耐性を有し、上記第1応力膜55は上記第2応力膜56よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝23を形成するときに酸化シリコン膜をエッチングするような場合、上記第1応力膜55、第2応力膜56がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第1応力膜55が第2応力膜56よりも上記エッチング種に対して強いエッチング耐性を有することから、第1応力膜55、第2応力膜56がエッチングされるとしても、第1応力膜55が第2応力膜56よりも多くエッチングされることはない。
したがって、ゲート電極25の側壁に近い側には第1応力膜55が残るので、ゲート電極25下部の半導体基板11に形成されるチャネル領域に第1応力膜51の応力を確実に印加することが可能になる。
さらに、上記ダミーゲートパターン42の両側の半導体基板11には上記低濃度領域31、32を介して、上記低濃度領域31、32よりも高濃度の高濃度領域33、34が形成されている。上記低濃度領域31、32および高濃度領域33、34でソース・ドレイン領域となる。
また、上記高濃度領域33、34の上部には、金属シリサイド層35、36が形成されている。上記金属シリサイド層35、36は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
上記引張応力を有する窒化シリコン膜からなる第1応力膜は、膜厚が例えば5nm以上30nm未満の範囲に形成される。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、1.6GPaより大きく2.0GPa以下の大きな引張応力を持つ窒化シリコン膜を形成する。
このような大きな引張応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。
まず、上記ダミーゲートパターン42、サイドウォール絶縁膜21等を被覆するように、上記半導体基板11上に、トランジスタのチャネル領域に応力を印加するための第1応力初期膜57を形成する。
原料ガスに、窒素(N2)、アンモニア(NH3)、モノシラン(SiH4)を用いる。
それぞれのガス流量は、一例として、
窒素(N2)を500cm3/min以上2000cm3/min以下、
アンモニア(NH3)を500cm3/min以上1500cm3/min以下、
モノシラン(SiH4)を50cm3/min以上300cm3/min以下とする。
成膜時の基板温度を250℃以上350℃以下とし、
成膜雰囲気の圧力を667Pa以上2.0kPa以下とし、
RFパワー(高周波)を50W以上150W以下とし、
RFパワー(低周波)を0Wとする。
枚葉式(200mmウエハ用)の紫外線キュア処理装置を用いる。
紫外線キュア処理の雰囲気をヘリウム(He)雰囲気、もしくは希ガス雰囲気とし、
ガス流量は、一例として、ヘリウム(He)を10L/min以上20L/min以下とする。
紫外線キュア処理時の基板温度を350℃以上450℃以下とする。
紫外線キュア処理の雰囲気の圧力を0.67kPa以上1.3kPa以下とし、
紫外線ランプパワーを1kW以上10kW以下とする。
上記紫外線キュア処理を施すことによって、上記第1応力初期膜57の膜中のシリコン水素結合を低減することで、引張応力を有するようになる。
ガス流量は、一例として、
窒素(N2)を5000cm3/min以上20000cm3/min以下とする。
熱処理時の基板温度を450℃〜550℃とする。
上記熱処理を施すことによって、膜中の水素量が低減され、また、熱処理雰囲気中の窒素がシリコンのダングリングボンドに結合することで、より緻密な膜となり、引張応力が増し、第1応力初期膜57は引張応力値が1.6GPaより大きく2.0GPa以下を有する第1応力膜55となる。
上記熱処理は、単に膜中に水素量を低減するだけならば、希ガスを用いてもよい。
この第1応力膜55は、1:100に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを0.2nm/min以下程度に保つことができる。
上記引張応力を有する窒化シリコン膜からなる第2応力膜は、膜厚が例えば30nm以上70nm以下の範囲に形成されている。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、0.8GPa以上1.6GPa以下の引張応力を持つ窒化シリコン膜を形成することができる。
このような引張応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。また、上記第1応力膜55とこの第2応力膜とでは、上記第1応力膜55が上記第2応力膜よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となる。
まず、上記第1応力膜55上に、トランジスタのチャネル領域に応力を印加するための第2応力初期膜58を形成する。
原料ガスに、窒素(N2)、アンモニア(NH3)、モノシラン(SiH4)を用いる。
それぞれのガス流量は、一例として、
窒素(N2)を500cm3/min以上2000cm3/min以下、
アンモニア(NH3)を500cm3/min以上1500cm3/min以下、
モノシラン(SiH4)を50cm3/min以上300cm3/min以下とする。
成膜時の基板温度を250℃以上350℃以下とし、
成膜雰囲気の圧力を667Pa以上2.0kPa以下とし、
RFパワー(高周波)を50W以上150W以下とし、
RFパワー(低周波)を0Wとする。
枚葉式(200mmウエハ用)の紫外線キュア処理装置を用いる。
紫外線キュア処理の雰囲気をヘリウム(He)雰囲気、もしくは希ガス雰囲気とし、
ガス流量は、一例として、ヘリウム(He)を10L/min以上20L/min以下とする。
紫外線キュア処理時の基板温度を350℃以上450℃以下とする。ただし、第2応力初期膜58の成膜条件が上記第1応力初期膜57と同様の場合、第1応力初期膜57の紫外線キュア温度よりも低い温度とする。
紫外線キュア処理の雰囲気の圧力を0.67kPa以上1.3kPa以下とし、
紫外線ランプパワーを1kW以上10kW以下とする。
上記紫外線キュア処理を施すことによって、上記第2応力初期膜58の膜中のシリコン水素結合を低減することで、引張応力を有するようになり、より緻密な第2応力膜56となる。
第1応力初期膜57に対する紫外線キュア処理よりも紫外線キュア温度を下げたことにより、第2応力膜56の引張応力は第1応力膜55よりも小さくなる。
例えば、上記第2応力膜56は、1:100に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを0.3nm/min以下程度に保つことができる。
上記条件により、上記第2応力膜56(引張膜の場合)は、0.8GPa以上1.6GPa以下の引張応力を有する。
上記化学的機械研磨では、まず、絶縁膜61の表面が平坦化される。さらに、上記ダミーゲートパターン42のポリシリコンで形成されている部分の上部が露出するまで、窒化シリコン膜43、上記第1応力膜55、第2応力膜56、絶縁膜61、サイドウォール絶縁膜21の上部等を研磨する。
次いで、ドライエッチングによって、ポリシリコンで形成されているダミーゲートパターン42(前記図14(1)参照)を除去する。さらにウエットエッチングにより、ダミーゲート絶縁膜41(前記図14(1)参照)を除去する。このウエットエッチングでは、例えば希フッ酸(DHF)を用いた。この場合、酸化シリコンからなる絶縁膜61(前記図16(6)参照)も除去される。
この結果、サイドウォール絶縁膜21の内側にゲート電極形成溝23が形成される。
上記ウエットエッチングのとき、第1応力膜55および第2応力膜56ともに、ウエットエッチング耐性を有する窒化シリコン膜で形成されてはいるが、第1応力膜55のほうが第2応力膜56よりもさらにウエットエッチング耐性が強いため、従来技術のように、サイドウォール絶縁膜21の側壁の応力膜がエッチングされるようなことは起こらない。したがって、酸化シリコンを除去するウエットエッチング工程において、第1応力膜55の膜減りが抑制でき、効果的にゲート電極形成溝23の下部の半導体基板に形成されるチャネル領域に応力(ストレス)を印加することができるようになる。
また、一例として、上記ゲート絶縁膜24は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
また、ゲート絶縁膜24とゲート電極25との間に、窒化チタン、チタン等の密着層(図示せず)を形成してもよい。
例えば、半導体装置2がPMOSトランジスタの場合、上記第1応力膜55、第2応力膜56の応力が引張応力であれば、NMOSトランジスタの移動度を向上させられる。
また、上記第1応力膜55および上記第2応力膜56は酸化シリコン膜をエッチングするときのエッチング種、例えば希フッ酸に対するエッチング耐性を有し、上記第1応力膜55は上記第2応力膜56よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝23を形成するときに酸化シリコン膜をエッチングするような場合、上記第1応力膜55、第2応力膜56がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第1応力膜55が第2応力膜56よりも上記エッチング種に対して強いエッチング耐性を有することから、第1応力膜55、第2応力膜56がエッチングされるとしても、第1応力膜55が第2応力膜56よりも多くエッチングされることはない。
したがって、ゲート電極25の側壁に近い側には第1応力膜55が残るので、ゲート電極25下部の半導体基板11に形成されるチャネル領域に第1応力膜51の応力を確実に印加することが可能になる。
ガス流量は、一例として、
窒素(N2)を5000cm3/min以上20000cm3/min以下とし、
熱処理時の基板温度を450℃〜550℃とする。
上記熱処理を施すことによって、第1応力膜55の膜中の水素量が低減されることで、より緻密な膜となり、引張応力が増し、第1応力膜55はより引張応力値が強い膜となる。
上記熱処理は、希ガスを用いてもよい。
また、この熱処理では、第1応力膜55の引張応力値が強すぎないようにすることが必要である。先に述べたように、第1応力膜55の引張応力が2.0GPaを超えるようになると、膜中にクラックが発生する原因になる。このため、第1応力膜55の引張応力値が2.0GPa以下になるようにする。
この熱処理によって、第1応力膜55は、1:100に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを0.2nm/min以下程度に保つことができる。
上記熱処理には、既知の熱処理装置を用いることができる。この熱処理は、上記CVD装置内の基板加熱装置を用いて行うこともできる。この場合、成膜と熱処理をin−situで連続してできるという利点がある。
また、上記紫外線キュア照射には、既知の紫外線キュア装置を用いることができる。
Claims (10)
- 半導体基板上にゲート電極形成溝が形成されたサイドウォール絶縁膜と、
前記ゲート電極形成溝内の前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側の前記半導体基板に形成されたソース・ドレイン領域と、
前記ゲート電極の側壁に前記サイドウォール絶縁膜を介して前記半導体基板上に形成されていて応力を有する第1応力膜と、
前記第1応力膜の外側の前記半導体基板上に形成されていて前記第1応力膜と同種の応力を有する第2応力膜とを有し、
前記第1応力膜および前記第2応力膜は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、
前記第1応力膜は前記第2応力膜よりも前記エッチング種に対するエッチング耐性が強い
半導体装置。 - 前記第1応力膜および前記第2応力膜は窒化シリコン膜からなり、
前記第1応力膜は前記第2応力膜よりも膜密度が高い
請求項1記載の半導体装置。 - 前記第1応力膜および前記第2応力膜は、圧縮応力を有し、炭素を含む窒化シリコン膜で形成され、
前記第1応力膜は膜中に炭素が6atomic%以上8atomic%以下含まれ、
前記第2応力膜は膜中に炭素が1atomic%以上6atomic%未満含まれる
請求項1記載の半導体装置。 - 前記第1応力膜および前記第2応力膜は、引張応力を有し、水素を含む窒化シリコン膜で形成され
前記第1応力膜は膜中に水素が12atomic%未満含まれ、
前記第2応力膜は膜中に水素が12atomic%以上25atomic%以下含まれる
請求項1記載の半導体装置。 - 半導体基板上にダミーゲート絶縁膜を介してダミーゲートパターンを形成する工程と、
前記ダミーゲートパターン及び前記ダミーゲート絶縁膜の側壁にサイドウォール絶縁膜を形成する工程と、
前記ダミーゲートパターンの両側の前記半導体基板にソース・ドレイン領域を形成する工程と、
前記ダミーゲートパターンおよび前記サイドウォール絶縁膜を被覆する前記ダミーゲート絶縁膜下部の前記半導体基板に応力を印加する第1応力膜および第2応力膜を積層して前記半導体基板上に形成する工程と、
前記ダミーゲートパターン上の前記第1応力膜および第2応力膜を除去して前記ダミーゲートパターン上部を露出させる工程と、
前記ダミーゲートパターンおよび前記ダミーゲート絶縁膜を除去してゲート電極形成溝を形成する工程と、
前記ゲート電極形成溝内の前記半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程を有し、
前記第1応力膜および前記第2応力膜は前記ダミーゲートパターンおよび前記ダミーゲート絶縁膜をエッチングするときのエッチング種に対するエッチング耐性を有する膜で形成され、
かつ前記第1応力膜は前記第2応力膜よりも前記エッチング種に対するエッチング耐性が強い絶縁膜で形成される
半導体装置の製造方法。 - 前記第1応力膜および前記第2応力膜は炭素を含む圧縮応力を有する窒化シリコン膜で形成され、
前記第1応力膜は膜中に炭素が6atomic%以上8atomic%以下含まれ、
前記第2応力膜は膜中に炭素が1atomic%以上6atomic%未満含まれる
請求項5記載の半導体装置の製造方法。 - 前記第1応力膜および前記第2応力膜は水素を含む引張応力を有する窒化シリコン膜で形成され
前記第1応力膜は膜中に水素が12atomic%未満含まれ、
前記第2応力膜は膜中に水素が12atomic%以上25atomic%以下含まれる
請求項5記載の半導体装置の製造方法。 - 前記第1応力膜の形成工程は、
前記第1応力膜を、圧縮応力を有する窒化シリコン膜で成膜した後、熱処理して圧縮応力を増す
請求項5記載の半導体装置の製造方法。 - 前記第1応力膜の形成工程は、
前記第1応力膜を、窒化シリコン膜で成膜した後、紫外線キュア処理して引張応力を調節する
請求項5記載の半導体装置の製造方法。 - 前記第1応力膜の形成工程は、
前記第1応力膜を、引張応力を有する窒化シリコン膜で成膜した後、熱処理して引張応力を増す
請求項5記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008057746A JP5309619B2 (ja) | 2008-03-07 | 2008-03-07 | 半導体装置およびその製造方法 |
US12/389,819 US9761718B2 (en) | 2008-03-07 | 2009-02-20 | Semiconductor device and method for manufacturing same |
US15/080,654 US9799768B2 (en) | 2008-03-07 | 2016-03-25 | Semiconductor device and method for manufacturing same |
US15/698,210 US10541332B2 (en) | 2008-03-07 | 2017-09-07 | Semiconductor device and method for manufacturing same |
US16/709,146 US11450771B2 (en) | 2008-03-07 | 2019-12-10 | Semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008057746A JP5309619B2 (ja) | 2008-03-07 | 2008-03-07 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009218266A JP2009218266A (ja) | 2009-09-24 |
JP5309619B2 true JP5309619B2 (ja) | 2013-10-09 |
Family
ID=41052696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008057746A Active JP5309619B2 (ja) | 2008-03-07 | 2008-03-07 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (4) | US9761718B2 (ja) |
JP (1) | JP5309619B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007184251A (ja) * | 2005-12-07 | 2007-07-19 | Sony Corp | 表示装置 |
KR101616045B1 (ko) * | 2009-11-19 | 2016-04-28 | 삼성전자주식회사 | 반도체 소자 제조방법 |
JP5452211B2 (ja) * | 2009-12-21 | 2014-03-26 | ルネサスエレクトロニクス株式会社 | 半導体装置、および、半導体装置の製造方法 |
JP5607394B2 (ja) * | 2010-03-16 | 2014-10-15 | 大陽日酸株式会社 | 層間絶縁膜の成膜方法および層間絶縁膜 |
JP5569243B2 (ja) * | 2010-08-09 | 2014-08-13 | ソニー株式会社 | 半導体装置及びその製造方法 |
US8421132B2 (en) * | 2011-05-09 | 2013-04-16 | International Business Machines Corporation | Post-planarization UV curing of stress inducing layers in replacement gate transistor fabrication |
US8765561B2 (en) * | 2011-06-06 | 2014-07-01 | United Microelectronics Corp. | Method for fabricating semiconductor device |
JP5838119B2 (ja) * | 2012-04-24 | 2015-12-24 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ及びそれを用いた表示装置 |
KR101970361B1 (ko) * | 2012-08-20 | 2019-04-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조방법 |
US9196730B1 (en) * | 2014-06-20 | 2015-11-24 | Taiwan Seminconductor Manufacturing Company Limited | Variable channel strain of nanowire transistors to improve drive current |
US9812323B2 (en) * | 2014-09-08 | 2017-11-07 | Internaitonal Business Machines Corporation | Low external resistance channels in III-V semiconductor devices |
JP6398692B2 (ja) * | 2014-12-19 | 2018-10-03 | 株式会社ジェイテクト | 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法 |
US10665693B2 (en) * | 2015-04-30 | 2020-05-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure and manufacturing method thereof |
JP2017050316A (ja) * | 2015-08-31 | 2017-03-09 | 富士ゼロックス株式会社 | 発光素子の製造方法 |
US20190055645A1 (en) * | 2016-02-26 | 2019-02-21 | Versum Materials Us, Llc | Compositions and methods using same for deposition of silicon-containing film |
JP2021174905A (ja) * | 2020-04-27 | 2021-11-01 | キオクシア株式会社 | 半導体装置の製造方法 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1187695A (ja) * | 1997-09-11 | 1999-03-30 | Toshiba Corp | 半導体装置の製造方法 |
JP4724146B2 (ja) * | 1999-01-08 | 2011-07-13 | 株式会社東芝 | 半導体装置 |
JP4173672B2 (ja) * | 2002-03-19 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
US7001844B2 (en) * | 2004-04-30 | 2006-02-21 | International Business Machines Corporation | Material for contact etch layer to enhance device performance |
US7488690B2 (en) * | 2004-07-06 | 2009-02-10 | Applied Materials, Inc. | Silicon nitride film with stress control |
US20060105106A1 (en) * | 2004-11-16 | 2006-05-18 | Applied Materials, Inc. | Tensile and compressive stressed materials for semiconductors |
US7195969B2 (en) * | 2004-12-31 | 2007-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained channel CMOS device with fully silicided gate electrode |
US7300891B2 (en) * | 2005-03-29 | 2007-11-27 | Tokyo Electron, Ltd. | Method and system for increasing tensile stress in a thin film using multi-frequency electromagnetic radiation |
DE102005046978B4 (de) * | 2005-09-30 | 2007-10-04 | Advanced Micro Devices, Inc., Sunnyvale | Technik zum Erzeugen einer unterschiedlichen mechanischen Verformung durch Bilden eines Kontaktätzstoppschichtstapels mit unterschiedlich modifizierter innerer Verspannung |
DE102005052054B4 (de) * | 2005-10-31 | 2010-08-19 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung |
US7615432B2 (en) * | 2005-11-02 | 2009-11-10 | Samsung Electronics Co., Ltd. | HDP/PECVD methods of fabricating stress nitride structures for field effect transistors |
JP2007157924A (ja) * | 2005-12-02 | 2007-06-21 | Fujitsu Ltd | 半導体装置および半導体装置の製造方法 |
JP4997752B2 (ja) * | 2005-12-13 | 2012-08-08 | ソニー株式会社 | 半導体装置の製造方法 |
US7635620B2 (en) * | 2006-01-10 | 2009-12-22 | International Business Machines Corporation | Semiconductor device structure having enhanced performance FET device |
DE102006009272B4 (de) * | 2006-02-28 | 2013-01-03 | Globalfoundries Inc. | Verfahren zur Herstellung eines verspannten Transistors durch eine späte Amorphisierung und durch zu entfernende Abstandshalter |
WO2007122667A1 (ja) * | 2006-03-29 | 2007-11-01 | Fujitsu Limited | 半導体装置及びその製造方法 |
WO2007142239A1 (ja) * | 2006-06-08 | 2007-12-13 | Nec Corporation | 半導体装置 |
JP2008053587A (ja) * | 2006-08-28 | 2008-03-06 | Renesas Technology Corp | 半導体装置の製造方法 |
US7465635B2 (en) * | 2006-09-21 | 2008-12-16 | Texas Instruments Incorporated | Method for manufacturing a gate sidewall spacer using an energy beam treatment |
KR100827443B1 (ko) * | 2006-10-11 | 2008-05-06 | 삼성전자주식회사 | 손상되지 않은 액티브 영역을 가진 반도체 소자 및 그 제조방법 |
US20080173908A1 (en) * | 2007-01-19 | 2008-07-24 | Freescale Semiconductor, Inc. | Multilayer silicon nitride deposition for a semiconductor device |
US20080237658A1 (en) * | 2007-03-26 | 2008-10-02 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
US7521380B2 (en) * | 2007-04-23 | 2009-04-21 | Advanced Micro Devices, Inc. | Methods for fabricating a stress enhanced semiconductor device having narrow pitch and wide pitch transistors |
US7611939B2 (en) * | 2007-05-07 | 2009-11-03 | Texas Instruments Incorporated | Semiconductor device manufactured using a laminated stress layer |
DE102007046849B4 (de) * | 2007-09-29 | 2014-11-06 | Advanced Micro Devices, Inc. | Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung |
JP5135992B2 (ja) * | 2007-10-24 | 2013-02-06 | ソニー株式会社 | 半導体装置およびその製造方法 |
JP2009105279A (ja) * | 2007-10-24 | 2009-05-14 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法及び半導体装置 |
-
2008
- 2008-03-07 JP JP2008057746A patent/JP5309619B2/ja active Active
-
2009
- 2009-02-20 US US12/389,819 patent/US9761718B2/en active Active
-
2016
- 2016-03-25 US US15/080,654 patent/US9799768B2/en active Active
-
2017
- 2017-09-07 US US15/698,210 patent/US10541332B2/en active Active
-
2019
- 2019-12-10 US US16/709,146 patent/US11450771B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10541332B2 (en) | 2020-01-21 |
US20090224293A1 (en) | 2009-09-10 |
US11450771B2 (en) | 2022-09-20 |
JP2009218266A (ja) | 2009-09-24 |
US20200111910A1 (en) | 2020-04-09 |
US20160211374A1 (en) | 2016-07-21 |
US9761718B2 (en) | 2017-09-12 |
US20180012998A1 (en) | 2018-01-11 |
US9799768B2 (en) | 2017-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5309619B2 (ja) | 半導体装置およびその製造方法 | |
US11011518B2 (en) | Semiconductor device and method of manufacturing the same | |
KR101390977B1 (ko) | 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터 | |
KR100809327B1 (ko) | 반도체 소자 및 그 제조방법 | |
CN103069552B (zh) | 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管 | |
JP5017958B2 (ja) | 半導体装置の製造方法 | |
TWI604562B (zh) | 選擇性氮化方法 | |
CN101930913B (zh) | 金属栅电极形成方法 | |
TWI619176B (zh) | 半導體裝置的製造方法、高介電常數介電結構及其製造方法 | |
US10312084B2 (en) | Semiconductor device and fabrication method thereof | |
US6423648B2 (en) | Controllable oxidation technique for the formation of high-quality ultra-thin gate oxide using carbon dioxide as the oxidizing agent | |
JP4946017B2 (ja) | 半導体装置の製造方法 | |
JP2009283690A (ja) | Mos電界効果トランジスタおよびその製造方法 | |
JP6540571B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
WO2009101763A1 (ja) | 半導体装置及びその製造方法 | |
US10490451B2 (en) | Process for fabricating a transistor structure including a plugging step | |
JP2005277285A (ja) | 半導体装置の製造方法 | |
TW201419535A (zh) | 場效型半導體裝置及其製造方法 | |
US20050208775A1 (en) | Method for growing a gate oxide layer on a silicon surface with preliminary n2o anneal | |
JP5387700B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5309619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |