JP4946017B2

JP4946017B2 - 半導体装置の製造方法

Info

Publication number: JP4946017B2
Application number: JP2005339918A
Authority: JP
Inventors: 勇人岩元; 肇宇賀神
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-11-25
Filing date: 2005-11-25
Publication date: 2012-06-06
Anticipated expiration: 2025-11-25
Also published as: JP2007149812A

Description

本発明は、自然酸化膜以外の酸化シリコンのエッチングを抑制して自然酸化膜を選択的に除去することが容易な半導体装置の製造方法に関するものである。

シリコンをエッチング加工する際に、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）を使用する場合、シリコン表面の自然酸化膜（ＳｉＯ₂）を除去する工程（ブレークスルー工程）が必要となる。この工程を入れた場合、自然酸化膜以外の酸化シリコン膜もエッチングされ、その形状が崩れてしまうという問題があった。

たとえば、チャネル（Channel）部分をひずませトランジスタ能力を向上させる方法としてソース・ドレイン（Source Drain）部分を窪ませ、その窪ませた部分にシリコンゲルマニウム（ＳｉＧｅ）を埋め込む。この埋め込んだシリコンゲルマニウム（ＳｉＧｅ）の引張応力でチャネル（Channel）部分を歪ませる（縮ませる）技術がある。このソース・ドレイン（Source Drain）を窪ませる方法にＲＩＥを用いている。このときのＲＩＥ条件の一例は下記の通りである。

ブレークスルー工程のエッチング条件は、エッチングガスにテトラフルオロメタン（ＣＦ₄）を用い、エッチング雰囲気の圧力を０．５３Ｐａ、ＣＦ₄ガスの供給流量を４５ｃｍ³／ｍｉｎ、ソース出力Ｗsを５００Ｗ、バイアス出力Ｗｂを３０Ｗに設定し、エッチング時間を１０秒とした。また、メインエッチング工程のエッチング条件は、エッチングガスに塩素(Ｃｌ₂)と酸素（Ｏ₂）とを用い、エッチング雰囲気の圧力を５．３Ｐａ、Ｃｌ₂ガスの供給流量を１３３ｃｍ³／ｍｉｎ、Ｏ₂ガスの供給流量を１０ｃｍ³／ｍｉｎ、ソース出力Ｗsを１５００Ｗ、バイアス出力Ｗｂを２００Ｗに設定し、エッチング時間を１５秒とした。

シリコンエッチング用のガスを用いた「メインエッチ」では酸化シリコン（ＳｉＯ₂）とシリコン（Ｓｉ）とのエッチング選択比が高いため、自然酸化膜をエッチングすることができない。そのため自然酸化膜を除去するフッ化炭素（ＣＦ）系のガスを用いたブレークスルー工程が必要となる。しかしＳＴＩ（Shallow Trench Isolation）やゲートのオフセットスペーサーが酸化シリコン（ＳｉＯ₂）で形成されていることから、これらが自然酸化膜と同時にエッチングされるという問題があった。

この問題点を既存技術で解決する方法としては、レジストマスクを用いる方法がある。しかしエッチング加工後にレジスト剥離工程が必要となり、アッシング工程や硫酸と過酸化水素水との混合液を用いた洗浄工程によって、シリコン表面が酸化されるという問題点がある。シリコンゲルマニウム（ＳｉＧｅ）を成膜する前には、この酸化されたシリコン（Ｓｉ）を除去する必要ある。そのため希フッ酸（ＤＨＦ）の洗浄処理が必要となる。しかしながら、アッシング工程や硫酸と過酸化水素水との混合液を用いた洗浄工程により、ハードマスク（Hard Mask）より自然酸化膜が厚くなってしまう。そのため希フッ酸（ＤＨＦ）量が必然と多く必要になり、他の酸化シリコン（ＳｉＯ₂）膜も多くエッチングされることになるという問題点があった。

また、ウエハ表面に形成されている膜の除去技術として、以下のような処理方法が開示されている。この処理方法では、まず、第１チャンバ（処理チャンバ）内にウエハをセットした後、この第１チャンバ内にフッ化水素（ＨＦ）とアンモニア（ＮＨ₃）との混合ガスを導入し、それらのガスによる化学反応によりウエハ表面に形成されている膜をエッチングする。上記第１チャンバで処理されたウエハの表面上には、ガス反応によって変質した膜が残存している状態にある。上記チャンバで処理されたウエハは、直ちに別のチャンバ（第２チャンバ）に搬送され、この第２チャンバで熱的な処理が行われる。すなわち、第２チャンバでは、第１チャンバで起こったガス反応後にウエハ表面に変質して残存している膜が昇華され、ウエハ表面から変質層が除去される。このように第１チャンバと第２チャンバとの両方の処理を行うことによって、ウエハ表面上に形成された各種膜のエッチングが可能となっている（例えば、特許文献１参照）。

ＰＣＴＷＯ２００４／０８４２８０号Ａ２パンフレット

解決しようとする問題点は、酸化シリコン系のパターンもしくは膜が設けられているシリコン表面に形成された自然酸化膜を上記酸化シリコン系のパターンもしくは膜が過剰にエッチングされることなく、自然酸化膜を選択的にエッチング除去することができない点である。

本発明は、シリコン系材料、例えばシリコン基板、多結晶シリコンパターン等をドライエッチングする際の前処理として、自然酸化膜を選択的に除去することを課題とする。

本発明の半導体装置の製造方法は、酸化シリコンと表面に自然酸化膜が形成されたシリコン系材料とが露出された状態で前記自然酸化膜を除去する工程と、前記自然酸化膜が除去された前記シリコン系材料をエッチング加工する工程とを備えた半導体装置の製造方法であって、前記自然酸化膜を除去する工程は、エッチングガスにフッ化水素とアンモニアとを用いたガス処理及び熱処理の２段階のドライエッチングにより行うものであり、前記自然酸化膜を除去する工程の前に、基板上に形成されたシリコン系材料からなるパターンを酸化シリコン膜で被覆した後、前記酸化シリコン膜表面に前記パターン表面を露出させる工程とを備え、前記パターン表面に形成された自然酸化膜を除去する工程と、前記シリコン系材料をエッチング加工する工程は、前記パターンを除去することを特徴とする。

本発明の半導体装置の製造方法では、エッチングガスにフッ化水素とアンモニアとを用いたドライエッチングにより自然酸化膜を除去することから、他の酸化シリコンのエッチングレートと自然酸化膜のエッチングレートとがほぼ同等もしくは自然酸化膜のエッチングレートが速くなる。このため、自然酸化膜以外の酸化シリコン膜をエッチングすることがほとんどない。通常、自然酸化膜は数ｎｍ程度であるため、他の酸化膜が膜減りしても、その膜減り量は、酸化膜厚に比較して十分小さいため、問題とはならない。このように、シリコン系材料のドライエッチングの前処理として自然酸化膜の除去を行えることから、自然酸化膜に阻害されることなく、また自然酸化膜以外の酸化シリコンの形状を損傷することを抑制しつつ、シリコン基体のエッチング加工が所望の形状に加工できるようになる。

本発明の半導体装置の製造方法は、自然酸化膜を除去する工程を、エッチングガスにフッ化水素とアンモニアとを用いたドライエッチングにより行うため、自然酸化膜と他の酸化シリコンとのエッチングレートが大きく異なることがなく自然酸化膜をエッチングすることができるので、自然酸化膜以外の酸化シリコンに与えるダメージを抑制しつつ、シリコン系材料のエッチングの前処理として自然酸化膜の除去を行うことができるという利点がある。

本発明の半導体装置の製造方法に係る一実施の形態の第１例を、図１の製造工程断面図によって説明する。図１では、一例として、シリコンゲルマニウムをソース・ドレインに用いるトランジスタの製造方法を説明する。

図１（１）に示すように、シリコン基板１１に素子形成領域を分離する素子分離領域１２を形成する。次いで、上記シリコン基板１１上にｂゲート絶縁膜１３をい介してゲート電極１４を形成する。このゲート電極１４を形成する際にゲート電極１４上にハードマスク１５を形成しておく。さらに、ゲート電極１４の両側に上記シリコン基板１１にエクステンション領域１６、１７を形成する。次いで、上記ゲート電極１４（ハードマスク１５も含む）の両側にサイドウォール１８、１９を形成する。このサイドウォール１８、１９は、絶縁膜で形成され、例えば、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜の３層に形成されている。この酸化シリコン膜は、例えば、テトラエトキシシラン（ＴＥＯＳ）を原料ガスに用いたプラズマＣＶＤ（ＣＶＤ：化学的気相成長）法により成膜される。また、先に説明したハードマスク１５、素子分離領域１２もテトラエトキシシラン（ＴＥＯＳ）には、原料ガスに用いたプラズマＣＶＤ（ＣＶＤ：化学的気相成長）法により形成する酸化シリコン膜を用いることができる。

通常、サイドウォール１８、１９が形成された後の上記シリコン基板１１は、大気にさらされているため、その表面には自然酸化膜２１、２２が形成される。この自然酸化膜２１、２２が形成されている領域は、後の工程で、シリコン基板１１をエッチング除去する領域であり、酸化シリコンからなる自然酸化膜を選択的に除去する必要がある。しかしながら、サイドウォール１８、１９には表面に酸化シリコン膜が形成されており、また素子分離領域１２も通常、酸化シリコンで形成されているため、従来は、自然酸化膜のみを他の酸化シリコンからなる部分に損傷を与えることなく除去することは困難であった。

そこで、図１（２）に示すように、本発明では、自然酸化膜２１、２２〔前記図１（１）参照〕の除去に、エッチングガスにフッ化水素（ＨＦ）とアンモニア（ＮＨ₃）とを用いたドライエッチングにより行う。このドライエッチングは、ガス処理と熱処理の２段階からなる。

第１段階のガス処理は、例えば、処理を行うチャンバ内圧力を２．６７Ｐａ、フッ化水素（ＨＦ）の分圧を０．６７Ｐａとする。さらに、基板温度を３０℃に設定し、３分間の処理を行った。このガス処理は、例えば、チャンバ内圧力を２．６７Ｐａ〜４．００Ｐａ、フッ化水素（ＨＦ）の分圧を０．６７Ｐａ〜１．２０Ｐａさらに、基板温度を２０℃〜３５℃に設定することができる。このときの反応は、ＳｉＯ₂＋４ＨＦ→ＳｉＦ₄＋２Ｈ₂Ｏ、ＳｉＦ₄＋２ＮＨ₃＋２ＨＦ→（ＮＨ₄）２ＳｉＦ₆、（ＮＨ₄）２ＳｉＦ₆→ＳｉＦ₄＋２ＮＨ₃＋ＨＦとなる。また、上記基板温度を３５℃以下に設定することで、熱酸化シリコン（ＳｉＯ₂）膜／ＬＰ−ＴＥＯＳ膜のエッチング選択比を５以下にすることが可能になる。一方上記基板温度を４０℃以上では、選択比が２０以上となってしまい、不都合が生じる。さらに、チャンバ内圧力（成膜雰囲気の圧力）を２．６７Ｐａ以上とすることにより熱酸化シリコン（ＳｉＯ₂）膜／ＬＰ−ＴＥＯＳ膜のエッチング選択比を５以下にすることが可能になる。一方、１．３３Ｐａ以下では７０以上となってしまい、不都合が生じる。また、フッ化水素（ＨＦ）の分圧を０．６７Ｐａ以上とすることにより熱酸化シリコン（ＳｉＯ₂）膜／ＬＰ−ＴＥＯＳ膜のエッチング選択比を５以下にすることが可能になる。一方、０．４０Ｐａ以下では５０以上となってしまい、不都合が生じる。

次に、シリコン基板１１を酸化性雰囲気、例えば大気にさらすことなく、第２段階の熱処理を行う。例えば、上記ガス処理を行うチャンバから熱処理を行うチャンバへ、いわゆる真空搬送を行う。そして、熱処理チャンバにて、熱処理を行い、上記ガス処理により変質された自然酸化膜の除去を行う。この熱処理条件としては、チャンバ内圧力を９０．０Ｐａ、基板温度を１７５℃に設定し、２分間の処理を行った。なお、チャンバ内は不活性な雰囲気が好ましく、例えば、希ガス雰囲気とする。また、この熱処理は、例えば、チャンバ内圧力を１２９Ｐａ以下、基板温度を９３℃以上に設定することが好ましい。上記の根拠は、図２に示すように、四フッ化シリコン（ＳｉＦ₄）の３重点が１２９Ｐａ、９３℃であることによる。すなわち、上記加熱処理により精製された反応生成物が昇華する条件とする。

次に、シリコン基板１１を酸化性雰囲気、例えば大気にさらすことなく、シリコン基板１１のエッチング工程を行う。例えば、上記熱処理チャンバからドライエッチングチャンバへ、上記シリコン基板１１をいわゆる真空搬送する。

そして、ドライエッチングチャンバ内で、上記ハードマスク１５、サイドウォール１８、１９、素子分離領域１２等をエッチングマスクに用いてシリコン基板１１をエッチング加工して除去領域２３、２４を形成する。このエッチングは、例えば、エッチングガスに塩素（Ｃｌ₂）を用い、チャンバ内圧力を５．３Ｐａに設定した。そのときの流量は例えば１３０ｃｍ³／ｍｉｎとした。また、ドライエッチング装置のソースパワーを１０００Ｗ，バイアスパワーを１００Ｗに設定し、例えば１５秒間のドライエッチングを行った。その結果、図示したように、除去領域２３、２４を形成した。

次に、図１（３）に示すように、シリコンゲルマニウムのエピタキシャル成長により、選択的に上記除去領域２３、２４にシリコンゲルマニウム（ＳｉＧｅ）層２５、２６を形成する。このシリコンゲルマニウム層２５、２６には、例えばｎＭＯＳトランジスタの場合にはｎ型ドーパントもしくはｐＭＯＳトランジスタの場合にはｐ型ドーパントをドーピングしておく。このようにして、ソース・ドレインにシリコンゲルマニウム層を有する半導体装置１が完成する。なお、図示はしないが、その後、通常は、層間絶縁膜、配線等の形成する工程が行われる。

上記第１例の半導体装置の製造方法では、エッチングガスにフッ化水素とアンモニアとを用いたドライエッチングにより自然酸化膜２１、２２を除去することから、他の酸化シリコンのエッチングレートと自然酸化膜２１、２２のエッチングレートとがほぼ同等もしくは自然酸化膜２１、２２のエッチングレートが速くなる。このため、自然酸化膜２１、２２以外の酸化シリコン膜からなるサイドウォール１８、１９、ハードマスク１５、素子分離領域１２等をエッチングすることがほとんどない。通常、自然酸化膜１８、１９は数ｎｍ（例えば１ｎｍ〜５ｎｍ）程度であるため、他の酸化シリコン膜が膜減りしても、その膜減り量は、酸化シリコン膜厚に比較して十分小さいため、問題とはならない。このように、シリコン系材料のドライエッチングの前処理として自然酸化膜１８、１９の除去を行えることから、自然酸化膜１８、１９に阻害されることなく、また自然酸化膜１８、１９以外の酸化シリコンの形状を損傷することを抑制しつつ、シリコン系材料であるシリコン基板１１のエッチング加工が所望の形状に加工できるようになる。

なお、上記エッチングガスにフッ化水素とアンモニアとを用いず、通常の自然酸化膜除去のエッチング（例えば、希フッ酸を用いたウエットエッチング）を行った場合には、自然酸化膜２１、２２とともに、例えば、素子分離領域１２、サイドウォール１８、１９、ハードマスク１５等が酸化シリコン系材料で形成されている場合には、それらが８０ｎｍ程度、エッチングされてしまうという問題が発生する。これは、希フッ酸を用いたときの自然酸化膜のエッチング量を１とすると、ＴＥＯＳシリコン酸化膜のエッチング量が５〜７程度になるためである。

一方、本発明のように、エッチングガスにフッ化水素とアンモニアとを用いたドライエッチングにより自然酸化膜２１、２２を除去する場合には、自然酸化膜のエッチング量を１とすると、ＴＥＯＳシリコン酸化膜のエッチング量が０．５〜１．０程度になる。このことから、上記説明したように、酸化シリコン系材料に対して、自然酸化膜２１、２２が選択的に除去可能であることがわかる。

次に、本発明の半導体装置の製造方法に係る一実施の形態の第２例を、図３の製造工程断面図によって説明する。図３では、一例として、埋め込みゲート構造を有する半導体装置の製造方法を説明する。

図３（１）に示すように、基板３１上にダミーパターン３２を形成する。上記基板３１は、例えばシリコン基板からなる。また上記ダミーパターン３２は、例えばゲート電極のダミーパターンであり、例えばシリコン系材料からなる。このシリコン系材料は、例えば多結晶シリコンからなる。次いで、上記ダミーパターン３２を被覆するとともに上記ダミーパターン３２の高さよりも厚く、酸化シリコンからなる絶縁膜３３を形成する。この絶縁膜３３は、例えば、原料ガスに用いたテトラエトキシシラン（ＴＥＯＳ）ガスを用いたプラズマＣＶＤ（ＣＶＤ：化学的気相成長）法により形成する酸化シリコン膜を用いることができる。次いで、例えば化学的機械研磨（ＣＭＰ）によって、上記ダミーパターン３２の上面が露出するようにするとともに、上記絶縁膜３３表面を平坦化する。通常、研磨後は大気に放置された状態となるため、上記多結晶シリコンからなる上記ダミーパターン３２の表面には自然酸化膜３４が形成される。

次に、図３（２）に示すように、上記自然酸化膜３４〔前記図３（１）参照〕を上記絶縁膜３３をほとんど膜減りさせることなく除去する。本実施の形態では、自然酸化膜３４の除去に、エッチングガスにフッ化水素（ＨＦ）とアンモニア（ＮＨ₃）とを用いたドライエッチングにより行う。このドライエッチングは、ガス処理と熱処理の２段階からなる。

第１段階のガス処理は、例えば、処理を行うチャンバ内圧力を２．６７Ｐａ、フッ化水素（ＨＦ）の分圧を０．６７Ｐａとし、アンモニアの分圧は２．００Ｐａとする。さらに、基板温度を３０℃に設定し、３分間の処理を行った。

次に、基板３１を酸化性雰囲気、例えば大気にさらすことなく、第２段階の熱処理を行う。例えば、上記ガス処理を行うチャンバから熱処理を行うチャンバへ、いわゆる真空搬送を行う。そして、熱処理チャンバにて、熱処理を行い、上記ガス処理により変質された自然酸化膜の除去を行う。この熱処理条件としては、チャンバ内圧力を９０．０Ｐａ、基板温度を１７５℃に設定し、２分間の処理を行った。なお、チャンバ内は不活性な雰囲気が好ましく、例えば、希ガス雰囲気とする。また、この熱処理は、例えば、チャンバ内圧力を１２９Ｐａ以下、基板温度を９３℃以上に設定することが好ましい。上記の根拠は四フッ化シリコン（ＳｉＦ₄）の３重点が１２９Ｐａ、９３℃であることによる。すなわち、上記加熱処理により精製された反応生成物が昇華する条件とする。

次に、ダミーパターン３２〔前記図３（２）参照〕を酸化性雰囲気、例えば大気にさらすことなく、ダミーパターン３２のエッチング工程を行う。例えば、上記熱処理チャンバからドライエッチングチャンバへ、上記基板３１をいわゆる真空搬送する。

そして、ドライエッチングチャンバ内で、上記絶縁膜３３をエッチングマスクに用いてダミーパターン３２をエッチング加工して除去領域３５を形成する。このエッチングは、例えば、エッチングガスに塩素（Ｃｌ₂）を用い、チャンバ内圧力を５．３Ｐａに設定した。そのときの流量は例えば１３０ｃｍ³／ｍｉｎとした。また、ドライエッチング装置のソースパワーを１０００Ｗ，バイアスパワーを１００Ｗに設定し、例えば１５秒間のドライエッチングを行った。その結果、図示したように、除去領域３５を形成した。

次に、図３（３）に示すように、通常の埋め込みゲートを製造する方法により、選択的に上記除去領域３５にゲート絶縁膜４１を介して、ゲート電極４２を形成する。このようにして、埋め込むゲート構造のゲート電極４２が完成する。なお、図示はしないが、その後、通常は、層間絶縁膜、配線等の形成する工程が行われる。

上記第２例の半導体装置の製造方法では、エッチングガスにフッ化水素とアンモニアとを用いたドライエッチングにより自然酸化膜３４を除去することから、酸化シリコンからなる絶縁膜３３のエッチングレートと自然酸化膜３４のエッチングレートとがほぼ同等もしくは自然酸化膜３４のエッチングレートが速くなる。このため、自然酸化膜３４以外の酸化シリコン膜からなる絶縁膜３３等をエッチングすることがほとんどない。通常、自然酸化膜３４は数ｎｍ（例えば１ｎｍ〜５ｎｍ）程度であるため、他の酸化シリコン膜が膜減りしても、その膜減り量は、酸化シリコン膜厚に比較して十分小さいため、問題とはならない。このように、シリコン系材料のドライエッチングの前処理として自然酸化膜３４の除去を行えることから、自然酸化膜３４に阻害されることなく、また自然酸化膜３４以外の酸化シリコンからなる絶縁膜３３の形状を損傷することを抑制しつつ、シリコン系材料であるダミーパターン３２のエッチング加工が所望の形状に加工できるようになる。

なお、上記エッチングガスにフッ化水素とアンモニアとを用いず、通常の自然酸化膜除去のエッチング（例えば、希フッ酸を用いたウエットエッチング）を行った場合には、自然酸化膜３４とともに、酸化シリコン系材料で形成されている絶縁膜３３が８０ｎｍ程度、エッチングされてしまうという問題が発生する。これは、希フッ酸を用いたときの自然酸化膜のエッチング量を１とすると、ＴＥＯＳシリコン酸化膜のエッチング量が５〜７程度になるためである。

一方、本発明のように、エッチングガスにフッ化水素とアンモニアとを用いたドライエッチングにより自然酸化膜３４を除去する場合には、自然酸化膜のエッチング量を１とすると、ＴＥＯＳシリコン酸化膜のエッチング量が０．５〜１．０程度になる。このことから、上記説明したように、酸化シリコン系材料の絶縁膜３３に対して、自然酸化膜３４が選択的に除去可能であることがわかる。

次に、本発明の半導体装置の製造方法の一実施形態に係る第３例を、図４、図５の製造工程断面図によって説明する。この実施の形態は、埋め込みゲート構造の詳細な製造方法の一例を示すものである。

図４（１）に示すように、シリコン基板５１を用意する。このシリコン基板５１に例えば通常のトレンチ素子分離形成技術によって、トランジスタの形成領域５３を分離する素子分離領域５２を形成する。その後、トランジスタの形成領域にウエル（図示せず）を形成する。

次に、しきい値電圧調整用の不純物をウエルに導入した後、上記シリコン基板５１のトランジスタの形成領域上に第１絶縁膜（ダミーゲート絶縁膜）５４を形成する。この第１絶縁膜５４は、例えばシリコン酸化膜を１０ｎｍの厚さに堆積して形成される。

次に、上記シリコン基板５１上に第１絶縁膜５４を介してダミーゲート電極５５を形成する。このダミーゲート電極５５は、一例として、ＣＶＤによって多結晶シリコン膜を１００ｎｍの厚さに成膜する。次いで、通常のレジスト塗布、リソグラフィー技術によるレジストによるエッチングマスクを形成した後、そのエッチングマスクを用いて多結晶シリコン膜を異方性エッチングによりパターンニングすることで形成される。

次に、上記ダミーゲート電極５５の両側における上記シリコン基板５１にソース・ドレインを形成する。具体的には、イオン注入法によって、ダミーゲート電極５５の両側におけるシリコン基板５１にエクステンション領域６１、６２を形成する。次いで、上記ダミーゲート電極５５を被覆するサイドウォール形成膜を成膜した後、このサイドウォール形成膜をエッチバックして、ダミーゲート電極５５の両側にサイドウォール絶縁膜５６、５７を形成する。次いで、イオン注入法によって、ダミーゲート電極５５の一方側のシリコン基板５１に上記エクステンション領域６１を介してソース・ドレイン領域６３を形成するとともにダミーゲート電極５５の他方側のシリコン基板５１に上記エクステンション領域６２を介してソース・ドレイン領域６４を形成する。

次に、図４（２）に示すように、上記シリコン基板５１に形成された第１絶縁膜５４上にダミーのゲート電極５５を被覆する第２絶縁膜５６を形成する。この第２絶縁膜５６は、配線との層間絶縁膜になるものであり、例えば化学的気相成長（以下ＣＶＤという、ＣＶＤはChemical Vapor Depositionの略）法、例えば高密度プラズマＣＶＤ法によって、酸化シリコンを堆積して形成する。この厚さは、例えば、ダミーゲート電極５５よりも全面にわたって高くなるような厚さに形成することが好ましい。次に、化学的機械研磨（以下ＣＭＰという、ＣＭＰはChemical Mechanical Polishing）法によって、上記第２絶縁膜５５を研磨して上記各ダミーゲート電極５４上部を露出させるとともに平坦化する。

その後、エッチングによって、上記ダミーゲート電極５４を除去するのであるが、ダミーゲート電極５５がポリシリコンで形成されているため、その表面には自然酸化膜５８が形成されている。そこで、本発明のエッチング工程を行う。すなわち、上記第１、２例で説明したのと同様に、自然酸化膜５８の除去を、エッチングガスにフッ化水素（ＨＦ）とアンモニア（ＮＨ₃）とを用いたドライエッチングにより行う。このドライエッチングは、ガス処理と熱処理の２段階からなる。

この結果、図４（３）に示すように、上記サイドウォール絶縁膜５６、５７を側壁とする溝５９が形成される。

次に、図５（４）に示すように、上記各溝５９の内面にゲート絶縁膜７１を形成する。このゲート絶縁膜７１は、例えば、ハフニウムオキサイド（ＨｆＯx）、ハフニウムシリケート（ＨｆＳｉＯx）、ハフニウムアルミネート（ＨｆＡｌＯx）等の高誘電率膜で形成する。もしくは酸化シリコン膜で形成する。

次に、例えばスパッタリング法によって、上記ゲート絶縁膜７１上の上記溝５９内部にゲート電極形成膜７４を形成する。このゲート電極形成膜７４は、例えば下地膜７２と導電膜７３との積層構造とする。上記下地膜７２は、絶縁膜と導電膜７３との密着性を確保するものであればよく、さらにトランジスタ特性に要求される仕事関数を有する膜であればより好ましい。上記導電膜７３は、例えば、多結晶シリコン膜、１層以上の金属膜もしくは金属化合物膜、多結晶シリコン膜と金属膜との積層膜、または多結晶シリコン膜と金属化合物膜との積層膜で形成することができる。上記金属膜には、例えば、タングステン膜、タンタル等を用いることができ、上記金属化合物膜には、例えば、窒化タンタル膜、窒化チタン膜、窒化タングステン等を用いることができる。

次に、図５（５）に示すように、ＣＭＰ法によって、溝５９以外の部分の上記下地膜７２と導電膜７３とを除去して平坦化して、溝５９の内部のみに残した上記下地膜７２と導電膜７３とからなるゲート電極７５を形成する。

このようにして、埋め込みゲート構造の半導体装置３が形成される。

上記半導体装置３の製造方法では、上記第２例と同様なる作用効果が得られる。

次に、本発明の半導体装置の製造方法に用いるエッチング装置の一例を図６の概略構成図によって説明する。

図６に示すように、エッチング装置１０１は、いわゆるマルチチャンバ方式の装置であり、搬送室１１１の周囲に自然酸化膜をエッチング除去するためのガス処理室１１２、ガス処理した自然酸化膜を熱処理して除去する熱処理室１１３、シリコン系材料をエッチング（例えば反応性イオンエッチング）するエッチング室１１４、基板１５１を搬送室１１１に出し入れするロード・アンロード室１１５からなり、上記搬送室１１１内にはきを各室内に対して搬送搬出する搬送ロボット１１６が設置されているものである。また、搬送室１１１と各ガス処理室１１２、熱処理室１１３、エッチング室１１４、ロード・アンロード室１１５との間には、各室の真空状態が保持できるように、ゲートバルブ（図示せず）が設置されている。

上記エッチング装置１０１で自然酸化膜とシリコン系材料膜のエッチングを行うには、まず、ロード・アンロード室１１５から基板１５１を搬送室１１１に搬送し、搬送室１１１内を真空にする。さらに、各室を真空にしておく。そして、基板１５１を搬送室１１１からガス処理室１１２に搬送する。そしてガス処理室１１２内で自然酸化膜のガス処理を行う。その後、ガス処理室１１２内を真空にした後、ガス処理室１１２から基板１５１を搬送室１１１に搬送する。次に、基板１５１を搬送室１１１から熱処理室１１３に搬送する。そして熱処理室１１３内で自然酸化膜の熱処理を行って自然酸化膜の除去を行う。その後、熱処理室１１３内を真空にした後、基板１５１を熱処理室１１３から搬送室１１１に搬送する。次に、基板１５１を搬送室１１１からエッチング室１１４に搬送する。そしてエッチング室１１４内でシリコン系材料膜のエッチングを行ってシリコン系材料膜のエッチング加工を行う。その後、エッチング室１１４内を真空にした後、基板１５１をエッチング室１１４から搬送室１１１に搬送する。なお、各処理を行う際には各処理を行う室のゲートバルブを閉じ、各室から搬送室１１１に基板１５１を搬送する際にはゲートバルブが開放される。

本発明の半導体装置の製造方法の一実施形態に係る第１例を示した製造工程断面図である。四フッ化シリコンの状態図である。本発明の半導体装置の製造方法の一実施形態に係る第２例を示した製造工程断面図である。本発明の半導体装置の製造方法の一実施形態に係る第３例を示した製造工程断面図である。本発明の半導体装置の製造方法の一実施形態に係る第３例を示した製造工程断面図である。本発明の半導体装置の製造方法を実施するエッチング装置の一例を示した概略構成図である。

符号の説明

１…半導体装置、１１…シリコン基板、１２…素子分離領域、１５…ハードマスク、１８，１９…サイドウォール、２１，２２…自然酸化膜

Claims

酸化シリコンと表面に自然酸化膜が形成されたシリコン系材料とが露出された状態で前記自然酸化膜を除去する工程と、
前記自然酸化膜が除去された前記シリコン系材料をエッチング加工する工程と、
を備えた半導体装置の製造方法であって、
前記自然酸化膜を除去する工程は、
エッチングガスにフッ化水素とアンモニアとを用いたガス処理及び熱処理の２段階のドライエッチングにより行うものであり、
前記自然酸化膜を除去する工程の前に、
基板上に形成されたシリコン系材料からなるパターンを酸化シリコン膜で被覆した後、
前記酸化シリコン膜表面に前記パターン表面を露出させる工程とを備え、
前記パターン表面に形成された自然酸化膜を除去する工程と、
前記シリコン系材料をエッチング加工する工程は、前記パターンを除去する
ことを特徴とする半導体装置の製造方法。
前記パターンを除去した領域にゲート絶縁膜を介してゲート電極を形成する工程
を備えたことを特徴とする請求項１記載の半導体装置の製造方法。