JP5055779B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5055779B2 JP5055779B2 JP2006032676A JP2006032676A JP5055779B2 JP 5055779 B2 JP5055779 B2 JP 5055779B2 JP 2006032676 A JP2006032676 A JP 2006032676A JP 2006032676 A JP2006032676 A JP 2006032676A JP 5055779 B2 JP5055779 B2 JP 5055779B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- mask
- film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 46
- 238000000034 method Methods 0.000 claims description 47
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 52
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 13
- 238000002955 isolation Methods 0.000 description 13
- 239000010410 layer Substances 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 238000004380 ashing Methods 0.000 description 6
- 238000003486 chemical etching Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 201000002950 dengue hemorrhagic fever Diseases 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
例えば、半導体基板のn型半導体領域110aとp型半導体領域110bにおける活性領域を区分するように、STI(shallow trench isolation)型の素子分離絶縁膜111が形成されている。
上記のn型半導体領域110aにはPチャネルMISFET(PTr)が形成されており、p型半導体領域110bにはNチャネルMISFET(NTr)が形成されている。
上記のn型半導体領域110aの活性領域上にゲート絶縁膜120aが形成され、その上層にゲート電極121aが形成され、その上層にキャップ絶縁膜122aが形成されており、ゲート電極121aの両側部にサイドウォール絶縁膜123aが形成されている。
さらに、ゲート電極121aの両側部におけるn型半導体領域110aの表面のソース・ドレイン領域となる領域においてリセスAが形成されており、リセスA内にSiGe膜126が埋め込まれて一対のソース・ドレイン領域が形成されている。
上記のp型半導体領域110bの活性領域上にゲート絶縁膜120bが形成され、その上層にゲート電極121bが形成され、その上層にキャップ絶縁膜122bが形成されており、ゲート電極121bの両側部にサイドウォール絶縁膜123bが形成されている。
さらに、ゲート電極121bの両側部におけるp型半導体領域110b中に一対のソース・ドレイン領域130が形成されている。
まず、図12(a)に示すように、半導体基板のn型半導体領域110aとp型半導体領域110bにおける活性領域を区分するようにSTI型の素子分離絶縁膜111を形成する。
上記のn型半導体領域110aがPTr形成領域Raとなり、p型半導体領域110bがNTr形成領域Rbとなる。
次に、例えば、上記のPTr形成領域RaとNTr形成領域Rbにおいて、活性領域におけるn型半導体領域110aとp型半導体領域110b上に、ゲート絶縁膜(120a,120b)、ゲート電極(121a,121b)及びキャップ絶縁膜(122a,122b)を形成する。
以上で、図11に示す半導体装置が形成される。
なお、NTrにおいても、ソース・ドレイン部分にSiCを用いることで、上記と逆の歪みが発生し、電流駆動能力が向上する。
しかし、上記のリセス形成はウェットエッチングにより等方的に進行するので、リセスをチャネル形成領域に広げるためにエッチング時間を延ばすほど、リセスが深くなり、最終的に形成されるSiGe膜の膜厚が厚くなっていくことになる。
また、リセスの形成において、基板下方向もエッチングされて削れてしまうと、トランジスタの素子分離特性が悪化する方向に作用する。
このため、リセスを形成する際に、できるだけ深くならないようにして、チャネル形成領域側に広げて形成することが重要となる。
次に、リセスの内壁面において、リセスの側面より底面に高い選択性をもって異方的にマスクを形成する。
次に、マスクでリセスの底面を保護しながらエッチングを行い、リセスをゲート電極側に拡張する。
次に、マスクを除去し、リセスに導電体を埋め込んで、ゲート電極の両側部に一対のソース・ドレイン領域を形成する。
図1は、本実施形態に係る半導体装置の断面図である。
例えば、半導体基板のn型半導体領域10aとp型半導体領域10bにおける活性領域を区分するように、STI(shallow trench isolation)型の素子分離絶縁膜11が形成されている。
上記のn型半導体領域10aにはPチャネルMISFET(PTr)が形成されており、p型半導体領域10bにはNチャネルMISFET(NTr)が形成されている。
例えば、上記のn型半導体領域10aの活性領域上にゲート絶縁膜20aが形成され、その上層にゲート電極21aが形成され、その上層にキャップ絶縁膜22aが形成されている。
また、ゲート電極21aの両側部に、サイドウォール絶縁膜23aが形成されている。
また、ゲート絶縁膜20aは例えば酸化シリコンで形成されており、あるいは、ハフニウムやアルミニウムを含んだ金属酸化膜などで形成されていてもよい。
また、ゲート電極21aは例えばポリシリコンで形成されており、あるいは、金属材料を含んだ電極でもよい。
また、キャップ絶縁膜22aは窒化シリコンなどで形成されており、素子分離絶縁膜11はNSG膜などで形成されている。
また、SiGe膜26のチャネル形成領域側におけるn型半導体領域10aの表層部分には、不図示のエクステンション領域が形成されている。
上記のようにして、PTrが構成されている。
上記のp型半導体領域10bの活性領域上にゲート絶縁膜20bが形成され、その上層にゲート電極21bが形成され、その上層にキャップ絶縁膜22bが形成されている。
また、ゲート電極21bの両側部にサイドウォール絶縁膜23bが形成されている。
ゲート絶縁膜20b、ゲート電極21b、キャップ絶縁膜22b、サイドウォール絶縁膜23bは、例えば、それぞれPTrの対応する部材と同じ材料で形成されている。
また、ソース・ドレイン領域30のチャネル形成領域側におけるp型半導体領域10bの表層部分には、不図示のエクステンション領域が形成されている。
上記のようにして、NTrが構成されている。
上記の応力膜31が形成されているので、電流駆動能力が高められて能力が向上したNTrとなっている。
まず、図2(a)に示すように、例えば、半導体基板のn型半導体領域10aとp型半導体領域10bにおける活性領域を区分するように、NSG膜からなるSTI型の素子分離絶縁膜11を形成する。
上記のn型半導体領域10aがPTr形成領域Raとなり、p型半導体領域10bがNTr形成領域Rbとなる。
また、例えば、NTr形成領域Rbにおいて、ゲート電極21b及びキャップ絶縁膜22bをマスクとしてn型の導電性不純物をp型半導体領域10bの活性領域における表層部分にイオン注入することで、不図示のエクステンション領域を形成する。
サイドウォール絶縁膜23aとしては、上記のようにNSG膜や窒化シリコン膜などで形成してもよく、あるいは、TEOS膜、NSG膜、窒化シリコン膜などから選択された材料の積層体として形成してもよい。
・処理圧力:20mTorr
・処理温度:60℃
・ソースパワー:500W、バイアスパワー:50W
・CF4/O2流量:40/10sccm
ここでは、O2イオン種を種とした異方性のアッシング処理により、リセス底面のみアッシング酸化を行い、酸化シリコン膜を形成する。ここで用いるアッシング酸化は、ホロカソード型構造のアッシング装置で行うことが望ましい。ホロカソード型構造では、放電インピーダンスが小さいため、大きな電流が流れる。すなわち、プラズマ密度が非常に高く、基板表面には多量のO2イオンが入射することになる。主反応種がイオンであるため、直進性が高く、リセスの側壁はあまり酸化されず底部のみが積極的に酸化される。
・O2流量:100sccm
・RFパワー:200W
・圧力:0.1Torr
・処理時間:2〜3分
ここでは、例えば、リセスAのゲート電極21a側の端部が、ゲート電極21aの直下に到達しない程度に、できるだけチャネル形成領域側に近づくようにしてエッチングする。
リセスAの底部には上記のマスク25が存在するため、基板下方向のエッチングは抑制され、横方向のエッチングが促進される。
・処理圧力:20mTorr
・処理温度:60℃
・ソースパワー:500W、バイアスパワー:50W
・CF4/O2流量:40/10sccm
一般的には、DHF処理により熱酸化膜相当1〜3nmのウェットエッチング処理を行うが、より高選択比でリセス酸化膜を除去するには、以下のようなドライクリーニング技術を用いる。
例えば、リセスAの内壁面を、NH3,HF,Arからなる混合ガス雰囲気でケミカルエッチングする。
具体的には、エッチング装置のケミカルエッチング室にウェーハを搬送し、ウェーハ用ステージにウェーハを載置した後に、以下のガス雰囲気をつくり、マスク25及び自然酸化膜を化学反応させてリセスAの内壁面にSiを含む錯体の層を形成させる。
・チャンバー内圧力:10〜30mTorr、例えば20mTorr
・HF流量:10〜50sccm,40mTorr
・NH3流量:10〜50sccm,40mTorr
・Ar流量:50〜100sccm、80mTorr
・基板温度:20〜40℃、例えば35℃
ケミカルエッチング室に、気相でHF/NH3/Arが供給されると、露出している自然酸化膜(酸化シリコン)の表面に、ガスがラングミュア吸着される。同時に次の化学式(1)及び(2)で示されるような化学反応が進行する。
SiO2+4HF→SiF4+2H2O (1)
SiF4+2NH3+2HF→(NH4)2SiF6 (2)
この反応は、ラングミュア吸着による分子数層レベルのガス吸着に支配されており、吸着ガス分子の被覆率が飽和すると自己停止する。
上記の(NH4)2SiF6の錯体の層が形成されたウェーハを直ちに加熱チャンバーに搬送して、加熱用ステージに載置した後に、ヒーター加熱を開始して、(NH4)2SiF6の錯体をSiF4などに分解して蒸発させる。
・チャンバー内圧力:500〜700mTorr,例えば675mTorr
・温度:100〜200℃,例えば175℃
(NH4)2SiF6→SiF4+2NH3+2HF (3)
DHF薬液の場合は、熱酸化膜のエッチング量を1とした時のTEOS膜のエッチング量は5〜7程度であるのに対し、上記の本実施形態のガス反応によるケミカルエッチング反応を行った場合は、熱酸化膜のエッチング量を1とした時にTEOS膜のエッチング量は0.5〜1.0程度になる。
NSG膜についても同様であり、DHF薬液の場合は、熱酸化膜の7倍程度のエッチングレートであるが、上記のケミカルエッチングでは熱酸化膜と同等のエッチングレートとなる。
さらに、低温SiN膜についても同様であり、上記のケミカルエッチングでは熱酸化膜と同等のエッチングレートとすることができる。
あるいは、マスク25が酸化シリコン以外の材料で形成されている場合には、上記以外のエッチング条件でマスクを除去し、さらに上記のようなエッチングにより自然酸化膜を除去するようにしてもよい。
・処理温度:700℃
・処理圧力:10Torr
・DCS/GeH4/HCl=50/100/20sccm
また、SiGe膜26はPTrのチャネル形成領域に圧縮応力を印加する応力膜であり、電流駆動能力が高められてPTrの能力が向上する。
上記の応力膜31はNTrのチャネル形成領域に引っ張り応力を印加する応力膜であり、電流駆動能力が高められてNTrの能力が向上する。
あるいは、PTrと同様にして、NTrにおいてもリセスを形成し、リセス内にソース・ドレインとしてSiC膜を選択的にエピタキシャル成長させ、SiC膜によりチャネル形成領域に引っ張り応力を印加してトランジスタ特性を向上させることができる。
・処理温度:700℃
・処理圧力:10Torr
・SiH4/SiH3CH3/HCl/AsH3=30/50/20/10sccm
図8は、本実施形態に係る半導体装置の断面図である。
実質的に第1実施形態の半導体装置と同様であるが、PTrのソース・ドレインとしてリセスAに埋め込まれているSiGe膜26が、ノンドープSiGe膜28とホウ素ドープSiGe膜29の積層体で形成されていることが異なる。
まず、図9(a)に示すリセスA内壁表面のマスク25、自然酸化膜及びダメージ層の除去工程までは、第1実施形態と同様にして行う。
次に、図9(b)に示すように、シリコンが露出しているリセスAの表面に、SiGe膜を選択的にエピタキシャル成長させ、リセスAの一部を埋め込むような膜厚で、ノンドープSiGe膜28を形成する。
次に、図10(a)に示すように、ノンドープSiGe膜28の上層に、リセスAを埋め込むようにして、ホウ素ドープノンドープSiGe膜29を形成する。
例えば、実施形態においてはPTrのソース・ドレインとしてSiGe膜を埋め込んでいるが、その他の導電性の応力膜を埋め込むことも可能であり、例えばNTrに適用する場合にはSiC膜を形成することができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
Claims (11)
- 半導体基板の表面にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側部において前記半導体基板にリセスを形成する工程と、
前記リセスの内壁面において、前記リセスの側面より底面に高い選択性をもって異方的にマスクを形成する工程と、
前記マスクで前記リセスの底面を保護しながらエッチングを行い、前記リセスを前記ゲート電極側に拡張する工程と、
前記マスクを除去する工程と、
前記リセスに導電体を埋め込んで、前記ゲート電極の両側部に一対のソース・ドレイン領域を形成する工程と
を有する
半導体装置の製造方法。 - 前記マスクを形成する工程において、前記マスクとして前記リセスの底面に異方的に酸化シリコン膜を形成する
請求項1に記載の半導体装置の製造方法。 - 前記マスクを形成する工程において、O2イオン種によるプラズマ酸化を行って前記マスクを形成する
請求項2に記載の半導体装置の製造方法。 - 前記導電体を形成する工程において、エピタキシャル成長により前記リセスの内壁面にSiGe膜を形成する
請求項1に記載の半導体装置の製造方法。 - 前記マスクを除去する工程が、前記マスクの表面をアンモニア及びフッ化水素を含むエッチングガスで処理する第1処理と、前記第1処理で形成された生成物を分解及び蒸発させる第2処理とを含む
請求項2に記載の半導体装置の製造方法。 - 前記エッチング処理において前記第1処理で形成され、前記第2処理で分解及び蒸発される前記生成物が、(NH4)2SiF6錯体である
請求項5に記載の半導体装置の製造方法。 - 前記第2処理が100〜200℃の温度を印加する熱処理である
請求項5に記載の半導体装置の製造方法。 - 前記マスクを除去する工程において、ウェットエッチングにより前記マスクを除去する
請求項1に記載の半導体装置の製造方法。 - 前記マスクを除去する工程において、前記リセスの内壁面に形成された自然酸化膜を同時に除去する
請求項1に記載の半導体装置の製造方法。 - 前記マスクを形成する工程において、前記マスクとして前記リセスの底面に異方的に窒化シリコン膜または炭化シリコン膜を形成する
請求項1に記載の半導体装置の製造方法。 - 前記ゲート電極を形成する工程と、前記リセスを形成する工程の間に、前記ゲート電極の両側部に、酸化シリコン膜及び/又は窒化シリコン膜からなるサイドウォール絶縁膜を形成する工程をさらに有する
請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006032676A JP5055779B2 (ja) | 2006-02-09 | 2006-02-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006032676A JP5055779B2 (ja) | 2006-02-09 | 2006-02-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007214362A JP2007214362A (ja) | 2007-08-23 |
JP5055779B2 true JP5055779B2 (ja) | 2012-10-24 |
Family
ID=38492521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006032676A Expired - Fee Related JP5055779B2 (ja) | 2006-02-09 | 2006-02-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5055779B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7618866B2 (en) * | 2006-06-09 | 2009-11-17 | International Business Machines Corporation | Structure and method to form multilayer embedded stressors |
JP5147471B2 (ja) * | 2008-03-13 | 2013-02-20 | パナソニック株式会社 | 半導体装置 |
JP5064321B2 (ja) | 2008-07-09 | 2012-10-31 | パナソニック株式会社 | 半導体装置 |
JP2010103142A (ja) * | 2008-10-21 | 2010-05-06 | Toshiba Corp | 半導体装置の製造方法 |
JP5353475B2 (ja) * | 2009-06-23 | 2013-11-27 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US20110049582A1 (en) * | 2009-09-03 | 2011-03-03 | International Business Machines Corporation | Asymmetric source and drain stressor regions |
JP2011066042A (ja) * | 2009-09-15 | 2011-03-31 | Panasonic Corp | 半導体装置とその製造方法 |
JP2011108692A (ja) * | 2009-11-12 | 2011-06-02 | Ulvac Japan Ltd | Cmosデバイス用シリコンウェハの製造方法 |
EP2503782A4 (en) * | 2009-11-17 | 2014-01-08 | Sharp Kk | CODING DEVICE, DECODING DEVICE, CONTROL DEVICE FOR A CODING DEVICE, CONTROL METHOD FOR A DECODING DEVICE, TRANSMIT SYSTEM AND COMPUTER READABLE RECORDING MEDIUM WITH A CONTROL PROGRAM RECORDED THEREWITH |
US8405160B2 (en) * | 2010-05-26 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-strained source/drain structures |
KR101571619B1 (ko) * | 2012-05-16 | 2015-11-24 | 가부시키가이샤 아루박 | 성막 방법 및 성막 장치 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3761918B2 (ja) * | 1994-09-13 | 2006-03-29 | 株式会社東芝 | 半導体装置の製造方法 |
KR100406537B1 (ko) * | 2001-12-03 | 2003-11-20 | 주식회사 하이닉스반도체 | 반도체장치의 제조 방법 |
-
2006
- 2006-02-09 JP JP2006032676A patent/JP5055779B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007214362A (ja) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5055779B2 (ja) | 半導体装置の製造方法 | |
US11664376B2 (en) | Semiconductor device and method of manufacturing the same | |
US11508583B2 (en) | Selective high-k formation in gate-last process | |
TW200818334A (en) | Semiconductor fabrication method, method of forming a strained semiconductor structure | |
KR20100003241A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2009038103A (ja) | 半導体装置の製造方法と半導体装置 | |
US11804539B2 (en) | Transistor isolation structures | |
US7879668B2 (en) | Method of manufacturing a semiconductor device | |
US11581425B2 (en) | Method for manufacturing semiconductor structure with enlarged volumes of source-drain regions | |
US7557414B2 (en) | Semiconductor device and method for manufacturing the same | |
US20230326988A1 (en) | Inner spacer for semiconductor device | |
JP2007250837A (ja) | 半導体装置の製造方法 | |
JP4946017B2 (ja) | 半導体装置の製造方法 | |
JP2007201168A (ja) | 自然酸化膜の除去方法及び半導体装置の製造方法 | |
US20060148150A1 (en) | Tailoring channel dopant profiles | |
KR100593752B1 (ko) | 불순물들이 제거된 실리콘 질화막을 구비하는 반도체소자의 제조방법 | |
CN105826199A (zh) | 半导体结构的形成方法 | |
JP2007234740A (ja) | 半導体装置の製造方法 | |
CN113327979B (zh) | 半导体结构的形成方法 | |
CN114496792A (zh) | 半导体结构的形成方法 | |
JP5387700B2 (ja) | 半導体装置の製造方法 | |
JP2007311376A (ja) | 半導体装置の製造方法 | |
JP2006135209A (ja) | 基板の製造方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |