CN105826199A

CN105826199A - 半导体结构的形成方法

Info

Publication number: CN105826199A
Application number: CN201510010053.6A
Authority: CN
Inventors: 刘佳磊
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2015-01-08
Filing date: 2015-01-08
Publication date: 2016-08-03

Abstract

一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成若干栅极结构；在所述栅极结构侧壁表面形成第一侧墙、位于第一侧墙表面的第二侧墙以及位于第二侧墙表面的第三侧墙；在所述栅极结构两侧的半导体衬底内形成源漏极；去除所述第三侧墙；在所述源漏极表面和栅极结构顶部表面形成金属化半导体层。所述方法可以提高形成的半导体结构的性能。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体技术，特别涉及一种半导体结构的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CD，CriticalDimension)越小，相邻晶体管的栅极结构之间的间距越来越小。

在晶体管的源漏极以及栅极结构表面形成金属硅化物层之后，通常还要形成覆盖整个晶体管栅极结构以及金属硅化物层的应力层，所述应力层还可以作为后续在金属硅化物层表面形成金属通孔时的刻蚀停止层。但是，由于相邻栅极结构之间的间距太小，导致很难在相邻栅极结构之间形成所述应力层。此时，需要用到应力应变技术(stressstraintechnology)，例如应力近接技术(stressproximatetechnology，SPT)。

传统的SPT技术是通过磷酸溶液将栅极结构侧壁最外侧的SiN侧墙去除，以提高相邻栅极结构之间的间距，便于形成应力层，并且可以降低应力层与沟道区域之间的距离，提高应力效果。并且在相邻栅极结构之间形成介质层的过程中还可以避免产生空洞。在去除SiN侧墙的同时要求不能对金属硅化物层造成损伤。为了降低磷酸溶液刻蚀SiN过程中，对金属硅化物层以及氧化硅的刻蚀速率，通常会在对所述SiN侧墙进行去除之前，在磷酸溶液中投入大量形成有SiN层的晶圆，使所述磷酸溶液里面的Si浓度趋近于饱和，从而降低对金属硅化物层以及氧化硅的刻蚀速率，从而可以提高SiN与NiSi之间的刻蚀选择比。但是在将形成有SiN层的晶圆使所述磷酸溶液里面的Si浓度达到饱和的过程中，SiN与磷酸溶液反应，在磷酸溶液中，形成大量的SiO₂颗粒。在去除所述SiN侧墙之后，磷酸溶液内的SiO₂颗粒会附着在晶圆表面。去除所述SiO₂颗粒需要采用氢氟酸溶液进行化学清洗，但是氢氟酸溶液会腐蚀金属硅化物，所以，为了避免对金属硅化物层造成损伤，无法将这些附着在NiSi上的SiO₂颗粒去除，从而导致所述金属硅化物层的电阻提高，影响形成的半导体器件的性能。

请参考图1至图2，图1中在晶体管的栅极结构顶部以及源漏极表面形成金属硅化物层10，所述栅极结构侧壁最外层具有氮化硅侧墙20。

请参考图2，采用上述方法去除所述氮化硅侧墙20，在金属硅化物层10上附着氧化硅颗粒30，影响形成的半导体器件的性能。

综上，现有晶体管的性能还有待进一步的提高。

发明内容

本发明解决的问题是提高一种半导体结构的形成方法，提高晶体管的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成若干栅极结构；在所述栅极结构侧壁表面形成第一侧墙、位于第一侧墙表面的第二侧墙以及位于第二侧墙表面的第三侧墙；在所述栅极结构两侧的半导体衬底内形成源漏极；去除所述第三侧墙；在所述源漏极表面和栅极结构顶部表面形成金属化半导体层。

可选的，形成所述第二侧墙和第三侧墙的方法包括：形成覆盖所述半导体衬底、第一侧墙和栅极结构的第二侧墙材料层，在所述第二侧墙材料层表面形成第三侧墙材料层；采用无掩膜刻蚀工艺，刻蚀所述第三侧墙材料层和第二侧墙材料层，形成第二侧墙和第三侧墙。

可选的，所述第二侧墙材料层包括：第一氧化硅层、氮氧化硅层和第二氧化硅层。

可选的，形成所述第二侧墙材料层的方法包括：形成覆盖所述半导体衬底、第一侧墙和栅极结构的第一氧化硅层；对所述第一氧化硅层表面进行氮化处理，在所述第一氧化硅层表面形成氮氧化硅层；在所述氮氧化硅层表面形成第二氧化硅层。

可选的，采用去耦等离子体氮化工艺或微波等离子体氮化工艺，对所述第一氧化硅层表面进行氮化处理。

可选的，所述氮氧化硅层内的氮离子掺杂的面浓度为5E15atom/cm²～1E17atom/cm²。

可选的，所述氮氧化硅层的厚度为

可选的，采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第一氧化硅层和第二氧化硅层。

可选的，所述第一氧化硅层的厚度为所述第二氧化硅层的厚度为

可选的，可以采用原子层沉积工艺、炉管沉积工艺或化学气相沉积工艺形成所述第三侧墙材料层。

可选的，所述第三侧墙材料层的厚度为

可选的，形成所述第三侧墙材料层所采用的沉积温度为300℃～800℃。

可选的，所述第一侧墙的材料为氮化硅、第三侧墙的材料为氮化硅。

可选的，采用湿法刻蚀工艺去除所述第三侧墙。

可选的，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液，磷酸溶液的质量分数为80％～90％，温度为120℃～180℃。

可选的，采用离子注入工艺形成所述源漏极。

可选的，所述金属化半导体层的材料为NiSi。

可选的，形成所述金属化半导体层的方法包括：形成覆盖源漏极表面、第二侧墙表面以及栅极结构顶部表面的金属层；进行退火处理，使金属层内原子与栅极结构顶部表面以及源漏极表面原子发生反应，在所述栅极结构顶部表面以及源漏极表面形成金属化半导体层；去除剩余的金属层。

可选的，形成所述第一侧墙之后，形成第二侧墙之前，还包括：对所述栅极结构两侧的半导体衬底内进行轻掺杂离子注入。

可选的，还包括：形成覆盖金属化半导体层、第二侧墙的应力层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在半导体衬底上形成栅极结构之后、在所述栅极结构侧壁表面依次形成第一侧墙、第二侧墙以及第三侧墙，再形成位于半导体衬底内的源漏极，然后先去除第三侧墙之后，再在所述源漏极表面形成金属化半导体层。与现有技术先形成金属化半导体层之后再去除所述第三侧墙相比，本发明的技术方案首先去除第三侧墙，然后再形成所述金属化半导体层，所以在去除第三侧墙的过程中，不用考虑所述第三侧墙与金属化半导体层材料之间的刻蚀选择性，刻蚀去除第三侧墙不会影响到最终形成的金属化半导体层的质量，从而可以提高位于源漏极表面的金属化半导体层的质量，从而提高晶体管的性能。

进一步，形成所述第二侧墙的第二侧墙材料层包括：第一氧化硅层、氮氧化硅层和第二氧化硅层，使形成的第二侧墙具有三层结构，所述氮氧化硅层可以作为第二氧化硅层的刻蚀停止层，而所述第二氧化硅层则可以作为后续形成的第三侧墙的刻蚀停止层。

附图说明

图1至图2是本发明的现有技术的半导体结构的形成过程的示意图；

图3至图13是本发明的实施例的半导体结构的形成过程的结构示意图。

具体实施方式

如背景技术中所述，现有形成的晶体管的性能有待进一步的提高。

本发明的实施例中，在去除栅极结构侧壁最外侧的第三侧墙之后，再在源漏极和栅极结构顶部表面形成金属化半导体层，这样在去除第三侧墙的过程中，不需要考虑第三侧墙材料与金属化半导体层材料的刻蚀选择比问题，从而不需要对去除第三侧墙的溶液进行预处理，从而可以避免形成的金属化半导体层表面有氧化硅刻蚀附着，从而提高形成的晶体管的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图3，提供半导体衬底100，在所述半导体衬底100上形成若干栅极结构200。

所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，可以是体材料，也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。本发明的实施例中，所述半导体衬底100为硅衬底。

在所述半导体衬底100表面形成栅极结构200，所述栅极结构200包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极(图中未示出)。所述栅介质层的材料为氧化硅、氮氧化硅或高k介质材料以及其他本领域技术人员公知的材料。所述栅极的材料为多晶硅、金属或者本领域技术人员公知的其他材料，其中金属可以为如Ti、Co、Ni、Al、W等。本实施例中，所述栅极的材料为金属。在本发明的其他实施例中，所述栅极和栅介质层之间还可以形成有功函数调整层或扩散阻挡层。

本发明的实施例中，以在半导体衬底100上形成两个栅极结构200为例。

在发明的实施例中，所述半导体衬底100内还可以形成有隔离结构，所述隔离结构可以但不仅限于为浅沟槽隔离结构所述隔离结构。所述隔离结构可以对半导体衬底100内的有源区进行隔离。

请参考图4，在所述栅极结构200侧壁表面形成第一侧墙301。

具体的，所述第一侧墙301的材料为氮化硅层，所述第一侧墙301的厚度为2nm～10nm。所述第一侧墙301的形成工艺为化学气相沉积、原子层沉积工艺或物理气相沉积工艺。

形成所述第一侧墙301的方法包括：在所述半导体衬底100表面以及栅极结构200表面形成第一侧墙材料层，然后采用无掩膜刻蚀工艺刻蚀所述第一侧墙材料层，去除位于半导体衬底100表面以及栅极结构200顶部表面的第一侧墙材料层，形成位于栅极结构200侧壁表面的第一侧墙301。

所述第一侧墙301用于保护栅极结构200的侧壁，并且可以定义后续形成源漏极时进行离子注入的区域。

形成所述第一侧墙301之后，可以以所述栅极结构200以及第一侧墙301为掩膜，对栅极结构200两侧的半导体衬底100内进行轻掺杂离子注入，形成轻掺杂区，改善形成的晶体管的短沟道效应。

请参考图5，形成覆盖所述半导体衬底100、第一侧墙301和栅极结构200的第一氧化硅层302。

可以采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第一氧化硅层302。

本实施例中，采用化学气相沉积工艺形成所述第一氧化硅层302，具体的所述化学气相沉积工艺采用的反应气体包括硅烷和氧气，氧气的流量为50sccm～200sccm，硅烷的流量为10sccm～500sccm，压强为10mTorr～10Torr，温度为350℃～600℃。

所述第一氧化硅层302的厚度为

请参考图6，对所述第一氧化硅层302表面进行氮化处理，在所述第一氧化硅层302表面形成氮氧化硅层303。

可以采用去耦等离子体氮化工艺或微波等离子体氮化工艺，对所述第一氧化硅层302表面进行氮化处理。

本实施例中，采用去耦等离子体氮化工艺进行上述氮化处理，具体的，所述去耦等离子体氮化工艺中，采用N₂或者N₂与He的混合气体作为氮化气体，所述氮化气体的流量为100sccm～1000sccm，功率为400W～4000W，压强为10mTorr～50mTorr，温度为15℃～35℃，时间为10s～300s。所述氮等离子体的能量较弱，在氮化过程中，不会对形成的氮氧化硅层303下方的第一氧化硅层302表面造成较大的损伤。可以通过所述去耦等离子体氮化的时间控制所述氮化后形成的氮氧化硅层303内的N的掺杂浓度。

本实施例中，所述氮氧化硅层303内的氮离子掺杂的面浓度为5E15atom/cm²～1E17atom/cm²。使得所述氮氧化硅303与第一氧化硅层302之间具有较高的刻蚀选择比。

所述第一氧化硅层302可以作为所述氮氧化硅层303的刻蚀阻挡层，而所述氮氧化硅层303可以作为后续形成的第二氧化硅层的刻蚀阻挡层。

本实施例中，所述氮氧化硅层303的厚度为能够对后续形成的第二氧化硅层起到足够的刻蚀阻挡作用。

在本发明的其他实施例中，也可以在所述第一氧化硅层302的表面直接采用沉积工艺形成所述氮氧化硅层303。

请参考图7，在所述氮氧化硅层303表面形成第二氧化硅层304。

采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第二氧化硅层304。所述第二氧化硅层304的形成工艺可以与第一氧化硅层302的形成工艺一致，在此不作赘述。

所述第二氧化硅层304的厚度为

所述第二氧化硅层304用于形成部分第二侧墙，作为后续形成的第三侧墙的刻蚀阻挡层。

所述第一氧化硅层302、氮氧化硅层303和第二氧化硅层304作为第二侧墙材料层，用于形成位于第一侧墙301表面的第二侧墙，后续再在所述第二侧墙表面形成第三侧墙，所述第二侧墙可以作为后续去除第三侧墙的刻蚀停止层。

在本发明的其他实施例中，所述第二侧墙材料层还可以是单层结构的氧化硅层或氮氧化硅层等。

请参考图8，在所述第二氧化硅层304表面形成第三侧墙材料层305。

所述第三侧墙材料层305用于形成第三侧墙，所述第三侧墙材料层305的材料为氮化硅。

可以采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第三侧墙材料层305。

本实施例中，所述第三侧墙材料层305的材料为氮化硅，采用化学气相沉积工艺形成所述第三侧墙材料层305，具体的，采用SiH₂Cl₂和NH₃作为反应气体，其中SiH₂Cl₂的流量为0.2标况升每分～5标况升每分，NH₃的流量为0.5标况升每分～10标况升每分，反应温度为300℃～800℃，反应压强为0.02托～1托。

所述第三侧墙材料层305的厚度为

请参考图9，采用无掩膜刻蚀工艺，刻蚀所述第三侧墙材料层305(请参考图8)和第二侧墙材料层，形成第二侧墙和第三侧墙305a。

所述无掩膜刻蚀工艺采用干法刻蚀工艺，沿垂直半导体衬底100表面方向刻蚀所述第三侧墙材料层305和第二侧墙材料层至半导体衬底100表面，具体的，本实施例中，采用无掩膜刻蚀工艺依次刻蚀第三侧墙材料层305、第二氧化硅层304(请参考图8)、氮氧化硅层303(请参考图8)和第一氧化硅层302(请参考图8)，形成位于第一侧墙301表面的第二侧墙、位于第二侧墙表面的第三侧墙305a。

在本发明的其他实施例中，可以采用干法刻蚀工艺依次刻蚀第三侧墙材料层305、第二氧化硅层304、氮氧化硅层303至第一氧化硅层302，然后采用湿法刻蚀工艺刻蚀所述第一氧化硅层302至半导体衬底100表面，可以减少对半导体衬底100表面的刻蚀损伤。

所述第二侧墙为三层堆叠结构，包括部分第一氧化硅层302a、部分氮氧化硅层303a和部分第二氧化硅层304a。

在本发明的其他实施例中，所述第二侧墙材料层为单层材料层，所以形成的第二侧墙也可以是单层结构。

所述第三侧墙305a用于限定后续形成的源漏极与栅极结构200之间的距离。

本实施例中，同时形成所述第二侧墙和第三侧墙305a。在本发明的其他实施例中，在形成所述第二侧墙材料层之后，可以先采用无掩膜刻蚀工艺刻蚀所述第二侧墙材料层形成第二侧墙之后，再形成覆盖半导体衬底100、栅极结构200以及第二侧墙的第三侧墙材料层305，然后再采用无掩膜刻蚀工艺刻蚀所述第三侧墙材料层305，形成第三侧墙305a。

请参考图10，在所述栅极结构200两侧的半导体衬底100内形成源漏极400。

本实施例中，以在两个栅极结构200之间的半导体衬底100内形成源漏极400为例。采用离子注入工艺形成所述源漏极400。具体的，本实施例中，所述源漏极400的形成方法为：以所述栅极结构200、第一侧墙301、第二侧墙和第三侧墙305a为掩膜，对所述栅极结构200两侧的半导体衬底100进行P型或N型离子注入，并进行退火处理，形成所述源漏极400。

在本发明的其他实施例中，还可以以所述栅极结构200、第一侧墙301、第二侧墙和第三侧墙305a为掩膜，对所述半导体衬底100进行刻蚀，形成沟槽，并在沟槽内利用外延工艺填充满锗硅材料或碳化硅材料，形成源漏极103，所述锗硅材料或碳化硅材料在外延工艺中原位掺杂有P型或N型杂质离子。在其他实施例中，也可以在形成所述锗硅材料或碳化硅材料后，利用离子注入工艺在所述锗硅材料或碳化硅材料中掺杂有杂质离子。利用所述锗硅材料或碳化硅材料形成源极和漏极会对MOS晶体管沟道区的晶格产生应力作用，有利于提高沟道区载流子的迁移速率，提高MOS晶体管的电学性能。

请参考图11，去除所述第三侧墙305a(请参考图10)。

可以采用湿法刻蚀工艺去除所述第三侧墙305a，避免对所述栅极结构200顶部以及源漏极400表面造成损伤。

本实施例中，所述第三侧墙305a的材料为氮化硅，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液，所述磷酸溶液的质量分数为80％～90％，温度为120℃～180℃。所述磷酸溶液对与氮化硅材料具有较高的刻蚀选择性。

在去除所述第三侧墙305a的过程中，所述第二侧墙作为去除第三侧墙305a的停止层。

请参考图12，在所述源漏极400表面和栅极结构200顶部表面形成金属化半导体层401。

形成所述金属化半导体层401的方法包括：形成覆盖源漏极400表面、第二侧墙表面以及栅极结构200顶部表面的金属层；进行退火处理，使金属层内原子与栅极结构200顶部表面以及源漏极400表面原子发生反应，在所述栅极结构200顶部表面以及源漏极400表面形成金属化半导体层401；去除剩余的金属层。

本实施例中，形成的金属化半导体层401的材料为SiNi。

具体的，本实施例中，首先采用蒸发或者溅射工艺，在源漏极400、栅极200以及第二侧墙表面形成Ni金属层；采用炉管或者快速退火设备，在高纯度的氮气环境下高温快速退火，温度为300℃～600℃，形成镍硅化物；最后，采用湿法刻蚀方法，去除多余的Ni，形成金属化半导体层401。

在本发明的其他实施例中，也可以采用蒸发或溅射工艺在源漏极400、栅极200以及第二侧墙表面形成Ni金属层，然后采用炉管或快速退火设备，在高纯的氮气环境中，低温快速退火，所述退火温度为250℃～350℃，例如退火温度为260℃，持续时间30秒，形成富镍相硅化物；随后，采用湿法刻蚀的方法，去除多余的Ni金属层；最后，采用高温快速退火，所述退火温度为380℃～550℃，例如退火温度为500℃，持续时间30秒，使富镍相硅化物发生相变，形成金属化半导体层401。

本发明的其他实施例中，所述金属层的材料还可以是包括Ni、Ta、Ti、W、Co、Pt或Pd中的一种或一种以上的金属，所述形成的金属化半导体层401的材料可以是SiNi、SiTa、SiTi或NiSiPt等本技术领域的技术人员公知的金属硅化物材料。形成所述金属化半导体层401可以降低所述源漏极400表面的接触电阻。

在本发明的其他实施例中，在形成所述金属化半导体层401之前，可以采用HF溶液，对源漏极400表面以及栅极结构200顶部表面进行清洗处理，去除所述源漏极400表面以及栅极结构200顶部表面的杂质，以提高后续形成的金属化半导体层401的质量。采用所述HF溶液进行清洗处理，会对所述第二侧墙最外层的第二氧化硅层304a进行腐蚀，这时，所述氮氧化硅层303a可以作为停止层，避免所述HF溶液将第二侧墙完全去除。

请参考图13，形成覆盖金属化半导体层401、第二侧墙的应力层402。

本实施例中，所述应力层402覆盖金属化半导体层401，以及第二侧墙最外层的第二氧化硅层304a。

所述应力层402的材料可以为SiN，所述应力层402的形成工艺为热化学气相沉积或者等离子体化学气相沉积。可以通过调整所述应力层402的工艺参数，使形成的应力层402具有张应力或压应力。如果所述形成的晶体管为NMOS晶体管，则所述应力层402的应力类型为张应力，能够对NMOS晶体管的沟道区域提供张应力，提高所述NMOS晶体管的沟道区域内电子的迁移率，从而提高NMOS晶体管的性能。如果所述形成的晶体管为PMOS晶体管，则所述应力层402的应力类型为压应力，能够对PMOS晶体管的沟道区域提供压应力，提高所述PMOS晶体管的沟道区域内空穴的迁移率，从而提高PMOS晶体管的性能。

具体的，如果形成CMOS晶体管，首先沉积一层高张应力的应力层，改善CMOS中NMOS的性能，然后通过反应离子刻蚀方法，去除所述PMOS上方的应力层，然后沉积具有压应力的应力层。这样，所述CMOS晶体管上的NMOS上方具有张应力的应力层，而PMOS的上方具有压应力的应力层，可以同时提高所述PMOS和NMOS的性能。

由于在形成所述应力层402之前，去除了第三侧墙305a(请参考图10)，降低了应力层402与晶体管的栅极接结构400下方的沟道区域的距离，从而提高了所述应力层402对晶体管的应力效果，可以进一步提高提高晶体管的性能。

后续可以在所述应力层402表面形成层间介质层(未示出)，并且在所述介质层内刻蚀形成通孔，所述应力层还可以作为通孔刻蚀的阻挡层。

本发明的实施例中，在半导体衬底上形成栅极结构之后、在所述栅极结构侧壁表面依次形成第一侧墙、第二侧墙以及第三侧墙，然后形成位于半导体衬底内的源漏极，然后先去除第三侧墙之后，再在所述源漏极表面形成金属化半导体层。与现有技术先形成金属化半导体层再去除所述第三侧墙相比，在去除第三侧墙的过程中，不用考虑所述第三侧墙与金属化半导体层材料之间的刻蚀选择性，刻蚀去除第三侧墙不会影响到最终形成的金属化半导体层的质量，从而可以提高位于源漏极表面的金属化半导体层的质量，从而提高晶体管的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上形成若干栅极结构；

在所述栅极结构侧壁表面形成第一侧墙、位于第一侧墙表面的第二侧墙以及位于第二侧墙表面的第三侧墙；

在所述栅极结构两侧的半导体衬底内形成源漏极；

去除所述第三侧墙；

在所述源漏极表面和栅极结构顶部表面形成金属化半导体层。

2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙和第三侧墙的方法包括：形成覆盖所述半导体衬底、第一侧墙和栅极结构的第二侧墙材料层，在所述第二侧墙材料层表面形成第三侧墙材料层；采用无掩膜刻蚀工艺，刻蚀所述第三侧墙材料层和第二侧墙材料层，形成第二侧墙和第三侧墙。

3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二侧墙材料层包括：第一氧化硅层、氮氧化硅层和第二氧化硅层。

4.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙材料层的方法包括：形成覆盖所述半导体衬底、第一侧墙和栅极结构的第一氧化硅层；对所述第一氧化硅层表面进行氮化处理，在所述第一氧化硅层表面形成氮氧化硅层；在所述氮氧化硅层表面形成第二氧化硅层。

5.根据权利要求4所述的半导体结构的形成方法，其特征在于，采用去耦等离子体氮化工艺或微波等离子体氮化工艺，对所述第一氧化硅层表面进行氮化处理。

6.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述氮氧化硅层内的氮离子掺杂的面浓度为5E15atom/cm²～1E17atom/cm²。

7.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述氮氧化硅层的厚度为

8.根据权利要求4所述的半导体结构的形成方法，其特征在于，采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第一氧化硅层和第二氧化硅层。

9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述第一氧化硅层的厚度为所述第二氧化硅层的厚度为

10.根据权利要求2所述的半导体结构的形成方法，其特征在于，可以采用原子层沉积工艺、炉管沉积工艺或化学气相沉积工艺形成所述第三侧墙材料层。

11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述第三侧墙材料层的厚度为

12.根据权利要求10所述的半导体结构的形成方法，其特征在于，形成所述第三侧墙材料层所采用的沉积温度为300℃～800℃。

13.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙的材料为氮化硅、第三侧墙的材料为氮化硅。

14.根据权利要求13所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述第三侧墙。

15.根据权利要求14所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液，磷酸溶液的质量分数为80％～90％，温度为120℃～180℃。

16.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用离子注入工艺形成所述源漏极。

17.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述金属化半导体层的材料为NiSi。

18.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述金属化半导体层的方法包括：形成覆盖源漏极表面、第二侧墙表面以及栅极结构顶部表面的金属层；进行退火处理，使金属层内原子与栅极结构顶部表面以及源漏极表面原子发生反应，在所述栅极结构顶部表面以及源漏极表面形成金属化半导体层；去除剩余的金属层。

19.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙之后，形成第二侧墙之前，还包括：对所述栅极结构两侧的半导体衬底内进行轻掺杂离子注入。

20.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：形成覆盖金属化半导体层、第二侧墙的应力层。