CN102789986A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102789986A
CN102789986A CN2011101310641A CN201110131064A CN102789986A CN 102789986 A CN102789986 A CN 102789986A CN 2011101310641 A CN2011101310641 A CN 2011101310641A CN 201110131064 A CN201110131064 A CN 201110131064A CN 102789986 A CN102789986 A CN 102789986A
Authority
CN
China
Prior art keywords
material layer
grid
remainder
layer
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101310641A
Other languages
English (en)
Other versions
CN102789986B (zh
Inventor
徐伟中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110131064.1A priority Critical patent/CN102789986B/zh
Priority to US13/325,021 priority patent/US20120292673A1/en
Publication of CN102789986A publication Critical patent/CN102789986A/zh
Application granted granted Critical
Publication of CN102789986B publication Critical patent/CN102789986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了一种半导体器件及其制造方法。该方法包括：在衬底上形成栅极；形成从内往外依次包括第一材料层、第二材料层和第三材料层的叠层，以覆盖衬底表面和栅极的上表面以及栅极的两侧侧壁；蚀刻叠层，以在栅极的两侧侧壁上形成侧壁间隔件，侧壁间隔件包括第一材料层、第二材料层和第三材料层的剩余部分；执行离子注入以在栅极两侧分别形成源区和漏区；去除第三材料层的剩余部分的部分或全部；执行预清洗工艺，其中第二材料层的剩余部分的部分或全部被去除；在源区、漏区和栅极上部形成硅化物；沉积应力膜，以覆盖硅化物和第一材料层的剩余部分。根据上述方法，在实现应力近邻技术的同时避免了硅化物损失的问题。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术，特别涉及半导体器件及其制造方法。
背景技术
随着半导体技术的不断发展，MOSFET特征尺寸不断缩小，载流子迁移率降低的问题引起了业内的极大关注，并且已提出了若干种增强载流子迁移率的方案。
其中一些方案是通过在MOSFET的沟道区中施加应力来实现增强载流子迁移率的目的的。
如果对MOS器件的沟道区施加应力，使其产生应变，则可以影响其载流子迁移率。具体说来，NMOS器件是电子导电的，因此晶格间距越大，晶格散射的作用就越小，电子迁移率就越大，驱动电流就越大，因此希望对沟道施加拉伸应力使得晶格变大；而PMOS器件则正好相反，晶格越小，空穴迁移率越大，所以希望对沟道施加压缩应力。
一种对沟道区施加应力的方法是覆盖薄膜应力技术。
在源区、漏区和栅极上形成了硅化物以后沉积应力膜，可以将应力传递到沟道区，从而对器件的性能产生显著影响。作为应力膜的示例，已知采用热化学气相沉积方法沉积的Si3N4薄膜具有拉伸应力，而采用等离子体化学气相沉积方法沉积的Si3N4薄膜具有压缩应力。
为了同时改善NMOS器件和PMOS器件的性能，可以分别在NMOS器件上沉积拉伸应力膜，在PMOS器件上沉积压缩应力膜。例如，可以先沉积拉伸应力膜，然后蚀刻去除覆盖PMOS器件的拉伸应力膜，再沉积压缩应力膜，去除NMOS器件上的压缩应力膜。
为了更好地将应力传递到沟道区，提出了应力近邻技术(SPT)。即在沉积应力膜之前，先将栅极两侧的侧壁间隔件的厚度降低，从而减小应力膜与沟道区之间的距离，使得应力膜中的应力能够更有效地传递到沟道区中，从而取得更好的效果。
下面参考图1A至图1E描述应力近邻技术的一种实现方案。
首先，如图1A所示，在以栅极为掩模对衬底10执行轻掺杂区(LDD)注入之后，依次沉积氧化硅层30和氮化硅层40。氮化硅层40可以较厚，而氧化硅层30可以较薄。
然后，如图1B所示，对氧化硅层30和氮化硅层40进行蚀刻，以在栅极侧壁形成侧壁间隔件50。侧壁间隔件50包括剩余的氧化硅部分35和剩余的氮化硅部分45。然后执行源漏注入。
接下来，如图1C所示，在源区、漏区和栅极上沉积金属，例如镍(Ni)或铂(Pt)，执行硅化工艺，形成硅化物60。
接下来，如图1D所示，蚀刻去除氮化硅部分45。
接下来，如图1E所示，沉积应力膜70。
由于在采用侧壁间隔件50限定了源漏区之后，去除了其中较厚的氮化硅部分45，使得应力膜70更加邻近沟道区，从而能够更有效地将应力膜中的应力传递到沟道区中。
然而，在如图1D所示去除氮化硅部分45时，之前形成的硅化物60也会有所损失。因此，与不采用上述方案的情况相比，需要形成更多的硅化物。
因此，需要一种新的实现应力近邻技术的方法，其中能够避免硅化物损失的问题。
发明内容
本发明一个方面的目的是提供一种制造半导体器件的方法，其在实现应力近邻技术的同时避免了硅化物损失的问题。
根据本发明的一个方面，提供了一种制造半导体器件的方法。该方法包括以下步骤：在衬底上形成栅极；形成从内往外依次包括第一材料层、第二材料层和第三材料层的叠层，以覆盖衬底表面和栅极的上表面以及栅极的两侧侧壁；蚀刻叠层，以在栅极的两侧侧壁上形成侧壁间隔件，侧壁间隔件包括第一材料层、第二材料层和第三材料层的剩余部分；执行离子注入以在栅极两侧分别形成源区和漏区；去除第三材料层的剩余部分的部分或全部；执行预清洗工艺，其中第二材料层的剩余部分的部分或全部被去除；在源区、漏区和栅极上部形成硅化物；沉积应力膜，以覆盖硅化物和第一材料层的剩余部分。
优选地，在去除第三材料层的剩余部分的部分或全部时，第二材料层的剩余部分可以用作阻挡层。
优选地，去除第三材料层的剩余部分的部分或全部的步骤可以是通过相对于第二材料层具有高选择比的湿法或干法蚀刻工艺执行的。
优选地，第一材料层和第三材料层可以是氮化硅层或氮氧化硅层，第二材料层可以是氧化硅层。
优选地，叠层还可以包括位于第一材料层之下的氧化物层，侧壁间隔件还可以包括氧化物层的剩余部分，并且在执行预清洗工艺时，第一材料层的剩余部分可以用作阻挡层，以避免氧化物层被去除。
优选地，氧化物层可以是氧化硅层。
优选地，当沟道区是n型沟道区，应力膜可以是具有拉伸应力的膜。当沟道区是p型沟道区，应力膜可以是具有压缩应力的膜。
根据本发明的另一个方面，提供了一种半导体器件，包括：衬底上的栅极；栅极两侧的源区和漏区；源区、漏区、栅极上部的硅化物；源区上部的硅化物与栅极之间、漏区上部的硅化物与栅极之间以及栅极侧壁上的“L”形第一材料层，第一材料与氧化物相比，在硅化物形成工艺之前的预清洗操作中具有不同的选择比，从而在暴露的氧化物被去除的同时，能够保留“L”形第一材料层；以及覆盖硅化物和“L”形第一材料层的应力膜。
优选地，第一材料可以是氮化硅或氮氧化硅。
优选地，该半导体器件还可以包括位于“L”形第一材料层与衬底之间以及“L”形第一材料层与栅极侧壁之间的“L”形氧化硅层。
优选地，对于NMOS器件，应力膜可以是具有拉伸应力的膜。对于PMOS器件，应力膜可以是具有压缩应力的膜。
根据本公开的上述方法，在采用应力近邻技术来改善器件性能的同时避免了硅化物损失的问题。
附图说明
附图示出了本发明的实施例，并与文字描述一起用于说明本发明的原理。
要注意的是，在附图中，为了便于描述，各个部分的尺寸并不是按照实际的比例关系绘制的。
图1A至1E分别以截面图的形式示出了现有技术中应力近邻技术的一种实现方案的各个步骤；
图2A至2F分别以截面图的形式示出了本发明制造半导体器件的方法的一个实施方式的各个步骤；以及
图3A至3F分别以截面图的形式示出了本发明制造半导体器件的方法的另一个实施方式的各个步骤。
具体实施方式
下面参考图2A至2F描述本发明制造半导体器件的方法的一个实施方式。
首先，如图2A所示，在衬底100上形成栅极。衬底100可以包括硅(Si)，优选是(100)晶面。栅极邻近沟道区。例如栅极可以位于沟道区上方。以栅极为掩模执行轻掺杂区(LDD)注入之后，依次沉积第一氧化物层110、第一氮化物层120、第二氧化物层130和第二氮化物层140，从而形成叠层105。叠层105覆盖衬底100的表面和栅极的上表面以及栅极的两侧侧壁。
第二氮化物层140可以较厚，而第一氧化物层110、第一氮化物层120和第二氧化物层130可以较薄。第一氧化物层110和第二氧化物层130可以是氧化硅层，而第一氮化物层120和第二氮化物层140可以是氮化硅层。
第一氮化物层120和第二氮化物层140之一或两者也可以替换为氮氧化物层，例如，可以是氮氧化硅。
然后，如图2B所示，对叠层105进行蚀刻，以在栅极的两侧侧壁上形成侧壁间隔件150。侧壁间隔件150包括第一氧化物层110的剩余部分115、第一氮化物层120的剩余部分125、第二氧化物层130的剩余部分135和第二氮化物层140的剩余部分145。然后执行离子注入以在栅极两侧分别形成源区和漏区。
接下来，如图2C所示，通过相对于第二氧化物层130的剩余部分135具有高选择比的湿法或干法蚀刻工艺，去除第二氮化物层140的剩余部分145的部分或全部。这里，第二氧化物层130的剩余部分135用作阻挡层，从而保护下面的第一氮化物层120的剩余部分125和第一氧化物层110的剩余部分115不被去除。
接下来，如图2D所示，在执行硅化物形成工艺之前，执行预清洗工艺。在预清洗工艺中，源区、漏区和栅极表面的氧化物被清除。同时，第二氧化物层130的剩余部分135的部分或全部也被去除。
预清洗工艺不清除第一氮化物层120的剩余部分125。而第一氮化物层120的剩余部分125保护了第一氧化物层110的剩余部分115。
接下来，如图2E所示，在源区、漏区和栅极上部形成硅化物160。例如，在源区、漏区和栅极上沉积金属，例如镍(Ni)或铂(Pt)，执行硅化工艺，形成金属硅化物。
然后，如图2F所示，沉积应力膜170，以覆盖硅化物160和第一氮化物层120的剩余部分125(以及第一氧化物层110的剩余部分115露出的两端部分)。
对于具有n型沟道区的NMOS器件区域，沉积具有拉伸应力的膜。对于具有p型沟道区的PMOS器件区域，沉积具有压缩应力的膜。
作为应力膜的示例，可以采用热化学气相沉积方法沉积的Si3N4薄膜作为具有拉伸应力的膜，并且可以采用等离子体化学气相沉积方法沉积的Si3N4薄膜作为具有压缩应力的膜。当然，本发明不限于此。
如图2F所示，根据上述方法形成的半导体器件包括：衬底100上的栅极；栅极两侧的源区和漏区；源区、漏区、栅极上部的硅化物160；源区上部的硅化物160与栅极之间、漏区上部的硅化物160与栅极之间以及栅极侧壁上的“L”形氧化物层(第一氧化物层110的剩余部分115)；“L”形氧化物层115上的“L”形氮化物层(第一氮化物层120的剩余部分125)；以及覆盖硅化物160、“L”形氧化物层115以及“L”形氮化物层125的应力膜170。
如上所述，“L”形氧化物层115可以是氧化硅层，“L”形氮化物层125可以是氮化硅层。
当第一氮化物层120替换为氮氧化物层时，“L”形氮化物层125替换为“L”形氮氧化物层。
对于具有n型沟道区的NMOS器件，应力膜170具有拉伸应力。对于具有p型沟道区的PMOS器件，应力膜170具有压缩应力。
在形成该器件的过程中，第二氮化物层140的剩余部分145用于在源漏注入时做遮挡，以限定重掺杂区的范围。
由于在形成硅化物之前就已经去除了第二氮化物层140的剩余部分145，形成硅化物之后不需要再去除氮化物，因此避免了硅化物损失的问题。
而在蚀刻去除第二氮化物层140的剩余部分145时，有第二氧化物层130的剩余部分135作为蚀刻阻挡层，从而保护了第一氮化物层120的剩余部分125(“L”形氮化物层)和第一氧化物层110(“L”形氧化物层)的剩余部分115。
由于“L”形氮化物层125和“L”形氧化物层115的存在，使源区和漏区上形成的硅化物160与沟道之间产生一定距离，避免了硅化物160与沟道之间发生短路的问题。
上面详细地描述了本发明的最佳实施方式。其中，首先形成了具有第一氧化物层110、第一氮化物层120、第二氧化物层130和第二氮化物层140的叠层105。
然而，根据上面对各层作用的分析可知，只要形成三层(由内向外依次称为“第一材料层”、“第二材料层”和“第三材料层”)的叠层，就可以实现本发明的效果。
下面参考附图3A-3F描述采用三层的叠层的制造半导体器件的方法的另一个实施方式。
首先，如图3A所示，在衬底100上形成栅极。衬底100可以包括硅(Si)，优选是(100)晶面。栅极邻近沟道区。例如栅极可以位于沟道区上方。以栅极为掩模执行轻掺杂区(LDD)注入之后，依次沉积第一材料层220、第二材料层230和第三材料层240，从而形成叠层205。叠层205覆盖衬底100的表面和栅极的上表面以及栅极的两侧侧壁。
第三材料层240可以较厚，而第一材料层220和第二材料层230可以较薄。第二材料层230可以是氧化硅层，而第一材料层220和第三材料层240可以是氮化硅层。
第一材料层220和第三材料层240之一或两者也可以替换为氮氧化物层，例如，可以是氮氧化硅。
然后，如图3B所示，对叠层205进行蚀刻，以在栅极的两侧侧壁上形成侧壁间隔件250。侧壁间隔件250包括第一材料层220的剩余部分225、第二材料层230的剩余部分235和第三材料层240的剩余部分245。然后执行离子注入以在栅极两侧分别形成源区和漏区。
接下来，如图3C所示，通过相对于第二材料层230的剩余部分235具有高选择比的湿法或干法蚀刻工艺，去除第三材料层240的剩余部分245的部分或全部。这里，第二材料层230的剩余部分235用作阻挡层，从而保护下面的第一材料层220的剩余部分225不被去除。
接下来，如图3D所示，在执行硅化物形成工艺之前，执行预清洗工艺。在预清洗工艺中，源区、漏区和栅极表面的氧化物被清除。同时，第二材料层230的剩余部分235的部分或全部也被去除。
预清洗工艺不清除第一材料层220的剩余部分225。
接下来，如图3E所示，在源区、漏区和栅极上部形成硅化物160。例如，在源区、漏区和栅极上沉积金属，例如镍(Ni)或铂(Pt)，执行硅化工艺，形成金属硅化物。
然后，如图3F所示，沉积应力膜170，以覆盖硅化物160和第一材料层220的剩余部分225。
对于具有n型沟道区的NMOS器件区域，沉积具有拉伸应力的膜。对于具有p型沟道区的PMOS器件区域，沉积具有压缩应力的膜。
作为应力膜的示例，可以采用热化学气相沉积方法沉积的Si3N4薄膜作为具有拉伸应力的膜，并且可以采用等离子体化学气相沉积方法沉积的Si3N4薄膜作为具有压缩应力的膜。
如图3F所示，根据该实施方式的方法形成的半导体器件包括：衬底上的栅极；栅极两侧的源区和漏区；源区、漏区、栅极上部的硅化物160；源区上部的硅化物与栅极之间、漏区上部的硅化物与栅极之间以及栅极侧壁上的“L”形第一材料层225；以及覆盖硅化物160和“L”形第一材料层225的应力膜170。第一材料与氧化物相比，在硅化物形成工艺之前的预清洗操作中具有不同的选择比，从而在暴露的氧化物被去除的同时，能够保留“L”形第一材料层225。例如，第一材料例如可以是氮化硅或氮氧化硅。
图2F所示半导体器件与图3所示半导体器件相比，在“L”形第一材料层与衬底之间以及“L”形第一材料层与栅极侧壁之间进一步提供了“L”形氧化硅层。
在该实施方式中，在蚀刻形成包括第一材料层、第二材料层和第三材料层的剩余部分的侧壁间隔件之后，第三材料层的剩余部分用于在源漏离子注入时限定重掺杂区范围。
第二材料层的剩余部分用于在蚀刻去除第三材料层的剩余部分时做阻挡层，以保护下面的第一材料层的剩余部分。
第一材料层与第二材料层具有不同的属性，在预清洗等操作中，对第一材料层与第二材料层有不同的选择比，从而在第二材料层的剩余部分被部分或全部去除的同时，能够保留第一材料层的剩余部分。而第一材料层的剩余部分限定了源区和漏区上硅化物的形成范围，确保了源区和漏区上的硅化物与沟道区之间具有一定的距离，从而避免了硅化物与沟道区短路的风险。
可见，采用上述第一材料层、第二材料层和第三材料层的叠层即可实现本发明的效果。在此之外，可以添加其它材料层。
并且，第一材料层、第二材料层和第三材料层的材料也不限于上面给出的具体示例，只要能够分别实现其各自的上述作用即可。
另外，第三材料层可以根据侧壁间隔件的厚度的设计来确定。第二材料层和第一材料层可以较薄，只要在上一层被去除时，蚀刻过程足以停止下来即可。这样，当第三材料层被最终去除之后，所沉积的应力膜与沟道区的距离将明显减小。
这样，本公开提供了一种制造半导体器件的方法。该方法包括以下步骤：在衬底上形成栅极；形成从内往外依次包括第一材料层、第二材料层和第三材料层的叠层，以覆盖衬底表面和栅极的上表面以及栅极的两侧侧壁；蚀刻叠层，以在栅极的两侧侧壁上形成侧壁间隔件，侧壁间隔件包括第一材料层、第二材料层和第三材料层的剩余部分；执行离子注入以在栅极两侧分别形成源区和漏区；去除第三材料层的剩余部分的部分或全部；执行预清洗工艺，其中第二材料层的剩余部分的部分或全部被去除；在源区、漏区和栅极上部形成硅化物；沉积应力膜，以覆盖硅化物和第一材料层的剩余部分。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
上面的描述是为了示例和描述的目的而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。

Claims (11)

1.一种制造半导体器件的方法，包括：
在衬底上形成栅极；
形成从内往外依次包括第一材料层、第二材料层和第三材料层的叠层，以覆盖所述衬底表面和所述栅极的上表面以及所述栅极的两侧侧壁；
蚀刻所述叠层，以在所述栅极的两侧侧壁上形成侧壁间隔件，所述侧壁间隔件包括所述第一材料层、所述第二材料层和所述第三材料层的剩余部分；
执行离子注入以在所述栅极两侧分别形成源区和漏区；
去除所述第三材料层的所述剩余部分的部分或全部；
执行预清洗工艺，其中所述第二材料层的所述剩余部分的部分或全部被去除；
在所述源区、所述漏区和所述栅极上部形成硅化物；
沉积应力膜，以覆盖所述硅化物和所述第一材料层的所述剩余部分。
2.如权利要求1所述的方法，其中在去除所述第三材料层的所述剩余部分的部分或全部时，所述第二材料层的所述剩余部分用作阻挡层。
3.如权利要求2所述的方法，其中所述去除所述第三材料层的所述剩余部分的部分或全部的步骤是通过相对于所述第二材料层具有高选择比的湿法或干法蚀刻工艺执行的。
4.如权利要求1所述的方法，其中所述第一材料层和所述第三材料层是氮化硅层或氮氧化硅层，所述第二材料层是氧化硅层。
5.如权利要求1所述的方法，其中，
所述叠层还包括位于所述第一材料层之下的氧化物层，
所述侧壁间隔件还包括所述氧化物层的剩余部分，并且
在执行所述预清洗工艺时，所述第一材料层的所述剩余部分用作阻挡层，以避免所述氧化物层被去除。
6.如权利要求5所述的方法，其中所述氧化物层是氧化硅层。
7.如权利要求1-5任何一项中所述的方法，其中所述栅极邻近沟道区，并且
所述沟道区是n型沟道区，所述应力膜是具有拉伸应力的膜；或者
所述沟道区是p型沟道区，所述应力膜是具有压缩应力的膜。
8.一种半导体器件，包括：
衬底上的栅极；
所述栅极两侧的源区和漏区；
所述源区、漏区、栅极上部的硅化物；
所述源区上部的硅化物与所述栅极之间、所述漏区上部的硅化物与所述栅极之间以及所述栅极侧壁上的“L”形第一材料层，所述第一材料与氧化物相比，在硅化物形成工艺之前的预清洗操作中具有不同的选择比，从而在暴露的氧化物被去除的同时，能够保留所述“L”形第一材料层；以及
覆盖所述硅化物和所述“L”形第一材料层的应力膜。
9.如权利要求8所述的半导体器件，其中所述第一材料是氮化硅或氮氧化硅。
10.如权利要求8所述的半导体器件，还包括位于所述“L”形第一材料层与所述衬底之间以及所述“L”形第一材料层与所述栅极侧壁之间的“L”形氧化硅层。
11.如权利要求8-10中任何一项所述的半导体器件，其中所述栅极邻近沟道区，并且
所述沟道区是n型沟道区，所述应力膜是具有拉伸应力的膜；或者
所述沟道区是p型沟道区，所述应力膜是具有压缩应力的膜。
CN201110131064.1A 2011-05-20 2011-05-20 半导体器件及其制造方法 Active CN102789986B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110131064.1A CN102789986B (zh) 2011-05-20 2011-05-20 半导体器件及其制造方法
US13/325,021 US20120292673A1 (en) 2011-05-20 2011-12-13 Semiconductor Device and Manufacturing Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110131064.1A CN102789986B (zh) 2011-05-20 2011-05-20 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102789986A true CN102789986A (zh) 2012-11-21
CN102789986B CN102789986B (zh) 2015-03-04

Family

ID=47155358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110131064.1A Active CN102789986B (zh) 2011-05-20 2011-05-20 半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US20120292673A1 (zh)
CN (1) CN102789986B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107237A (zh) * 2012-12-06 2013-05-15 杭州赛昂电力有限公司 单晶硅太阳能电池及其制作方法
CN103972063A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种优化离子注入区域形貌的方法
CN104103586A (zh) * 2013-04-10 2014-10-15 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105097694A (zh) * 2014-05-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN105826199A (zh) * 2015-01-08 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN110148563A (zh) * 2019-05-23 2019-08-20 武汉新芯集成电路制造有限公司 一种半导体器件及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391173B2 (en) 2014-04-22 2016-07-12 International Business Machines Corporation FinFET device with vertical silicide on recessed source/drain epitaxy regions
US11728383B2 (en) * 2020-09-25 2023-08-15 Applied Materials, Inc. Localized stressor formation by ion implantation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897303A (zh) * 2005-07-14 2007-01-17 台湾积体电路制造股份有限公司 半导体装置及其形成方法
JP2007528593A (ja) * 2003-10-20 2007-10-11 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｓｉ：ＣおよびＳｉＧｅエピタキシャル成長ソース／ドレインを用いた高性能で応力が向上されたＭＯＳＦＥＴおよび製造方法
CN101150064A (zh) * 2006-09-21 2008-03-26 联华电子股份有限公司 移除间隙壁的方法、金氧半导体晶体管元件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321155B2 (en) * 2004-05-06 2008-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Offset spacer formation for strained channel CMOS transistor
US8304834B2 (en) * 2005-01-27 2012-11-06 Globalfoundries Singapore Pte. Ltd. Semiconductor local interconnect and contact
JP5091397B2 (ja) * 2005-10-27 2012-12-05 パナソニック株式会社 半導体装置
US7759206B2 (en) * 2005-11-29 2010-07-20 International Business Machines Corporation Methods of forming semiconductor devices using embedded L-shape spacers
US7495280B2 (en) * 2006-05-16 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with corner spacers
US7648924B2 (en) * 2007-03-30 2010-01-19 Macronix International Co., Ltd. Method of manufacturing spacer
US7923321B2 (en) * 2008-11-03 2011-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for gap filling in a gate last process
US7759205B1 (en) * 2009-01-16 2010-07-20 Advanced Micro Devices, Inc. Methods for fabricating semiconductor devices minimizing under-oxide regrowth

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007528593A (ja) * 2003-10-20 2007-10-11 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｓｉ：ＣおよびＳｉＧｅエピタキシャル成長ソース／ドレインを用いた高性能で応力が向上されたＭＯＳＦＥＴおよび製造方法
CN1897303A (zh) * 2005-07-14 2007-01-17 台湾积体电路制造股份有限公司 半导体装置及其形成方法
US20070013010A1 (en) * 2005-07-14 2007-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. High performance MOS device with graded silicide
CN101150064A (zh) * 2006-09-21 2008-03-26 联华电子股份有限公司 移除间隙壁的方法、金氧半导体晶体管元件及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107237A (zh) * 2012-12-06 2013-05-15 杭州赛昂电力有限公司 单晶硅太阳能电池及其制作方法
CN103107237B (zh) * 2012-12-06 2016-03-23 杭州赛昂电力有限公司 单晶硅太阳能电池及其制作方法
CN104103586A (zh) * 2013-04-10 2014-10-15 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104103586B (zh) * 2013-04-10 2017-03-22 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN103972063A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种优化离子注入区域形貌的方法
CN103972063B (zh) * 2014-05-20 2017-04-19 上海华力微电子有限公司 一种优化离子注入区域形貌的方法
CN105097694A (zh) * 2014-05-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN105097694B (zh) * 2014-05-21 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN105826199A (zh) * 2015-01-08 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN110148563A (zh) * 2019-05-23 2019-08-20 武汉新芯集成电路制造有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN102789986B (zh) 2015-03-04
US20120292673A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
CN102789986A (zh) 半导体器件及其制造方法
US8441072B2 (en) Non-planar semiconductor structure and fabrication method thereof
JP2006024784A (ja) 半導体装置およびｃｍｏｓ集積回路装置
US20120309152A1 (en) Method of Fabricating Semiconductor Devices
JP5268859B2 (ja) 半導体装置
CN107564859A (zh) 半导体装置及其制造方法
US10319641B2 (en) Semiconductor device having gate structure
CN103094211B (zh) 制造半导体器件的方法
CN103165454B (zh) 半导体器件及其制造方法
US9419139B2 (en) Nitride layer protection between PFET source/drain regions and dummy gate during source/drain etch
CN102117773B (zh) 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
US10643997B2 (en) Semiconductor device with metal gates
CN106816413B (zh) 一种半导体器件的制造方法
KR100725376B1 (ko) 반도체 장치 및 그 제조 방법
US9362382B1 (en) Method for forming semiconductor device with low sealing loss
CN103107090B (zh) 制造半导体器件的方法
CN103377933B (zh) Mos晶体管的制造方法
CN109830433B (zh) 制作半导体元件的方法
TWI533379B (zh) 半導體裝置及其製造方法
CN102054769A (zh) 互补型金属氧化物半导体结构的形成方法
JP2009094113A (ja) 半導体装置
TWI559543B (zh) 半導體裝置與其形成方法
CN104425382B (zh) 半导体器件的制造方法
TWI582832B (zh) 磊晶層的製作方法
CN105355597B (zh) 利用应力记忆效应的cmos器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant