CN103107090B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN103107090B
CN103107090B CN201110359964.1A CN201110359964A CN103107090B CN 103107090 B CN103107090 B CN 103107090B CN 201110359964 A CN201110359964 A CN 201110359964A CN 103107090 B CN103107090 B CN 103107090B
Authority
CN
China
Prior art keywords
dummy grid
metal gates
gas
treating processes
filling opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110359964.1A
Other languages
English (en)
Other versions
CN103107090A (zh
Inventor
李凤莲
倪景华
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110359964.1A priority Critical patent/CN103107090B/zh
Publication of CN103107090A publication Critical patent/CN103107090A/zh
Application granted granted Critical
Publication of CN103107090B publication Critical patent/CN103107090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种制造半导体器件的方法，包括：a）提供半导体衬底，所述半导体衬底上形成有第一伪栅极、第一金属栅极以及包围所述第一伪栅极和所述第一金属栅极的层间介电层；b）去除所述第一伪栅极以形成第一填充开口；c）执行N2H2气体处理工艺；以及d）在所述第一填充开口内形成第二金属栅极。本发明的方法通过在去除伪栅极之后执行N2H2气体处理工艺来去除聚合物并还原氧化物，以避免这些聚合物和氧化物存在N型金属栅极和P型金属栅极的界面处而影响N型晶体管和P型晶体管的导通。

Description

制造半导体器件的方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种制造半导体器件的方法。
背景技术
随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅泄漏增大以及多晶硅栅出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，金属栅极技术采用具有较低电阻的金属作为栅极，并且采用具有较大介电常数的材料作为栅介电层。
金属栅极技术包括先形成栅（Gate-first）工艺和后形成栅（Gate-last）工艺。Gate-first工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之前形成金属栅极，Gate-last工艺则与之相反。由于Gate-first工艺中金属栅极需经受高温工序，因此该工艺可能会引起热稳定性、阈值电压漂移和栅堆叠层再生长等问题，这对于PMOS来说是非常严重的问题。
在Gate-last工艺中，由于N型晶体管和P型晶体管需要包含不同的功函数层，因此，通常需要分别形成N型晶体管的金属栅极和P型晶体管的金属栅极。图1A-1D为采用现有技术的Gate-last工艺形成半导体器件过程中各步骤的剖视图。如图1A所示，提供半导体衬底100。半导体衬底100上形成有用于形成N型金属栅极的第一伪栅极101和用于形成P型金属栅极的第二伪栅极102。在半导体衬底300上以及第一伪栅极101和第二伪栅极102的两侧还形成有应力层103。在应力层103上形成有层间介电层104。如图1B所示，去除第二伪栅极102，以形成第二填充开口105。如图1C所示，在第二填充开口105内形成P型金属栅极106，P型金属电极106包括P型功函数金属层和金属层（均未示出）。如图1D所示，去除第一伪栅极101，以形成第一填充开口107。然后，在该第一填充开口107内填充N型功函数金属层和金属层即可以形成N型金属栅极。
目前，常用的伪栅极材料为多晶硅。在去除多晶硅的伪栅极时，很容易在相邻的N型金属栅极和P型金属栅极的界面处（尤其是沿第一伪栅极的纵向方向上相邻的N型金属栅极和P型金属栅极的界面处）产生聚合物和氧化物。这样聚合物和氧化物存在N型金属栅极和P型金属栅极的界面处使得N型晶体管和P型晶体管的导通需要较大的电压。
因此，目前急需一种制造半导体器件的方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种制造半导体器件的方法，包括：a）提供半导体衬底，所述半导体衬底上形成有第一伪栅极、第一金属栅极以及包围所述第一伪栅极和所述第一金属栅极的层间介电层；b）去除所述第一伪栅极以形成第一填充开口；c）执行N2H2气体处理工艺；以及d）在所述第一填充开口内形成第二金属栅极。
优选地，所述c）步骤中的所述N2H2气体处理工艺中反应腔室的压力为500-2000mTorr。
优选地，所述c）步骤中的所述N2H2气体处理工艺中N2H2气体的流速为1000-5000sccm。
优选地，所述c）步骤中的所述N2H2气体处理工艺中的反应功率为2000-5000W。
优选地，所述b）步骤中去除所述第一伪栅极的方法为干法刻蚀。
优选地，所述N2H2气体处理工艺是在所述干法刻蚀的腔室内进行的原位N2H2气体处理工艺。
优选地，在所述c）步骤之后还包括清洗步骤，其中，清洗剂包括N-甲基吡咯烷酮。
优选地，所述a）步骤包括：在所述半导体衬底上形成有第一伪栅极、第二伪栅极以及包围所述第一伪栅极和所述第二伪栅极的层间介电层；去除所述第二伪栅极，以形成第二填充开口；在所述层间介电层和所述第一伪栅极上以及所述第二填充开口依次形成第一功函数层和第一金属层；以及去除所述第二填充开口外的所述第一功函数层和所述第一金属层，以形成第一金属栅极。
优选地，所述d）步骤包括：在所述层间介电层和所述第一金属栅极上以及所述第一填充开口内依次形成第二功函数层和第二金属层；以及去除所述第一填充开口外的所述第二功函数层和所述第二金属层，以形成第二金属栅极。
优选地，所述第一金属栅极为N型金属栅极和P型金属栅极中的一个，且所述第二金属栅极为N型金属栅极和P型金属栅极中的另一个。
综上所示，本发明的方法通过在去除伪栅极之后执行N2H2气体处理工艺来去除聚合物并还原氧化物，以避免这些聚合物和氧化物存在于N型金属栅极和P型金属栅极的界面处而影响N型晶体管和P型晶体管的导通。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1D为采用现有技术的Gate-last工艺形成半导体器件过程中各步骤的剖视图；
图2为根据本发明一个实施方式制作半导体器件工艺流程图；
图3A-3G为根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
图2示出了根据本发明一个实施方式制作半导体器件工艺流程图，图3A-3G示出了根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。应当注意的是，半导体器件中的部分器件结构可以由CMOS制作流程来制造，因此在本发明的方法之前、之中或之后可以提供额外的工艺，且其中某些工艺在此仅作简单的描述。下面将结合图2和图3A-3G来详细说明本发明的制作方法。
执行步骤201，提供半导体衬底，该半导体衬底上形成有第一伪栅极、第一金属栅极以及包围第一伪栅极和第一金属栅极的层间介电层。
根据本发明一个实施方式，步骤201可以通过以下工艺来实现。
如图3A所示，在半导体衬底300上形成有第一伪栅极301、第二伪栅极302以及包围第一伪栅极301和第二伪栅极302的层间介电层304。
半导体衬底300可以为以下所提到的材料中的至少一种：硅、砷化镓、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。在半导体衬底300中可以形成有掺杂区域（未示出），例如N型阱区和P型阱区。此外，半导体衬底300中还可以包括隔离结构320，例如浅沟槽隔离（STI）等，隔离结构320可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其它现有的低介电常数材料形成。
半导体衬底300上形成有第一伪栅极301和第二伪栅极302，其中，第一伪栅极301和第二伪栅极302中的一个用于形成P型晶体管的P型金属栅极，第一伪栅极301和第二伪栅极302中的另一个用于形成N型晶体管的N型金属栅极。也就是说，可以使用第一伪栅极301形成P型金属栅极，使用第二伪栅极302形成N型金属栅极；或者可以使用第一伪栅极301形成N型金属栅极，使用第二伪栅极302形成P型金属栅极。第一伪栅极301和第二伪栅极302的材料可以为本领域中常用的形成伪栅极的材料，例如多晶硅。此外，在半导体衬底300与第一伪栅极301和第二伪栅极302之间还可以形成有高介电常数层（未示出），其厚度可以为10-30埃。高介电常数层可包含氧化铪（HfOx），或者选择性地包含HfSiOx、HfSiON、HfTaO、HfTiO、HfZrO或前述的组合。半导体衬底300中或其上还可以形成有公知的元件（未示出），例如包括浅掺杂区、源/漏极区、P型晶体管的硅锗元件、硅化物、接触孔刻蚀停止层（CESL），这些公知的元件可以进行额外的CMOS工艺来形成。
此外，在半导体衬底300上还形成有包围第一伪栅极301和第二伪栅极302的层间介电层304。层间介电层304可包含由高深宽比（HARP）和/或高密度等离子体（HDP）沉积工艺形成的氧化物。优选地，在半导体衬底300上以及第一伪栅极301和第二伪栅极302的两侧还可以形成有的应力层303，以提高沟道内载流子的迁移率。
如图3B所示，去除第二伪栅极302，以形成填充开口305。去除第二伪栅极302的方法可以干法刻蚀，也可以为湿法刻蚀。作为示例，采用干法刻蚀来去除第二伪栅极302，当第二伪栅极302的材料为多晶硅时，所使用的刻蚀气体可以为氯气、氦气、六氟乙烷、氧气和氟化硫等中的一种或多种。
如图3C所示，在层间介电层304和第一伪栅极301上以及填充开口305依次形成第一功函数层306和第一金属层307。由于N型金属栅极和P型金属栅极需要具有不同的功函数，因此，当第二伪栅极302用于形成P型晶体管时，第一功函数层306为用于形成P型金属栅极的功函数层；当第二伪栅极302用于形成N型晶体管时，第一功函数层306为用于形成N型金属栅极的功函数层。作为示例，第一功函数层306可包含例如氮化钛、钌、钼、铝、氮化钨、前述的氧化物或者硅化物的衍生物或者前述组合的单一金属层或复合金属层，以提高有效功函数（EWF）值。第一功函数层306可以由原子层沉积法（ALD）、物理气相沉积法（PVD）或其它合适技术形成。当意预在填充开口305内形成P型金属栅极时，第一功函数层306的厚度可以约为50-100埃；当意预在填充开口305内形成N型金属栅极时，第一功函数层306的厚度应当小于P型金属栅极的功函数层的厚度，并经热处理工艺调整其功函数。第一金属层307可以包含铝、铜等具有良好导电性能的金属。
如图3D所示，去除填充开口305外的第一功函数层306和第一金属层307，以形成第一金属栅极308。去除第一功函数层306和第一金属层307的方法可以为刻蚀法或化学机械研磨法。
执行步骤202，去除第一伪栅极以形成第一填充开口。
如图3E所示，去除第一伪栅极301，以形成第一填充开口309。去除第一伪栅极301的方法可以干法刻蚀，也可以为湿法刻蚀。作为示例，采用干法刻蚀来去除第一伪栅极301，当第一伪栅极301的材料为多晶硅时，所使用的刻蚀气体可以为氯气、氦气、六氟乙烷、氧气和氟化硫等中的一种或多种。
执行步骤203，执行N2H2气体处理工艺。
N2H2气体处理工艺为向反应腔室内通入N2H2气体，并施加一定的功率，以去除在去除伪栅极过程中形成的聚合物和并还原去除伪栅极过程中形成的氧化物，进而避免影响N型晶体管和P型晶体管的导通。作为示例，N2H2气体处理工艺中反应腔室的压力可以为500-2000mTorr。N2H2气体处理工艺中的反应功率可以为2000-5000W。N2H2气体的流速可以为1000-5000sccm，其中，sccm是标准状态下，也就是1个大气压、25摄氏度下每分钟1立方厘米（1cm3/min）的流速。
根据本发明一个实施方式，采用干法刻蚀来去除第一伪栅极301，且N2H2气体处理工艺可以是在上述干法刻蚀的腔室内进行的原位（in-situ）N2H2气体处理工艺，以减少工艺步骤。
此外，在执行N2H2气体处理工艺之后还包括清洗步骤，以保证聚合物被完全去除。其中，清洗剂可以包括N-甲基吡咯烷酮（N-methyl-2-pyrrolidone）。
执行步骤204，在第一填充开口内形成第二金属栅极。
根据本发明一个实施方式，步骤204包括以下两个步骤。
首先，如图3F所示，在层间介电层304和第一金属栅极308上以及第一填充开口309内依次形成第二功函数层310和第二金属层311。第二功函数层310和第二金属层311的材料和形成方法可以参照对第一功函数层306和第一金属层307的描述，因此不再详述。
然后，如图3G所示，去除第一填充开口309外的第二功函数层310和第二金属层311，以形成第二金属栅极312。去除第二功函数层310和第二金属层311的方法可以为刻蚀法或化学机械研磨法。
第一金属栅极308可以为N型金属栅极和P型金属栅极中的一个，且第二金属栅极312可以为N型金属栅极和P型金属栅极中的另一个。
综上所示，本发明的方法通过在去除伪栅极之后执行N2H2气体处理工艺来去除聚合物并还原氧化物，以避免这些聚合物和氧化物存在于N型金属栅极和P型金属栅极的界面处而影响N型晶体管和P型晶体管的导通。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种制造半导体器件的方法，包括：
a)提供半导体衬底，所述半导体衬底上形成有第一多晶硅伪栅极、第一金属栅极以及包围所述第一多晶硅伪栅极和所述第一金属栅极的层间介电层；
b)利用干法刻蚀或湿法刻蚀去除所述第一多晶硅伪栅极以形成第一填充开口；
c)执行N2H2气体处理工艺，以去除刻蚀第一多晶硅伪栅极时产生的聚合物和氧化物；以及
d)在所述第一填充开口内形成第二金属栅极。
2.如权利要求1所述的方法，其特征在于，所述c)步骤中的所述N2H2气体处理工艺中反应腔室的压力为500-2000mTorr。
3.如权利要求1所述的方法，其特征在于，所述c)步骤中的所述N2H2气体处理工艺中N2H2气体的流速为1000-5000sccm。
4.如权利要求1所述的方法，其特征在于，所述c)步骤中的所述N2H2气体处理工艺中的反应功率为2000-5000W。
5.如权利要求1所述的方法，其特征在于，所述b)步骤中去除所述第一多晶硅伪栅极的方法为干法刻蚀。
6.如权利要求5所述的方法，其特征在于，所述N2H2气体处理工艺是在所述干法刻蚀的腔室内进行的原位N2H2气体处理工艺。
7.如权利要求1所述的方法，其特征在于，在所述c)步骤之后还包括清洗步骤，其中，清洗剂包括N-甲基吡咯烷酮。
8.如权利要求1所述的方法，其特征在于，所述a)步骤包括：
在所述半导体衬底上形成有第一多晶硅伪栅极、第二伪栅极以及包围所述第一多晶硅伪栅极和所述第二伪栅极的层间介电层；
去除所述第二伪栅极，以形成第二填充开口；
在所述层间介电层和所述第一多晶硅伪栅极上以及所述第二填充开口依次形成第一功函数层和第一金属层；以及
去除所述第二填充开口外的所述第一功函数层和所述第一金属层，以形成第一金属栅极。
9.如权利要求1所述的方法，其特征在于，所述d)步骤包括：
在所述层间介电层和所述第一金属栅极上以及所述第一填充开口内依次形成第二功函数层和第二金属层；以及
去除所述第一填充开口外的所述第二功函数层和所述第二金属层，以形成第二金属栅极。
10.如权利要求1所述的方法，其特征在于，所述第一金属栅极为N型金属栅极和P型金属栅极中的一个，且所述第二金属栅极为N型金属栅极和P型金属栅极中的另一个。
CN201110359964.1A 2011-11-14 2011-11-14 制造半导体器件的方法 Active CN103107090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110359964.1A CN103107090B (zh) 2011-11-14 2011-11-14 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110359964.1A CN103107090B (zh) 2011-11-14 2011-11-14 制造半导体器件的方法

Publications (2)

Publication Number Publication Date
CN103107090A CN103107090A (zh) 2013-05-15
CN103107090B true CN103107090B (zh) 2016-04-06

Family

ID=48314852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110359964.1A Active CN103107090B (zh) 2011-11-14 2011-11-14 制造半导体器件的方法

Country Status (1)

Country Link
CN (1) CN103107090B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845628A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN107442336A (zh) * 2017-09-12 2017-12-08 深圳市华星光电技术有限公司 一种涂布机喷头的清洗装置及清洗方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790667A (zh) * 2004-11-15 2006-06-21 国际商业机器公司 通孔活性离子刻蚀方法
CN102142367A (zh) * 2010-01-29 2011-08-03 台湾积体电路制造股份有限公司 集成电路的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790667A (zh) * 2004-11-15 2006-06-21 国际商业机器公司 通孔活性离子刻蚀方法
CN102142367A (zh) * 2010-01-29 2011-08-03 台湾积体电路制造股份有限公司 集成电路的制造方法

Also Published As

Publication number Publication date
CN103107090A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
US9685531B2 (en) Method for manufacturing semiconductor device having metal gate
US9013003B2 (en) Semiconductor structure and process thereof
US8119473B2 (en) High temperature anneal for aluminum surface protection
CN103094209B (zh) 半导体器件的制作方法
US8343872B2 (en) Method of forming strained structures with compound profiles in semiconductor devices
CN107799591A (zh) Ldmos及其形成方法
US20140017867A1 (en) Semiconductor device having metal gate and manufacturing method thereof
CN110034067B (zh) 半导体器件及其形成方法
US20150115335A1 (en) Mechanism for forming metal gate structure
CN103094214B (zh) 制作半导体器件的方法
CN103094211B (zh) 制造半导体器件的方法
CN103094082A (zh) 制作半导体器件的方法
US9941152B2 (en) Mechanism for forming metal gate structure
CN103531470A (zh) 一种半导体器件以及制作半导体器件的方法
CN103107090B (zh) 制造半导体器件的方法
CN105244318A (zh) 一种半导体器件及其制造方法和电子装置
US20140035058A1 (en) Semiconductor Devices and Methods of Manufacturing the Same
CN104681420A (zh) 半导体器件的形成方法
CN103094210B (zh) 制作半导体器件的方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN103578946B (zh) 一种半导体器件的形成方法
CN103578953B (zh) 半导体集成电路制造的方法
CN104766883A (zh) 一种半导体器件及其制作方法
CN103177944B (zh) 制作半导体器件的方法
CN103187253B (zh) 制作半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant