CN110034067B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN110034067B
CN110034067B CN201810029723.2A CN201810029723A CN110034067B CN 110034067 B CN110034067 B CN 110034067B CN 201810029723 A CN201810029723 A CN 201810029723A CN 110034067 B CN110034067 B CN 110034067B
Authority
CN
China
Prior art keywords
tfet
region
cmos
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810029723.2A
Other languages
English (en)
Other versions
CN110034067A (zh
Inventor
王文博
唐粕人
卜伟海
宁先捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810029723.2A priority Critical patent/CN110034067B/zh
Publication of CN110034067A publication Critical patent/CN110034067A/zh
Application granted granted Critical
Publication of CN110034067B publication Critical patent/CN110034067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件及其形成方法，所述方法包括：提供半导体衬底，所述半导体衬底包括TFET区以及CMOS区；采用第一覆盖层覆盖TFET区，并在第一覆盖层的保护下在CMOS区内形成CMOS轻掺杂漏区，以及进行第一退火工艺处理；去除第一覆盖层，形成TFET栅极侧墙以及CMOS栅极侧墙；在TFET区和CMOS区形成源漏掺杂区，并进行第二退火工艺处理；形成覆盖CMOS区的保护层，在保护层的保护下去除TFET栅极侧墙的至少一部分，并暴露出TFET栅极与TFET区的源漏掺杂区之间的半导体衬底；在TFET区内形成TFET轻掺杂漏区。本发明方案可以提高TFET轻掺杂漏区结面的浓度梯度，提高器件隧穿几率和开态电流。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体技术的发展，器件的短沟道效应等负面影响也愈加严重。可以通过采用隧穿场效应晶体管(Tunneling Field-effect Transistor，TFET)取代传统的金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)来减小短沟道效应的影响。由于TFET亚阈值特性优秀，工作电压相比CMOS可大幅降低，因此适用于超低漏电超低功耗领域。与常规CMOS不同的是，TFET的源区与漏区的掺杂类型不同。
在电路设计中，TFET往往需要搭配标准CMOS器件，因此TFET工艺与CMOS工艺往往设置为互相兼容。具体地，由于TFET驱动电流较低，电路中高频部分仍需要常规CMOS器件完成，因此采用TFET替代部分CMOS电路以达到降低功耗和漏电的目的。
在现有TFET的制造工艺中，TFET轻掺杂漏区(Lightly DopedDrain，LDD)工艺与CMOS LDD工艺均在LDD退火(Anneal)工艺之前进行的，例如在CMOS LDD工艺之前或之后采用离子注入工艺形成TFET LDD，因此TFET LDD的掺杂离子会经历LDD Anneal以及形成源漏掺杂区之后的源漏退火(Source/Drain Anneal)，由于退火工艺中的高温会影响TFET LDD的掺杂离子的热预算，并且降低TFET LDD结面的浓度梯度，容易导致TFET隧穿几率以及驱动电流降低，器件隧穿几率和开态电流下降。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，可以提高TFET LDD结面的浓度梯度，从而增加TFET的隧穿几率以及驱动电流。
为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底包括TFET区以及CMOS区，所述TFET区和CMOS区的半导体衬底表面分别形成有TFET栅极以及CMOS栅极；采用第一覆盖层覆盖所述TFET区，并在所述第一覆盖层的保护下在所述CMOS区内形成CMOS轻掺杂漏区，以及进行第一退火工艺处理；去除所述第一覆盖层，形成TFET栅极侧墙以及CMOS栅极侧墙，所述TFET栅极侧墙覆盖所述TFET栅极的侧壁，所述CMOS栅极侧墙覆盖所述CMOS栅极的侧壁；在所述TFET区和CMOS区形成源漏掺杂区，并进行第二退火工艺处理；形成覆盖所述CMOS区的保护层，在所述保护层的保护下去除所述TFET栅极侧墙的至少一部分，并暴露出所述TFET栅极与所述TFET区的源漏掺杂区之间的半导体衬底；在所述TFET区内形成TFET轻掺杂漏区。
可选的，所述半导体器件的形成方法还包括：对所述TFET轻掺杂漏区进行第三退火工艺处理。
可选的，所述第三退火工艺选自：尖峰退火、闪灯退火或激光退火。
可选的，对所述TFET轻掺杂漏区进行第三退火工艺处理的工艺参数为：退火温度为1000摄氏度至1500摄氏度；退火时间为0.1毫秒至1分钟。
可选的，所述半导体器件的形成方法还包括：形成金属硅化物，所述金属硅化物覆盖所述半导体衬底的表面。
可选的，在所述形成金属硅化物之前，所述半导体器件的形成方法还包括：去除覆盖所述CMOS区的保护层。
可选的，形成金属硅化物包括：在所述半导体衬底的表面沉积金属，以和所述半导体衬底、TFET栅极以及CMOS栅极反应形成所述金属硅化物。
可选的，在所述TFET区内形成TFET轻掺杂漏区之前，所述半导体器件的形成方法还包括：去除覆盖所述CMOS区的保护层。
可选的，在所述TFET区内形成TFET轻掺杂漏区包括：采用第二覆盖层覆盖所述TFET栅极以及所述TFET区的漏区，并在所述第二覆盖层的保护下在所述TFET区的源区内形成第一TFET轻掺杂漏区；去除所述第二覆盖层；采用第三覆盖层覆盖所述TFET栅极以及所述TFET区的源区，并在所述第三覆盖层的保护下在所述TFET区的漏区内形成第二TFET轻掺杂漏区；去除所述第三覆盖层。
可选的，所述第一TFET轻掺杂漏区与所述第二TFET轻掺杂漏区的掺杂离子分别为N型离子和P型离子。
可选的，在所述TFET区内形成TFET轻掺杂漏区的工艺参数为：注入能量为0.5KeV至20KeV；注入剂量为1E14atom/cm2至5E15atom/cm2；注入角度为0度至7度。
可选的，所述保护层的材料选自氧化硅以及无定形碳。
可选的，形成TFET栅极侧墙包括：在所述TFET栅极的两侧形成第一氧化硅层；在所述第一氧化硅层上形成氮化硅层；在所述氮化硅层上形成第二氧化硅层；其中，所述第一氧化硅层、氮化硅层以及第二氧化硅层形成ONO结构的所述TFET栅极侧墙。
可选的，去除所述TFET栅极侧墙的至少一部分包括：去除所述第二氧化硅层以及所述氮化硅层。
可选的，去除所述第二氧化硅层以及所述氮化硅层包括：采用氢氟酸或反应离子刻蚀去除所述第二氧化硅层；和/或采用热磷酸去除所述氮化硅层。
为解决上述技术问题，本发明实施例提供一种半导体器件，包括：半导体衬底，所述半导体衬底包括TFET区以及CMOS区；TFET栅极以及CMOS栅极，所述TFET栅极位于所述TFET区的半导体衬底表面，所述CMOS栅极位于CMOS区的半导体衬底表面；CMOS轻掺杂漏区，所述CMOS轻掺杂漏区位于所述CMOS区的半导体衬底内；源漏掺杂区，所述源漏掺杂区位于所述TFET区和CMOS区内；TFET栅极侧墙，所述TFET栅极侧墙覆盖所述TFET栅极的侧壁；CMOS栅极侧墙，所述CMOS栅极侧墙覆盖所述CMOS栅极的侧壁；其中，所述TFET栅极侧墙的厚度小于所述CMOS栅极侧墙的厚度。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，提供半导体衬底，所述半导体衬底包括TFET区以及CMOS区，所述TFET区和CMOS区的半导体衬底表面分别形成有TFET栅极以及CMOS栅极；采用第一覆盖层覆盖所述TFET区，并在所述第一覆盖层的保护下在所述CMOS区内形成CMOS轻掺杂漏区，以及进行第一退火工艺处理；去除所述第一覆盖层，形成TFET栅极侧墙以及CMOS栅极侧墙，所述TFET栅极侧墙覆盖所述TFET栅极的侧壁，所述CMOS栅极侧墙覆盖所述CMOS栅极的侧壁；在所述TFET区和CMOS区形成源漏掺杂区，并进行第二退火工艺处理；形成覆盖所述CMOS区的保护层，在所述保护层的保护下去除所述TFET栅极侧墙的至少一部分，并暴露出所述TFET栅极与所述TFET区的源漏掺杂区之间的半导体衬底；在所述TFET区内形成TFET轻掺杂漏区。采用上述方案，可以使TFET轻掺杂漏区的工艺顺序在两道退火工艺处理之后，有助于降低TFET轻掺杂漏区的掺杂离子的热预算，提高TFET轻掺杂漏区结面的浓度梯度，从而增加TFET器件的隧穿几率以及驱动电流。
进一步，在本发明实施例中，对所述TFET轻掺杂漏区进行退火工艺处理采用尖峰退火、闪灯退火或激光退火，相比于采用炉管退火等退火温度较低、退火时间较长的退火工艺，可以更迅速地完成退火激活，降低TFET轻掺杂漏区的掺杂离子扩散程度，进一步降低TFET轻掺杂漏区的掺杂离子的热预算，提高TFET轻掺杂漏区结面的浓度梯度，从而增加TFET器件的隧穿几率以及驱动电流。
进一步，在本发明实施例中，在所述TFET区内形成TFET轻掺杂漏区之后，还可以形成金属硅化物，从而可以利用杂质分凝效应使TFET轻掺杂漏区的掺杂离子向远离半导体衬底表面的方向推进，从而进一步TFET轻掺杂漏区结面的浓度梯度，增加TFET器件的隧穿几率以及驱动电流。
附图说明
图1至图4是现有技术中一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图；
图5是本发明实施例中一种半导体器件的形成方法的流程图；
图6至图16是本发明实施例中一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图。
具体实施方式
如背景技术中所述，在现有TFET的制造工艺中，TFET轻掺杂漏区工艺与CMOS轻掺杂漏区工艺均在LDD退火工艺之前进行的，例如在CMOS轻掺杂漏区工艺之前或之后采用离子注入工艺形成TFET轻掺杂漏区，因此TFET轻掺杂漏区的掺杂离子会经历LDD Anneal以及形成源漏掺杂区之后的Source/Drain Anneal，由于退火工艺中的高温会影响TFET轻掺杂漏区的掺杂离子的热预算，并且降低TFET轻掺杂漏区结面的浓度梯度，容易导致TFET隧穿几率以及驱动电流降低，器件隧穿几率和开态电流下降。
图1至图4是现有技术中一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图。
参照图1，提供半导体衬底100，所述半导体衬底包括TFET区A以及CMOS区B，所述TFET区A和CMOS区B的半导体衬底100表面分别形成有TFET栅极130以及CMOS栅极131。
在具体实施中，由于TFET区A和CMOS区B的工艺往往设置为互相兼容，因此所述TFET栅极130以及CMOS栅极131的构造与工艺参数可以一致。
进一步地，所述半导体器件还可以包括用于器件隔离的浅槽隔离(ShallowTrench Isolation，STI)102，所述浅槽隔离102在TFET区A和CMOS区B的构造与工艺参数可以一致。
参照图2，在TFET区A和CMOS区B分别形成轻掺杂漏区111，以及进行第一退火工艺处理。
具体地，在形成轻掺杂漏区111的过程中，可以采用As作为N型掺杂离子，以及采用BF2作为P型掺杂离子。
更具体而言，采用As、BF2等较大质量的掺杂材料，可以使硅片的上表面成为非晶态(例如为单晶的无序结构)，较大质量材料以及表面非晶态的结合有助于维持轻掺杂漏区111的浅结，从而有助于减少源掺杂区以及漏掺杂区之间的沟道漏电流效应。
在具体实施中，由于第一退火工艺中的高温会影响TFET轻掺杂漏区的掺杂离子的热预算，并且降低TFET轻掺杂漏区结面的浓度梯度，容易导致TFET隧穿几率以及驱动电流降低，器件隧穿几率和开态电流下降。
需要指出的是，虽然在图2中采用同一个附图标记111表示TFET区A以及CMOS区B的轻掺杂漏区，然而在具体实施中，可以采用多道离子注入工艺注入轻掺杂漏区111的掺杂离子，例如在TFET区A采用两道离子注入工艺分别注入N型离子和P型离子，在CMOS区B采用至少一道离子注入工艺注入N型离子。
参照图3，形成TFET栅极侧墙120以及CMOS栅极侧墙125，所述TFET栅极侧墙120覆盖所述TFET栅极130的侧壁，所述CMOS栅极侧墙125覆盖所述CMOS栅极131的侧壁。
在具体实施中，所述TFET栅极侧墙120以及CMOS栅极侧墙125的构造与工艺参数可以一致，例如均形成氧-氮-氧(Oxide-Nitride-Oxide，ONO)结构的栅极侧墙。
具体地，所述ONO结构的栅极侧墙可以包括氧化硅层、氮化硅层以及氧化硅层，由于氧化硅层与氮化硅层产生的应力方向不同，采用ONO结构有助于降低应力，改善所述半导体器件的性能。
参照图4，在所述TFET区A和CMOS区B形成源漏掺杂区115，以及进行第二退火工艺处理。
在具体实施中，由于第二退火工艺中的高温会影响TFET轻掺杂漏区的掺杂离子的热预算，并且降低TFET轻掺杂漏区结面的浓度梯度，容易导致TFET隧穿几率以及驱动电流降低，器件隧穿几率和开态电流下降。
在具体实施中，所述源漏掺杂区115的结深通常比轻掺杂漏区111深，并且由于TFET栅极侧墙120以及CMOS栅极侧墙125的对沟道的保护，所述源漏掺杂区115的掺杂区域距离沟道中心的最短距离比轻掺杂漏区111远。
需要指出的是，虽然在图4中采用同一个附图标记115表示TFET区A以及CMOS区B的源漏掺杂区，然而在具体实施中，可以采用多道离子注入工艺注入源漏掺杂区115的掺杂离子，例如在TFET区A采用两道离子注入工艺分别注入N型离子和P型离子，在CMOS区B采用至少一道离子注入工艺注入N型离子。
本发明的发明人经过研究发现，在现有技术中，TFET轻掺杂漏区的掺杂离子会经历LDD Anneal以及形成源漏掺杂区之后的Source/Drain Anneal的两道高温退火，难以避免高温影响TFET轻掺杂漏区的掺杂离子的热预算，导致降低器件隧穿几率和开态电流。
在本发明实施例中，提供半导体衬底，所述半导体衬底包括TFET区以及CMOS区，所述TFET区和CMOS区的半导体衬底表面分别形成有TFET栅极以及CMOS栅极；采用第一覆盖层覆盖所述TFET区，并在所述第一覆盖层的保护下在所述CMOS区内形成CMOS轻掺杂漏区，以及进行第一退火工艺处理；去除所述第一覆盖层，形成TFET栅极侧墙以及CMOS栅极侧墙，所述TFET栅极侧墙覆盖所述TFET栅极的侧壁，所述CMOS栅极侧墙覆盖所述CMOS栅极的侧壁；在所述TFET区和CMOS区形成源漏掺杂区，并进行第二退火工艺处理；形成覆盖所述CMOS区的保护层，在所述保护层的保护下去除所述TFET栅极侧墙的至少一部分，并暴露出所述TFET栅极与所述TFET区的源漏掺杂区之间的半导体衬底；在所述TFET区内形成TFET轻掺杂漏区。采用上述方案，可以使TFET轻掺杂漏区的工艺顺序在两道退火工艺处理之后，有助于降低TFET轻掺杂漏区的掺杂离子的热预算，提高TFET轻掺杂漏区结面的浓度梯度，从而增加TFET的隧穿几率以及驱动电流。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图5，图5是本发明实施例中一种半导体器件的形成方法的流程图。所述半导体器件的形成方法可以包括步骤S501至步骤S506：
步骤S501：提供半导体衬底，所述半导体衬底包括TFET区以及CMOS区，所述TFET区和CMOS区的半导体衬底表面分别形成有TFET栅极以及CMOS栅极；
步骤S502：采用第一覆盖层覆盖所述TFET区，并在所述第一覆盖层的保护下在所述CMOS区内形成CMOS轻掺杂漏区，以及进行第一退火工艺处理；
步骤S503：去除所述第一覆盖层，形成TFET栅极侧墙以及CMOS栅极侧墙，所述TFET栅极侧墙覆盖所述TFET栅极的侧壁，所述CMOS栅极侧墙覆盖所述CMOS栅极的侧壁；
步骤S504：在所述TFET区和CMOS区形成源漏掺杂区，并进行第二退火工艺处理；
步骤S505：形成覆盖所述CMOS区的保护层，在所述保护层的保护下去除所述TFET栅极侧墙的至少一部分，并暴露出所述TFET栅极与所述TFET区的源漏掺杂区之间的半导体衬底；
步骤S506：在所述TFET区内形成TFET轻掺杂漏区。
下面结合图6至图16对上述各个步骤进行说明。
图6至图16是本发明实施例中一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图。
参照图6，提供半导体衬底200，所述半导体衬底包括TFET区A以及CMOS区B，所述TFET区A和CMOS区B的半导体衬底200表面分别形成有TFET栅极230以及CMOS栅极231。
所述半导体衬底200可以为硅衬底。在其他实施例中，所述半导体衬底200的材料还可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述半导体衬底200还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
优选地，在所述CMOS区B内，所述半导体衬底200可以为轻掺杂的半导体衬底，且掺杂类型与漏区相反。具体地，可以通过向所述半导体衬底200进行离子注入，实现深阱掺杂(Deep Well Implant)。
更具体而言，如果基于所述半导体衬底200形成的CMOS器件是NMOS器件，则所述半导体衬底200的掺杂离子可以为P型离子，例如可以包括B、Ga或In；反之，如果基于所述半导体衬底200形成的是PMOS器件，则所述半导体衬底200的掺杂离子可以为N型离子，例如包括P、As或Sb。
进一步地，所述半导体器件还可以包括用于器件隔离的浅槽隔离202，所述浅槽隔离202在TFET区A和CMOS区B的构造与工艺参数可以一致。在本发明实施例的一种具体实施方式中，形成所述浅槽隔离202的材料可以为氧化硅。在本发明实施例的另一种具体实施方式中，形成所述浅槽隔离202的材料还可以为氮化硅或氮氧化硅。
在本发明实施例的一种具体实施方式中，形成所述浅槽隔离202的工艺可以包括化学气相沉积(Chemical Vapor Deposition，CVD)工艺。在本发明实施例的另一种具体实施方式中，形成所述浅槽隔离202的工艺还可以为物理气相沉积工艺(Physical VaporDeposition，PVD)或原子层沉积(Atomic Layer Deposition，ALD)工艺。
所述TFET栅极230与CMOS栅极231的材料可以包括多晶硅(Poly)。由于多晶硅与半导体衬底200的热胀冷缩系数的差值较小，在后续形成源漏掺杂区的过程中，在栅极结构与半导体衬底200之间不容易产生应力，有利于改善所形成的半导体结构的性能。
需要指出的是，在本发明实施例中，还可以包括形成栅介质层(Gate Oxide，GOX)的步骤。所述栅介质层TFET区A和CMOS区B的构造与工艺参数可以一致。
所述栅介质层可以在后续形成栅极的过程中，用于起到刻蚀停止的作用。
进一步地，所述栅介质层的材料可以为氧化硅，形成所述栅介质层的工艺可以包括：热氧化工艺或原位水汽生成工艺。
参照图7，采用第一覆盖层240覆盖所述TFET区A，并在所述第一覆盖层240的保护下在所述CMOS区B内形成CMOS轻掺杂漏区211，以及进行第一退火工艺处理。
在具体实施中，可以采用光刻胶层作为所述第一覆盖层240，例如可以复用在形成CMOS轻掺杂漏区211时原本就会采用的光刻胶层覆盖包括所述TFET区A在内的区域。
在具体实施中，可以采用多道离子注入工艺注入轻掺杂漏区211的掺杂离子。
具体地，可以在TFET区A采用两道离子注入工艺分别注入N型离子和P型离子，在CMOS区B采用至少一道离子注入工艺注入N型离子。其中，以形成NMOS器件为例，则所述N型离子例如可以包括P、As或Sb，所述P型离子例如可以包括B、Ga或In。
优选地，可以采用As以及BF2实现掺杂，从而可以更好地控制离子注入的结深。
需要指出的是，虽然在图7中采用同一个附图标记211表示TFET区A以及CMOS区B的轻掺杂漏区，然而本发明实施例对于掺杂离子的类型以及离子注入工艺的操作次数不做限制。
进一步地，在所述第一覆盖层240的保护下进行第一退火工艺处理，则由于TFET区A的轻掺杂漏区尚未形成，将不会受到退火工艺的高温影响，相比于现有技术中提前形成TFET区A的轻掺杂漏区，可以有助于降低TFET轻掺杂漏区的掺杂离子的热预算，提高TFET轻掺杂漏区结面的浓度梯度，从而增加TFET的隧穿几率以及驱动电流，提高器件隧穿几率和开态电流。
具体地，所述第一退火工艺可以选自：炉管退火、快速热退火(Rapid ThermalAnnealing，RTA)、尖峰退火、闪灯退火以及激光退火。
优选地，在本发明实施例中，可以采用炉管退火或RTA，以修复晶格缺陷、激活注入的杂质离子以及最小化杂质离子的扩散。
参照图8，形成TFET栅极侧墙220以及CMOS栅极侧墙225，所述TFET栅极侧墙220覆盖所述TFET栅极230的侧壁，所述CMOS栅极侧墙225覆盖所述CMOS栅极231的侧壁。
在具体实施中，所述TFET栅极侧墙220以及CMOS栅极侧墙225的构造与工艺参数可以一致，例如均形成ONO结构的栅极侧墙。
以所述TFET栅极侧墙220采用ONO结构为例，形成所述TFET栅极侧墙220的工艺可以包括：在所述TFET栅极230的两侧形成第一氧化硅层221；在所述第一氧化硅层221上形成氮化硅层222；在所述氮化硅层222上形成第二氧化硅层223；其中，所述第一氧化硅层221、氮化硅层222以及第二氧化硅层223形成ONO结构的TFET栅极侧墙220。
需要指出的是，在形成所述ONO结构的TFET栅极侧墙220时，所述第一氧化硅层221、氮化硅层222以及第二氧化硅层223除了形成在所述TFET栅极侧墙220的两侧，还可以形成在所述TFET栅极侧墙220的顶部，以覆盖所述TFET栅极230。
进一步地，在本发明实施例的一种具体实施方式中，可以回刻蚀去除所述TFET栅极侧墙220顶部的第一氧化硅层221、氮化硅层222以及第二氧化硅层223直至暴露出所述TFET栅极230的顶部表面。
在具体实施中，所述CMOS栅极侧墙225可以与TFET栅极侧墙220一起形成，其构造与工艺参数可以一致，例如可以包括：在所述CMOS栅极侧墙225的两侧形成第一氧化硅层226；在所述第一氧化硅层226上形成氮化硅层227；在所述氮化硅层227上形成第二氧化硅层228；其中，所述第一氧化硅层226、氮化硅层227以及第二氧化硅层228可以形成ONO结构的CMOS栅极侧墙225。
有关CMOS栅极侧墙225的更多详细内容请参照TFET栅极侧墙220的描述，此处不再赘述
参照图9，在所述TFET区A和CMOS区B形成源漏掺杂区215，以及进行第二退火工艺处理。
在具体实施中，所述源漏掺杂区215的结深通常比轻掺杂漏区211深，并且由于TFET栅极侧墙220以及CMOS栅极侧墙225的对沟道的保护，所述源漏掺杂区215的掺杂区域距离沟道中心的最短距离比轻掺杂漏区211远，也即所述CMOS栅极231与所述源漏掺杂区215之间的最短距离可以大于所述CMOS栅极231与所述源漏掺杂区215之间的最短距离。
在具体实施中，可以采用多道离子注入工艺注入源漏掺杂区215的掺杂离子。
具体地，可以在TFET区A采用两道离子注入工艺分别注入N型离子和P型离子，在CMOS区B采用至少一道离子注入工艺注入N型离子。其中，以形成NMOS器件为例，则所述N型离子例如可以包括P、As或Sb，所述P型离子例如可以包括B、Ga或In。
需要指出的是，虽然在图9中采用同一个附图标记215表示TFET区A以及CMOS区B的源漏掺杂区，然而本发明实施例对于掺杂离子的类型以及离子注入工艺的操作次数不做限制。
进一步地，对TFET区A以及CMOS区B的源漏掺杂区进行第二退火工艺处理，由于TFET区A的轻掺杂漏区尚未形成，将不会受到退火工艺的高温影响，相比于现有技术中提前形成TFET区A的轻掺杂漏区，可以有助于降低TFET轻掺杂漏区的掺杂离子的热预算，提高TFET轻掺杂漏区结面的浓度梯度，从而增加TFET的隧穿几率以及驱动电流，提高器件隧穿几率和开态电流。
具体地，所述第二退火工艺可以选自：炉管退火、快速热退火、尖峰退火、闪灯退火以及激光退火。
优选地，在本发明实施例中，可以采用炉管退火或快速热退火，以修复晶格缺陷、激活注入的杂质离子以及最小化杂质离子的扩散。
参照图10，形成覆盖所述CMOS区B的保护层242。
在具体实施中，所述保护层242的材料可以选自氧化硅以及无定形碳。
优选地，可以复用硅化金属阻止层(Salicide Block Layer，SAB)作为所述保护层242，所述SAB的材料可以为氧化硅，可以用于保护硅表面不与沉积的金属(例如Ti、Co)形成金属硅化物(Salicide)，通过设置制造所述SAB的掩膜版图案，可以形成覆盖所述CMOS区B的SAB。
可以理解的是，在选择所述保护层242的材料时，应当选择与氮化硅具有较高的刻蚀选择比的材料，从而在后续刻蚀去除TFET栅极侧墙220的至少一部分时，对CMOS区B进行保护。
参照图11，在所述保护层242的保护下去除所述TFET栅极侧墙220的至少一部分，并暴露出所述TFET栅极230与所述TFET区的源漏掺杂215之间的半导体衬底200。
在本发明实施例的一种具体实施方式中，去除所述TFET栅极侧墙220的至少一部分的工艺可以包括：去除所述第二氧化硅层222(参照图8)以及所述氮化硅层223(参照图8)，并保留所述第一氧化硅层221的至少一部分。
更进一步地，去除所述第二氧化硅层222以及所述氮化硅层223的工艺可以包括：采用氢氟酸或反应离子刻蚀去除所述第二氧化硅层222；和/或采用热磷酸去除所述氮化硅层223。需要指出的是，还可以采用其他方式去除第二氧化硅层222以及所述氮化硅层223，本发明实施例对此不作限制。
可以理解的是，当所述保护层242的材料为氧化硅时，由于在采用氢氟酸或反应离子刻蚀去除所述第二氧化硅层222的过程中，也会对所述保护层242造成伤害，因此应当设置所述保护层242的厚度较厚。
需要指出的是，由于光刻胶材料对于热磷酸的耐腐蚀性不够强，因此如果采用热磷酸去除所述氮化硅层223，则可以选择除光刻胶以外的材料作为保护层242，然而在采用其他溶液去除所述氮化硅层223，且该光刻胶材料对于该其他溶液的耐受性较高时，则可以选用适当厚度的光刻胶作为所述保护层242。
参照图12，去除覆盖所述CMOS区B的保护层242(参照图11)。
在具体实施中，为了避免对TFET区A的半导体器件造成损伤，可以在去除所述保护层242的过程中，采用光刻胶层(图未示)对TFET区A进行覆盖及保护，进而在去除所述保护层242之后，去除该光刻胶层。
进一步地，在所述TFET区B内形成TFET轻掺杂漏区。
具体地，在所述TFET区B内形成TFET轻掺杂漏区可以包括：采用第二覆盖层覆盖所述TFET栅极以及所述TFET区的漏区，并在所述第二覆盖层的保护下在所述TFET区的源区内形成第一TFET轻掺杂漏区；去除所述第二覆盖层；采用第三覆盖层覆盖所述TFET栅极以及所述TFET区的源区，并在所述第三覆盖层的保护下在所述TFET区的漏区内形成第二TFET轻掺杂漏区；去除所述第三覆盖层。
需要指出的是，为了避免对在形成TFET轻掺杂漏区的过程中对CMOS轻掺杂漏区211造成影响，可以采用第二覆盖层以及第三覆盖层对CMOS区B进行覆盖。
参照图13，采用第二覆盖层245覆盖所述TFET栅极230以及所述TFET区A的漏区，并在所述第二覆盖层245的保护下在所述TFET区A的源区内形成第一TFET轻掺杂漏区212。
作为一个非限制性的例子，在所述TFET区内形成TFET轻掺杂漏区的工艺参数可以为：
注入能量为0.5KeV至20KeV；
注入剂量为1E14atom/cm2至5E15atom/cm2；
注入角度为0度至7度，其中，优选角度为7度，有助于通过倾斜角度，使杂质离子进入半导体衬底200后在短距离内发生碰撞，从而减小离子注入过程中的沟道效应。
在具体实施中，可以采用光刻胶层作为所述第二覆盖层245，例如可以复用在形成第一TFET轻掺杂漏区212时原本就会采用的光刻胶层覆盖包括TFET栅极230以及所述TFET区A的漏区在内的区域。
参照图14，去除所述第二覆盖层245(参照图13)，采用第三覆盖层246覆盖所述TFET栅极230以及所述TFET区A的源区，并在所述第三覆盖层246的保护下在所述TFET区A的漏区内形成第二TFET轻掺杂漏区213。
在具体实施中，可以采用光刻胶层作为所述第三覆盖层246，例如可以复用在形成第二TFET轻掺杂漏区213时原本就会采用的光刻胶层覆盖包括TFET栅极230以及所述TFET区A的源区在内的区域。
在具体实施中，在所述TFET区内形成TFET轻掺杂漏区之后，还可以对所述TFET轻掺杂漏区进行第三退火工艺处理。
具体地，所述第三退火工艺可以选自：尖峰退火、闪灯退火或激光退火。
作为一个非限制性的例子，对所述TFET轻掺杂漏区进行第三退火工艺处理的工艺参数可以为：
退火温度为1000摄氏度至1500摄氏度，优选地，可以采用1200摄氏度或者1300摄氏度；
退火时间为0.1毫秒至1分钟。
在本发明实施例中，采用尖峰退火、闪灯退火或激光退火对所述TFET轻掺杂漏区进行退火工艺处理，相比于采用炉管退火等退火温度较低、退火时间较长的退火工艺，可以更迅速地完成退火激活，降低TFET轻掺杂漏区的掺杂离子扩散程度，进一步降低TFET轻掺杂漏区的掺杂离子的热预算，提高TFET轻掺杂漏区结面的浓度梯度，从而增加TFET器件的隧穿几率以及驱动电流。
参照图15，去除所述第三覆盖层246。
具体地，由于在TFET区A的TFET栅极侧墙221去除了所述第二氧化硅层222(参照图8)以及所述氮化硅层223(参照图8)，仅保留有第一氧化硅层221，而在所述CMOS区B的CMOS栅极侧墙225仍然保留有第一氧化硅层226、氮化硅层227以及第二氧化硅层228，因此所述TFET栅极侧墙的厚度221小于所述CMOS栅极侧墙的厚度225。其中，所述厚度的方向平行于器件的载流子的流动方向。
参照图16，形成金属硅化物260，所述金属硅化物260覆盖所述半导体衬底200的表面。
具体地，可以在半导体衬底200的表面沉积金属层，所述金属层与接触到的硅可以发生反应形成金属硅化物260。更具体而言，所述金属硅化物260可以是所述金属层和所述半导体衬底200、TFET栅极230以及CMOS栅极230反应形成的。
进一步地，所述金属层的材料可以包括镍、钛以及钴。
在本发明实施例中，在所述TFET区A内形成TFET轻掺杂漏区之后，还可以形成金属硅化物260，从而可以利用杂质分凝效应使TFET轻掺杂漏区的掺杂离子向远离半导体衬底200表面的方向推进，也即向所述半导体衬底200的深处推进，从而进一步TFET轻掺杂漏区结面的浓度梯度，增加TFET器件的隧穿几率以及驱动电流。
在本发明实施例的另一种具体实施方式中，还可以在所述TFET区A内形成TFET轻掺杂漏区212之前，保留覆盖所述CMOS区B的保护层242，直至在所述TFET区A内形成TFET轻掺杂漏区213之后，以及形成金属硅化物260之前，去除覆盖所述CMOS区B的保护层242。
在本发明实施例中，可以在形成TFET轻掺杂漏区的过程中，采用所述CMOS区B的保护层242对CMOS区B的掺杂区(例如轻掺杂漏区以及源漏掺杂区)进行更好的保护。
在本发明实施例中，在形成CMOS轻掺杂漏区211时，采用第一覆盖层240覆盖TFET区A，进而在对CMOS轻掺杂漏区211进行第一退火工艺处理，对TFET区A和CMOS区B形成的源漏掺杂区215进行第二退火工艺处理之后，再在所述TFET区A内形成TFET轻掺杂漏区，可以使TFET轻掺杂漏区的工艺顺序在两道退火工艺处理之后，有助于降低TFET轻掺杂漏区的掺杂离子的热预算，提高TFET轻掺杂漏区结面的浓度梯度，从而增加TFET器件的隧穿几率以及驱动电流。
接下来，可以实施常规的半导体器件后端制造工艺，包括：形成导电沟槽刻蚀停止层，形成导电沟槽以及多个互连金属层，其中，所述互连金属层通常采用双大马士革工艺完成，进而形成金属焊盘，用于实施器件封装时的引线键合。
本发明实施例还提供了一种半导体器件，如图15所示，所述半导体器件可以包括：
半导体衬底200，所述半导体衬底200可以包括TFET区A以及CMOS区B；
TFET栅极230以及CMOS栅极231，所述TFET栅极230位于所述TFET区的半导体衬底200表面，所述CMOS栅极231位于CMOS区的半导体衬底200表面；
CMOS轻掺杂漏区211，所述CMOS轻掺杂漏区211位于所述CMOS区的半导体衬底200内；
源漏掺杂区215，所述源漏掺杂区215位于所述TFET区A和CMOS区B内；
TFET栅极侧墙221，所述TFET栅极侧墙221覆盖所述TFET栅极230的侧壁；
CMOS栅极侧墙225，所述CMOS栅极侧墙225覆盖所述CMOS栅极231的侧壁；
其中，所述TFET栅极侧墙221的厚度小于所述CMOS栅极侧墙225的厚度，所述厚度的方向平行于器件的载流子的流动方向。
关于该半导体器件的原理、具体实现和有益效果请参照前文及图5至图16示出的关于半导体器件的形成方法的相关描述，此处不再赘述。
需要指出的是，本发明实施例的方案并不限于此。在本发明实施例中，所述半导体器件还可以包括鳍式场效应晶体管。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括TFET区以及CMOS区，所述TFET区和CMOS区的半导体衬底表面分别形成有TFET栅极以及CMOS栅极；
采用第一覆盖层覆盖所述TFET区，并在所述第一覆盖层的保护下在所述CMOS区内形成CMOS轻掺杂漏区，以及进行第一退火工艺处理；
去除所述第一覆盖层，形成TFET栅极侧墙以及CMOS栅极侧墙，所述TFET栅极侧墙覆盖所述TFET栅极的侧壁，所述CMOS栅极侧墙覆盖所述CMOS栅极的侧壁；
在所述TFET区和CMOS区形成源漏掺杂区，并进行第二退火工艺处理；
形成覆盖所述CMOS区的保护层，在所述保护层的保护下去除所述TFET栅极侧墙的至少一部分，并暴露出所述TFET栅极与所述TFET区的源漏掺杂区之间的半导体衬底；
在所述TFET区内形成TFET轻掺杂漏区。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：
对所述TFET轻掺杂漏区进行第三退火工艺处理。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第三退火工艺选自：尖峰退火、闪灯退火或激光退火。
4.根据权利要求2所述的半导体器件的形成方法，其特征在于，对所述TFET轻掺杂漏区进行第三退火工艺处理的工艺参数为：
退火温度为1000摄氏度至1500摄氏度；
退火时间为0.1毫秒至1分钟。
5.根据权利要求2所述的半导体器件的形成方法，其特征在于，还包括：
形成金属硅化物，所述金属硅化物覆盖所述半导体衬底的表面。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，在所述形成金属硅化物之前，还包括：
去除覆盖所述CMOS区的保护层。
7.根据权利要求5所述的半导体器件的形成方法，其特征在于，形成金属硅化物包括：
在所述半导体衬底的表面沉积金属，以和所述半导体衬底、TFET栅极以及CMOS栅极反应形成所述金属硅化物。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述TFET区内形成TFET轻掺杂漏区之前，还包括：
去除覆盖所述CMOS区的保护层。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述TFET区内形成TFET轻掺杂漏区包括：
采用第二覆盖层覆盖所述TFET栅极以及所述TFET区的漏区，并在所述第二覆盖层的保护下在所述TFET区的源区内形成第一TFET轻掺杂漏区；
去除所述第二覆盖层；
采用第三覆盖层覆盖所述TFET栅极以及所述TFET区的源区，并在所述第三覆盖层的保护下在所述TFET区的漏区内形成第二TFET轻掺杂漏区；
去除所述第三覆盖层。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述第一TFET轻掺杂漏区与所述第二TFET轻掺杂漏区的掺杂离子分别为N型离子和P型离子。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述TFET区内形成TFET轻掺杂漏区的工艺参数为：
注入能量为0.5KeV至20KeV；
注入剂量为1E14atom/cm2至5E15atom/cm2；
注入角度为0度至7度。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，
所述保护层的材料选自氧化硅以及无定形碳。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成TFET栅极侧墙包括：
在所述TFET栅极的两侧形成第一氧化硅层；
在所述第一氧化硅层上形成氮化硅层；
在所述氮化硅层上形成第二氧化硅层；
其中，所述第一氧化硅层、氮化硅层以及第二氧化硅层形成ONO结构的所述TFET栅极侧墙。
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，去除所述TFET栅极侧墙的至少一部分包括：
去除所述第二氧化硅层以及所述氮化硅层。
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，去除所述第二氧化硅层以及所述氮化硅层包括：
采用氢氟酸或反应离子刻蚀去除所述第二氧化硅层；
和/或采用热磷酸去除所述氮化硅层。
16.一种半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底包括TFET区以及CMOS区；
TFET栅极以及CMOS栅极，所述TFET栅极位于所述TFET区的半导体衬底表面，所述CMOS栅极位于CMOS区的半导体衬底表面；
CMOS轻掺杂漏区，所述CMOS轻掺杂漏区位于所述CMOS区的半导体衬底内；
源漏掺杂区，所述源漏掺杂区位于所述TFET区和CMOS区内；
TFET栅极侧墙，所述TFET栅极侧墙覆盖所述TFET栅极的侧壁；
CMOS栅极侧墙，所述CMOS栅极侧墙覆盖所述CMOS栅极的侧壁；
其中，所述TFET栅极侧墙的厚度小于所述CMOS栅极侧墙的厚度。
CN201810029723.2A 2018-01-12 2018-01-12 半导体器件及其形成方法 Active CN110034067B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810029723.2A CN110034067B (zh) 2018-01-12 2018-01-12 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810029723.2A CN110034067B (zh) 2018-01-12 2018-01-12 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN110034067A CN110034067A (zh) 2019-07-19
CN110034067B true CN110034067B (zh) 2021-01-05

Family

ID=67234401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810029723.2A Active CN110034067B (zh) 2018-01-12 2018-01-12 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN110034067B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582408A (zh) * 2020-12-09 2021-03-30 长江先进存储产业创新中心有限责任公司 一种半导体器件及其制作方法
CN114864399A (zh) * 2021-02-04 2022-08-05 北方集成电路技术创新中心(北京)有限公司 半导体结构的形成方法
CN115377012B (zh) * 2021-05-21 2024-04-19 北方集成电路技术创新中心(北京)有限公司 半导体结构的形成方法
CN115472572A (zh) * 2021-06-10 2022-12-13 北方集成电路技术创新中心(北京)有限公司 半导体结构及其形成方法
CN115295494B (zh) * 2022-10-08 2022-12-27 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法
CN116504718B (zh) * 2023-06-25 2023-09-12 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153455A (en) * 1998-10-13 2000-11-28 Advanced Micro Devices Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer
CN102169900A (zh) * 2011-03-01 2011-08-31 清华大学 基于异质栅极功函数的隧穿场效应晶体管及其形成方法
CN104241374A (zh) * 2014-08-29 2014-12-24 北京大学 一种深能级杂质隧穿场效应晶体管及其制备方法
CN107431068A (zh) * 2015-03-13 2017-12-01 高通股份有限公司 单个基板上的互补金属氧化物半导体(cmos)晶体管和隧道场效应晶体管(tfet)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005007822B4 (de) * 2005-02-21 2014-05-22 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Tunnel-Feldeffekttransistor
US8435848B2 (en) * 2010-10-28 2013-05-07 Texas Instruments Incorporated PMOS SiGe-last integration process
JP5717706B2 (ja) * 2012-09-27 2015-05-13 株式会社東芝 半導体装置及びその製造方法
JP2017055087A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153455A (en) * 1998-10-13 2000-11-28 Advanced Micro Devices Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer
CN102169900A (zh) * 2011-03-01 2011-08-31 清华大学 基于异质栅极功函数的隧穿场效应晶体管及其形成方法
CN104241374A (zh) * 2014-08-29 2014-12-24 北京大学 一种深能级杂质隧穿场效应晶体管及其制备方法
CN107431068A (zh) * 2015-03-13 2017-12-01 高通股份有限公司 单个基板上的互补金属氧化物半导体(cmos)晶体管和隧道场效应晶体管(tfet)

Also Published As

Publication number Publication date
CN110034067A (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
CN110034067B (zh) 半导体器件及其形成方法
US10079279B2 (en) FET with local isolation layers on S/D trench sidewalls
US10553719B2 (en) Semiconductor devices and fabrication method thereof
CN107611029B (zh) 利用工程掺质分布具有超陡逆行井的方法、设备及系统
CN109148578B (zh) 半导体结构及其形成方法
EP3190606A1 (en) Pmos transistor and fabrication method thereof
CN104916539A (zh) 一种制作半导体器件的方法
US10177246B2 (en) Semiconductor structure and fabrication method thereof
CN109216278B (zh) 半导体结构及其形成方法
US7732280B2 (en) Semiconductor device having offset spacer and method of forming the same
CN109285780B (zh) Ldmos晶体管及其形成方法
KR100580796B1 (ko) 반도체 소자의 제조 방법
CN109087859B (zh) 一种半导体器件的制造方法
CN107492487B (zh) 半导体器件的形成方法
CN108074870B (zh) 晶体管及其形成方法
CN109427584B (zh) 一种半导体器件的制造方法及半导体器件
CN108630543B (zh) 半导体结构及其形成方法
CN109427887B (zh) 一种半导体器件的制造方法及半导体器件
CN107437533B (zh) 半导体结构及其制造方法
CN104078427B (zh) 一种sram存储器及其制备方法
CN110571154B (zh) 半导体器件的制造方法
CN109817524B (zh) 半导体器件及其形成方法
CN106935490B (zh) 一种半导体器件及其制备方法、电子装置
WO2016168994A1 (zh) 隧穿晶体管及隧穿晶体管的制备方法
CN108281482B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant