CN103094209B - 半导体器件的制作方法 - Google Patents

Abstract

本发明公开了一种半导体器件的制作方法，包括：提供包含第一晶体管区和第二晶体管区的半导体衬底，第一晶体管区和第二晶体管区内分别形成有第一伪栅极和第二伪栅极，在半导体衬底上形成有覆盖第一伪栅极和第二伪栅极的盖帽层，且在第一伪栅极和第二伪栅极之间填充有层间介电层；去除第一晶体管区内的盖帽层的一部分以暴露第一伪栅极；去除第一伪栅极以形成第一填充开口；在层间介电层和盖帽层上以及第一填充开口内形成第一金属层；执行化学机械研磨工艺并停止在第二伪栅极上的盖帽层中。本发明的方法可以防止化学机械研磨过程中形成的浆状研磨残留物粘附在第二伪栅极表面，避免其成为后续工艺的缺陷源，阻碍后续形成第二金属栅极。

Description

半导体器件的制作方法

技术领域

本发明涉及半导体制造工艺，尤其涉及一种半导体器件的制作方法。

背景技术

随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅泄漏增大以及多晶硅栅出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，金属栅极技术采用具有较低电阻的金属作为栅极，并且采用具有较大介电常数的材料作为栅介电层。

金属栅极技术包括先形成栅（Gate-first）工艺和后形成栅（Gate-last）工艺。Gate-first工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之前形成金属栅极，Gate-last工艺则与之相反。由于Gate-first工艺中金属栅极需经受高温工序，因此该工艺可能会引起热稳定性、阈值电压漂移和栅堆叠层再生长等问题，这对于PMOS来说是非常严重的问题。

在Gate-last工艺中，由于N型晶体管和P型晶体管需要由不同的功函数金属层，因此，通常需要分别形成N型晶体管的金属栅极和P型晶体管的金属栅极。图1A-1F为采用现有技术的Gate-last工艺形成半导体器件过程中各步骤的剖视图。如图1A所示，提供半导体衬底100。半导体衬底100上形成有用于形成N型金属栅极的第一伪栅极101和用于形成P型金属栅极的第二伪栅极102。在半导体衬底100、第一伪栅极101和第二伪栅极102上还形成有盖帽层103。在盖帽层103上形成有层间介电层104。如图1B所示，执行化学机械研磨工艺去除图1A中线A-A以上的部分，即化学机械研磨停止在第一伪栅极101和第二伪栅极102的表面以下。如图1C所示，去除第二伪栅极102，并在去除第二伪栅极102后形成的填充开口内以及第一伪栅极101和层间介电层104上形成P型金属层106。如图1D所示，执行化学机械研磨工艺去除图1C中线B-B以上的部分，即化学机械研磨停止在第一伪栅极101的表面以下，以形成P型金属栅极107。如图1E所示，去除第一伪栅极101，并在去除第一伪栅极101后形成的填充开口内以及P型金属栅极107和层间介电层104上形成N型金属层108。如图1F所示，执行化学机械研磨工艺去除图1E中线C-C以上的部分，即化学机械研磨停止在P型金属栅极107的表面以下，以形成N型金属栅极109。

然而，在形成P型金属栅极107过程中，为了保证第一伪栅极101和层间介电层104上的P型金属层106被完全去除，通常会进行过研磨（如图1C-1D所示），因而导致过研磨过程中第一伪栅极101和P型金属栅极107同时暴露。这样很容易在第一伪栅极101表面形成浆状研磨残留物，并且这些浆状研磨残留物会粘附在第一伪栅极101表面很难被清洗干净。这些浆状研磨残留物不但会成为后续工艺的缺陷源，甚至会阻碍后续去除第一伪栅极101，进而造成N型金属栅极填充失败。

因此，目前急需一种制作半导体器件的方法，以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种半导体器件的制作方法，包括：a）提供半导体衬底，所述半导体衬底包含第一晶体管区和第二晶体管区，所述第一晶体管区和所述第二晶体管区内分别形成有第一伪栅极和第二伪栅极，在所述半导体衬底上形成有覆盖所述第一伪栅极和所述第二伪栅极的盖帽层，且在所述第一伪栅极和所述第二伪栅极之间填充有层间介电层；b）去除所述第一晶体管区内的所述盖帽层的一部分，以暴露所述第一伪栅极；c）去除所述第一伪栅极，以形成第一填充开口；d）在所述层间介电层和所述盖帽层上以及所述第一填充开口内形成第一金属层；以及e）执行化学机械研磨工艺并停止在所述第二伪栅极上的所述盖帽层中。

优选地，所述a）步骤包括：在所述半导体衬底上的所述第一晶体管区和所述第二晶体管区内分别形成第一伪栅极和第二伪栅极，在所述半导体衬底、所述第一伪栅极和所述第二伪栅极上依次形成所述盖帽层和所述层间介电层；以及执行化学机械研磨工艺并停止在所述第一伪栅极和所述第二伪栅极上的所述盖帽层中。

优选地，所述盖帽层的厚度为50-300埃。

优选地，所述b）步骤包括：在所述盖帽层和所述层间介电层上形成暴露所述第一晶体管区内的盖帽层的掩膜层；采用干法刻蚀去除暴露的盖帽层的一部分，以暴露所述第一伪栅极。

优选地，所述第一金属层包括依次形成的第一功函数层、第一阻挡层和第一金属材料层。

优选地，所述方法在所述e）步骤之后还包括：f）去除所述第二伪栅极以形成第二填充开口；g）在所述第二填充开口内形成第二金属栅极。

优选地，所述f）步骤包括：去除所述第二晶体管区内的所述盖帽层的一部分，以暴露所述第二伪栅极；以及去除所述第二伪栅极，以形成第二填充开口。

优选地，所述g）步骤包括：在所述层间介电层、所述盖帽层和所述第一金属层上以及所述第二填充开口内形成第二金属层；以及执行化学机械研磨工艺至露出所述第一填充开口和所述第二填充开口两侧的盖帽层，以分别形成第一金属栅极和第二金属栅极。

优选地，所述第二金属层包括依次形成的第二功函数层、第二阻挡层和第二金属材料层。

优选地，所述第一晶体管区和所述第二晶体管区中的一个为用于形成P型晶体管的P型晶体管区，所述第一晶体管区和所述第二晶体管区中的另一个为用于形成N型晶体管的N型晶体管区。

综上所示，通过在形成第一金属栅极过程中在第二伪栅极上保留盖帽层，来避免第二伪栅极和第一金属栅极同时暴露，防止化学机械研磨过程中形成的浆状研磨残留物粘附在第二伪栅极表面，进而避免这些浆状研磨残留物成为后续工艺的缺陷源，阻碍后续形成第二金属栅极。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A-1F为采用现有技术的Gate-last工艺形成半导体器件过程中各步骤的剖视图；

图2为根据本发明一个实施方式制作半导体器件工艺流程图；

图3A-3J为根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。

具体实施方式

接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。

图2示出了根据本发明一个实施方式制作半导体器件工艺流程图，图3A-3J示出了根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。应当注意的是，半导体器件中的部分器件结构可以由CMOS制作流程来制造，因此在本发明的方法之前、之中或之后可以提供额外的工艺，且其中某些工艺在此仅作简单的描述。下面将结合图2和图3A-3J来详细说明本发明的制作方法。

执行步骤201，提供半导体衬底，该半导体衬底包含第一晶体管区和第二晶体管区，第一晶体管区和第二晶体管区内分别形成有第一伪栅极和第二伪栅极，在半导体衬底上形成有覆盖第一伪栅极和第二伪栅极的盖帽层，且在第一伪栅极和第二伪栅极之间填充有层间介电层。

根据本发明一个实施方式，步骤201可以通过以下两步工艺来实现。

如图3A所示，在半导体衬底300上的第一晶体管区I和第二晶体管区II内分别形成第一伪栅极301和第二伪栅极302，并且在半导体衬底300、第一伪栅极301和第二伪栅极302上依次形成盖帽层303和层间介电层304。

半导体衬底300可以为以下所提到的材料中的至少一种：硅、砷化镓、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。在半导体衬底300中可以形成有掺杂区域（未示出），例如N型阱区和P型阱区。此外，半导体衬底300中还可以包括隔离结构320，例如浅沟槽隔离（STI）等，隔离结构320可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其它现有的低介电常数材料形成。

半导体衬底300上包括第一晶体管区I和第二晶体管区II，其中，第一晶体管区I和第二晶体管区II中的一个为用于形成P型晶体管的P型晶体管区，第一晶体管区I和第二晶体管区II中的另一个为用于形成N型晶体管的N型晶体管区。也就是说，可以在第一晶体管区I内形成P型晶体管，在第二晶体管区II内形成N型晶体管；还可以在第一晶体管区I内形成N型晶体管，在第二晶体管区II内形成P型晶体管。

第一晶体管区I内形成有第一伪栅极301，第二晶体管区II内形成有第二伪栅极302。第一伪栅极301和第二伪栅极302的材料可以为本领域中常用的形成伪栅极的材料，例如多晶硅。此外，在半导体衬底300与第一伪栅极301和第二伪栅极302之间还可以形成有高介电常数层（未示出），其厚度可以为10-30埃。高介电常数层可包含氧化铪（HfO_x），或者选择性地包含HfSiO_x、HfSiON、HfTaO、HfTiO、HfZrO或前述的组合。半导体衬底300中或其上还可以形成有公知的元件（未示出），例如包括浅掺杂区、源/漏极区、P型晶体管的硅锗元件、硅化物、接触孔刻蚀停止层（CESL），这些公知的元件可以进行额外的CMOS工艺来形成。

此外，在半导体衬底300、第一伪栅极301和第二伪栅极302上依次形成盖帽层303和层间介电层304。盖帽层303的材料可以为氮化硅，且该盖帽层303可以作为第一伪栅极301和第二伪栅极302的应力层。优选地，盖帽层303的厚度为50-300埃。层间介电层304可包含由高深宽比（HARP）和/或高密度等离子体（HDP）沉积工艺形成的氧化物。

如图3B所示，执行化学机械研磨工艺并停止在第一伪栅极301和第二伪栅极302上的盖帽层303中。去除图3A中线A-A以上的部分，即不完全去除第一伪栅极301和第二伪栅极302上的盖帽层303，剩余的盖帽层303可以在后续工艺中对伪栅极进行保护。

执行步骤202，去除第一晶体管区内的盖帽层的一部分，以暴露第一伪栅极。

如图3C所示，去除第一晶体管区I内覆盖第一伪栅极301的盖帽层，暴露出第一伪栅极301，以便于进行后续工艺去除该第一伪栅极301。根据本发明一个实施方式，步骤202可以包括：在盖帽层302和层间介电层304上形成暴露第一晶体管区I内的盖帽层303的掩膜层（未示出）；采用干法刻蚀去除暴露的盖帽层303的一部分，以暴露第一伪栅极301。所述掩膜层可以采用本领域常用的方法形成，因此不再详述。根据所选择的掩膜层的材料，可以选择合适的刻蚀气体对暴露的盖帽层303进行刻蚀。该步骤可以如图3C所示去除第一伪栅极301上方的盖帽层303后并进行过刻蚀，以使第一伪栅极301两侧的盖帽层303的上表面低于第一伪栅极301的上表面；该步骤还可以仅去除第一伪栅极301正上方的盖帽层303。可以理解的是，只要可以暴露出第一伪栅极301以便后续工艺将其去除即可。

执行步骤203，去除第一伪栅极，以形成第一填充开口。

如图3D所示，去除第一伪栅极301，并在第一晶体管区I内形成第一填充开口305。去除第一伪栅极301的方法可以为干法刻蚀或湿法刻蚀，并在刻蚀工艺后可以执行清洗工艺以去除残留的刻蚀剂和其它杂质。

执行步骤204，在层间介电层和盖帽层上和第一填充开口内形成第一金属层。

如图3E所示，在层间介电层304和盖帽层303上和第一填充开口305内形成有第一金属层306。第一金属层306用于经后续工艺来形成第一晶体管区的金属栅极。当第一晶体管区I用于形成P型晶体管时，第一金属层306用于形成P型金属栅极；当第一晶体管区I用于形成N型晶体管时，第一金属层306用于形成N型金属栅极。

由于N型金属栅极和P型金属栅极需要具有不同的功函数，因此，第一金属层306包括依次形成的第一功函数层、第一阻挡层和第一金属材料层（均未示出）。第一功函数层可包含例如氮化钛、钌、钼、铝、氮化钨、前述的氧化物或者硅化物的衍生物或者前述组合的单一金属层或复合金属层，以提高有效功函数（EWF）值。该功函数金属层可以由原子层沉积法（ALD）、物理气相沉积法（PVD）或其它合适技术形成。当在填充开口302内形成P型金属栅极时，功函数金属层的厚度可以约为50-100埃。当在填充开口302内形成N型金属栅极时，功函数金属层的厚度应当小于P型金属栅极的功函数金属层的厚度，并经热处理工艺调整其功函数。第一阻挡层可包含氮化钛或氮化钽，其厚度可以约为10-20埃，以防止第一金属材料层的扩散。第一金属材料层可以包含铝、铜等具有良好导电性能的金属。

执行步骤205，执行化学机械研磨工艺并停止在第二伪栅极上的盖帽层中。

如图3F所示，执行化学机械研磨工艺停止在第二伪栅极302上的盖帽层303中。执行化学机械研磨工艺并去除图3E中线B-B以上的部分（包括部分盖帽层303和部分第一金属层306），即不完全去除第二伪栅极302上的盖帽层303。剩余的盖帽层303可以在后续工艺中保护第二伪栅极302，以避免浆状研磨颗粒粘附在第二伪栅极302的上表面。

此外，本发明提供的方法在上述步骤之后还包括：去除第二伪栅极以形成第二填充开口；以及在第二填充开口内形成第二金属栅极。下面将结合图3G-3J对其进行详细描述。

首先，去除第二伪栅极以形成第二填充开口的步骤包括：

如图3G所示，去除第二晶体管区II内覆盖第二伪栅极302的盖帽层303，暴露出第二伪栅极302，以便于进行后续工艺去除该第二伪栅极302。根据本发明一个实施方式，可以直接采用干法刻蚀去除覆盖第二伪栅极302的盖帽层303。该步骤可以如图3G所示去除第二伪栅极302上方的盖帽层303后并进行过刻蚀，以使第二伪栅极302两侧的盖帽层303的上表面低于第二伪栅极302的上表面；该步骤还可以仅去除第二伪栅极302正上方的盖帽层303。可以理解的是，只要可以暴露出第二伪栅极302以便后续工艺将其去除即可。

如图3H所示，去除第二伪栅极302，并在第二晶体管区II内形成第二填充开口307。去除第二伪栅极302的方法可以为干法刻蚀或湿法刻蚀，并在刻蚀工艺后可以执行清洗工艺以去除残留的刻蚀剂和其它杂质。

然后，在第二填充开口内形成第二金属栅极的步骤包括：

如图3I所示，在层间介电层304、盖帽层303和第一金属层306上以及第二填充开口307内形成第二金属层308。第二金属层308用于经后续工艺来形成第二晶体管区II的金属栅极。当第二晶体管区II用于形成P型晶体管时，第二金属层308用于形成P型金属栅极；当第二晶体管区II用于形成N型晶体管时，第二金属层308用于形成N型金属栅极。由于N型金属栅极和P型金属栅极需要具有不同的功函数，因此，第二金属层308包括依次形成的第二功函数层、第二阻挡层和第二金属材料层（均未示出）。关于第二功函数层、第二阻挡层和第二金属材料层，可以对第一功函数层、第一阻挡层和第一金属材料层的描述，这里不再详述。

如图3J所示，执行化学机械研磨工艺至露出第一填充开口（即图中第一金属层306所占据的空间）和第二填充开口307两侧的盖帽层303，即取出图3I中线C-C以上的部分（包括部分盖帽层303、部分第一金属层306和部分第二金属层308），以分别形成第一金属栅极309和第二金属栅极310。

综上所示，通过在形成第一金属栅极过程中在第二伪栅极上保留盖帽层，来避免第二伪栅极和第一金属栅极同时暴露，防止化学机械研磨过程中形成的浆状研磨残留物粘附在第二伪栅极表面，进而避免这些浆状研磨残留物成为后续工艺的缺陷源，阻碍后续形成第二金属栅极。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制作方法，包括：

a)提供半导体衬底，所述半导体衬底包含第一晶体管区和第二晶体管区，所述第一晶体管区和所述第二晶体管区内分别形成有第一伪栅极和第二伪栅极，在所述半导体衬底、所述第一伪栅极和所述第二伪栅极上依次形成盖帽层和层间介电层，其中所述盖帽层作为所述第一伪栅极和所述第二伪栅极的应力层；以及

执行化学机械研磨工艺并停止在所述第一伪栅极和所述第二伪栅极上的所述盖帽层中；

b)去除所述第一晶体管区内的所述盖帽层的一部分，以暴露所述第一伪栅极；

c)去除所述第一伪栅极，以形成第一填充开口；

d)在所述层间介电层和所述盖帽层上以及所述第一填充开口内形成第一金属层；以及

e)执行化学机械研磨工艺并停止在所述第二伪栅极上的所述盖帽层中。

2.如权利要求1所述的方法，其特征在于，所述盖帽层的厚度为50-300埃。

3.如权利要求1所述的方法，其特征在于，所述b)步骤包括：

在所述盖帽层和所述层间介电层上形成暴露所述第一晶体管区内的盖帽层的掩膜层；

采用干法刻蚀去除暴露的盖帽层的一部分，以暴露所述第一伪栅极。

4.如权利要求1所述的方法，其特征在于，所述第一金属层包括依次形成的第一功函数层、第一阻挡层和第一金属材料层。

5.如权利要求1所述的方法，其特征在于，所述方法在所述e)步骤之后还包括：

f)去除所述第二伪栅极以形成第二填充开口；

g)在所述第二填充开口内形成第二金属栅极。

6.如权利要求5所述的方法，其特征在于，所述f)步骤包括：

去除所述第二晶体管区内的所述盖帽层的一部分，以暴露所述第二伪栅极；以及

去除所述第二伪栅极，以形成第二填充开口。

7.如权利要求6所述的方法，其特征在于，所述g)步骤包括：

在所述层间介电层、所述盖帽层和所述第一金属层上以及所述第二填充开口内形成第二金属层；以及

执行化学机械研磨工艺至露出所述第一填充开口和所述第二填充开口两侧的盖帽层，以分别形成第一金属栅极和第二金属栅极。

8.如权利要求7所述的方法，其特征在于，所述第二金属层包括依次形成的第二功函数层、第二阻挡层和第二金属材料层。

9.如权利要求1所述的方法，其特征在于，所述第一晶体管区和所述第二晶体管区中的一个为用于形成P型晶体管的P型晶体管区，所述第一晶体管区和所述第二晶体管区中的另一个为用于形成N型晶体管的N型晶体管区。