JP5091397B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5091397B2
JP5091397B2 JP2005313178A JP2005313178A JP5091397B2 JP 5091397 B2 JP5091397 B2 JP 5091397B2 JP 2005313178 A JP2005313178 A JP 2005313178A JP 2005313178 A JP2005313178 A JP 2005313178A JP 5091397 B2 JP5091397 B2 JP 5091397B2
Authority
JP
Japan
Prior art keywords
sidewall
gate electrode
insulating film
semiconductor device
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005313178A
Other languages
English (en)
Other versions
JP2007123518A (ja
Inventor
晋 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005313178A priority Critical patent/JP5091397B2/ja
Priority to US11/545,427 priority patent/US7737510B2/en
Priority to CN2006101424497A priority patent/CN1956222B/zh
Publication of JP2007123518A publication Critical patent/JP2007123518A/ja
Application granted granted Critical
Publication of JP5091397B2 publication Critical patent/JP5091397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Description

本発明は半導体装置およびその製造方法に関し、特に、ＭＩＳ型トランジスタおよびその形成方法に関する。
近年、半導体集積回路装置の高集積化、高機能化および高速化に伴って、トランジスタの微細化および高駆動力化が求められている。一方、エネルギー消費の削減や携帯機器の長時間使用にむけ低消費電力の半導体が求められており、ゲート長を縮小するのみでは駆動力向上の実現は不可能となってきている。ところが、駆動力を向上させるためにゲート絶縁膜を薄膜化するとゲートリークが増大するという不具合が生じる。そこで、応力を有する膜を形成することによりチャネルにストレスを与え駆動力を向上させる技術が提案されている。
図１４（ａ）〜（ｄ）は、従来における半導体装置の製造工程を示す断面図である。従来の半導体装置の製造方法では、まず図１４（ａ）に示す工程で、半導体基板２０１の活性領域に素子分離領域２０２を形成した後、半導体基板２０１における活性領域の上にゲート絶縁膜２０３を形成する。その後、ゲート絶縁膜２０３の上にゲート電極２０４を形成し、ゲート電極２０４をマスクとして半導体基板２０１にＳＤエクステンション拡散層２０５を形成する。その後、半導体基板２０１およびゲート電極２０４を覆うシリコン酸化膜２０６ａおよびシリコン窒化膜２０７ａを形成する。
次に、図１４（ｂ）に示す工程で、異方的なエッチングを行うことにより、ゲート電極２０４の側面上に、サイドウォール２０６、２０７を形成する。その後、ゲート電極２０４およびサイドウォール２０６、２０７の上からイオン注入を行うことにより、ソース・ドレイン領域２０８を形成する。
次に、図１４（ｃ）に示す工程で、Tensile SiN膜２０９を全面に堆積する。
次に、図１４（ｄ）に示す工程で、層間絶縁膜２１０を堆積して平坦化した後、リソグラフィによりコンタクト孔２１１を開口し、コンタクト孔２１１をタングステンで埋めてコンタクト２１２を形成する。
S.Ito et al., IEDM 2000, p.247
しかしながら、上記従来の半導体装置では、Tensile SiN膜２０９によるストレスがチャネル領域に十分に伝わらず、駆動力の向上も十分でないという不具合が生じていた。
そこで、本発明は、応力を有する膜のストレスがチャネル領域に十分に伝わるようにする手段を講ずることにより、駆動力の高い半導体装置およびその製造方法を提供することを目的とする。
本発明における一態様の半導体装置は、ＭＩＳトランジスタを有する半導体装置であって、前記ＭＩＳトランジスタは、半導体基板の上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜の上に形成された第１のゲート電極と、前記第１のゲート電極の側面上から前記半導体基板の上面上に亘って形成され、Ｌ字状の断面形状を有する絶縁膜からなる第１のサイドウォールと、前記半導体基板のうち前記第１のゲート電極および前記第１のサイドウォールの外側領域の下に位置する領域に形成された第１のソース・ドレイン領域と、前記第１のゲート電極の上方および前記第１のサイドウォールの上を覆う、応力を有する絶縁膜とを備える。
本発明における一態様の半導体装置では、第１のサイドウォールの上に応力を有する絶縁膜を形成する。そのため、Ｌ字状の第１のサイドウォールの表面を覆うサイドウォールの上に応力を有する絶縁膜が配置する従来と比較して、応力を有する絶縁膜の応力がＭＩＳトランジスタのチャネルに伝わりやすくなる。これにより、ＭＩＳトランジスタの駆動力を向上させることができる。なお、本発明における一態様の半導体装置は、第１のサイドウォールの表面を覆うサイドウォールを形成し、これらをマスクとしてイオン注入を行うことによりソース・ドレイン領域を形成した後に、サイドウォールを除去することにより形成されたものである。
本発明における一態様の半導体装置において、前記半導体基板はシリコンであって、前記第１のゲート電極のゲート長方向は前記シリコンの＜１００＞方向に沿っていてもよい。この場合、ＭＩＳトランジスタがＮチャネルトランジスタであって応力を有する膜の応力が引っ張り応力である場合には、ＭＩＳトランジスタの応力をより高めることができる。一方、ＭＩＳトランジスタがＰチャネルトランジスタであって応力を有する膜の応力が引っ張り応力である場合には、ＭＩＳトランジスタの駆動力が低下するのを抑制することができる。
本発明における一態様の半導体装置では、前記第１のゲート電極の上部および前記第１のソース・ドレイン領域の上部には、シリサイド層が形成されていてもよい。
本発明における一態様の半導体装置では、前記第１のゲート電極と前記第１のサイドウォールとの間には、板状の断面形状を有する第２のサイドウォールが形成されていてもよい。
本発明における一態様の半導体装置では、前記半導体基板のうち前記第１のサイドウォールの下に位置する領域にはＳＤエクステンション拡散層が形成されていてもよい。
本発明における一態様の半導体装置では、前記ＭＩＳトランジスタはＮ型ＭＩＳトランジスタであって、前記応力を有する絶縁膜は引っ張り応力を有していてもよい。
前記ＭＩＳトランジスタがＮ型ＭＩＳトランジスタである場合、Ｐ型ＭＩＳトランジスタをさらに備え、前記Ｐ型ＭＩＳトランジスタは、前記半導体基板の上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜の上に形成された第２のゲート電極と、前記第２のゲート電極の側面上に形成され、Ｌ字状の断面形状を有する第３のサイドウォールと、前記第３のサイドウォールの上に形成された第４のサイドウォールと、前記半導体基板のうち前記第２のゲート電極および前記第３のサイドウォールの外側領域の下に位置する領域に形成された第２のソース・ドレイン領域とを備えていてもよい。
本発明における一態様の半導体装置では、前記Ｎ型ＭＩＳトランジスタおよび前記Ｐ型ＭＩＳトランジスタの上方に形成された層間絶縁膜と、前記層間絶縁膜を貫通して前記Ｐ型ＭＩＳトランジスタにおける前記第２のソース・ドレイン領域に到達するコンタクトとをさらに備え、前記コンタクトは、前記第４のサイドウォールに接していてもよい。
本発明における一態様の半導体装置では、前記Ｎ型ＭＩＳトランジスタおよび前記Ｐ型ＭＩＳトランジスタはＳＲＡＭを構成するトランジスタであってもよい。
本発明における一態様の半導体装置では、前記ＭＩＳトランジスタはＰ型ＭＩＳトランジスタであって、前記応力を有する絶縁膜は圧縮応力を有していてもよい。この場合には、応力がＰ型ＭＩＳトランジスタのチャネルにより伝わりやすくなるため、Ｐ型ＭＩＳトランジスタの駆動力をさらに向上させることができる。
本発明における一態様の半導体装置の製造方法は、第１のゲート絶縁膜および第１のゲート電極を有するＭＩＳトランジスタを有する半導体装置の製造方法であって、前記第１のゲート電極の表面および前記半導体基板の表面を覆う第１の絶縁膜と、前記第１の絶縁膜の上を覆う第２の絶縁膜とを形成する工程（ａ）と、異方性エッチングを行うことにより、前記第１のゲート電極の側面上に、前記第１の絶縁膜からなる第１のサイドウォールと、前記第２の絶縁膜からなる第２のサイドウォールとを形成する工程（ｂ）と、前記第１のゲート電極、前記第１のサイドウォールおよび前記第２のサイドウォールをマスクとしてイオン注入を行うことにより、前記半導体基板に第１のソース・ドレイン領域を形成する工程（ｃ）と、前記工程（ｃ）の後に、前記第２のサイドウォールを選択的に除去する工程（ｄ）と、前記工程（ｄ）の後に、前記第１のサイドウォールの表面上に応力を有する絶縁膜を形成する工程（ｅ）とを備える。
本発明における一態様の製造方法では、工程（ｄ）において第２のサイドウォールを除去しているため、これを除去しない従来と比較して、応力を有する絶縁膜をＭＩＳトランジスタのチャネルに近づけることができる。これにより、従来よりも、応力を有する絶縁膜の応力がＭＩＳトランジスタに伝わりやすくなるため、従来よりも駆動力の高いＭＩＳトランジスタを形成することができる。
本発明の一態様の製造方法において、前記半導体基板はシリコンであって、前記第１のゲート電極のゲート長方向は前記シリコンの＜１００＞方向に沿っていてもよい。この場合、ＭＩＳトランジスタがＮチャネルトランジスタであって応力を有する膜の応力が引っ張り応力である場合には、ＭＩＳトランジスタの応力をより高めることができる。一方、ＭＩＳトランジスタがＰチャネルトランジスタであって応力を有する膜の応力が引っ張り応力である場合には、ＭＩＳトランジスタの駆動力が低下するのを抑制することができる。
本発明の一態様の製造方法において、前記工程（ｄ）では、前記第１のサイドウォールよりも前記第２のサイドウォールの方の選択比が高い条件のエッチングを行うことにより、前記第２のサイドウォールを除去してもよい。
本発明の一態様の製造方法において、前記工程（ｂ）では、前記第１のサイドウォールの断面形状をＬ字状にすることが好ましい。
本発明の一態様の製造方法において、前記工程（ｃ）の後に、前記第１のゲート電極の上部および前記第１のソース・ドレイン領域の上部にシリサイド層を形成する工程をさらに備えていてもよい。
本発明の一態様の製造方法において、前記工程（ａ）の前に、前記第１のゲート電極の側面上に板状の断面形状を有する第３のサイドウォールを形成する工程をさらに備え、前記工程（ａ）では、前記第１のゲート電極および前記第３のサイドウォールの表面を覆う前記第１の絶縁膜を形成してもよい。
本発明の一態様の製造方法において、前記第１のゲート電極をマスクとしてイオン注入を行うことにより、前記半導体基板にＳＤエクステンション拡散層を形成する工程をさらに備えていてもよい。
本発明の一態様の製造方法において、前記ＭＩＳトランジスタはＮ型ＭＩＳトランジスタであって、前記応力を有する絶縁膜として引っ張り応力を有する膜を形成してもよい。
本発明の一態様の製造方法において、第２のゲート絶縁膜および第２のゲート電極を有するＰ型ＭＩＳトランジスタをさらに備え、前記工程（ａ）では、前記第１の絶縁膜および前記第２の絶縁膜を前記第２のゲート電極の表面上にも形成し、前記工程（ｂ）では、前記異方性エッチングを行うことにより、前記第２のゲート電極の側面上に、前記第１の絶縁膜からなる第４のサイドウォールと、前記第２の絶縁膜からなる第５のサイドウォールとを形成し、前記第２のゲート電極、前記第４のサイドウォールおよび前記第５のサイドウォールをマスクとしてイオン注入を行うことにより、前記半導体基板に第２のソース・ドレイン領域を形成する工程をさらに備え、前記工程（ｄ）では、前記第５のサイドウォールを除去せずに残存させ、前記工程（ｅ）では、前記第５のサイドウォールの表面上に前記応力を有する絶縁膜を形成してもよい。
本発明の一態様の製造方法において、前記工程（ｅ）の後に、前記応力を有する絶縁膜の上を覆う層間絶縁膜を形成する工程（ｆ）と、前記層間絶縁膜を貫通して前記第２のソース・ドレイン領域に到達するコンタクトホールを形成する工程（ｇ）と、前記コンタクトホールを導体で埋める工程（ｈ）とをさらに備え、前記工程（ｇ）では、前記応力を有する絶縁膜のうち第５のサイドウォールの表面上に位置する部分を除去することにより前記コンタクトホールを形成してもよい。
本発明の一態様の製造方法において、前記Ｎ型ＭＩＳトランジスタおよび前記Ｐ型ＭＩＳトランジスタはＳＲＡＭを構成してもよい。
本発明の一態様の製造方法において、前記ＭＩＳトランジスタはＮ型ＭＩＳトランジスタであって、前記応力を有する絶縁膜は圧縮応力を有していてもよい。
本発明の半導体装置では、ＭＩＳトランジスタの駆動力を向上させることができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図面を参照しながら説明する。
図１は、本発明の第１の実施形態における半導体装置の構造を示す断面図である。図１に示すように、本実施形態の半導体装置では、半導体基板１１に、活性領域１０を囲む素子分離１２が形成されている。そして、半導体基板１１における活性領域１０の上にはシリコン酸化膜からなるゲート絶縁膜１３が形成され、ゲート絶縁膜１３の上にはポリシリコンからなるゲート電極１４が形成されている。
半導体基板１１の活性領域１０のうちゲート電極１４の縁部からゲート電極１４の外側に位置する領域には、濃度１×１０１９〜１×１０２０／ｃｍ３のＮ型不純物が含まれるＳＤエクステンション拡散層１５が形成されている。
ゲート電極１４の側面上から半導体基板１１のうちゲート電極１４の両端部に接する部分の上にかけて、シリコン酸化膜からなる、断面形状がＬ字状のサイドウォール１６が１０ｎｍ程度の厚さで形成されている。半導体基板１１のうちＳＤエクステンション拡散層１５の外側に位置する領域、言い換えると、ゲート電極１４およびＬ字状サイドウォール１６の外側に位置する領域には、濃度１×１０２０／ｃｍ３以上のＮ型不純物を含むソース・ドレイン領域１８が形成されている。
そして、半導体基板１１のうちソース・ドレイン領域１８の上に位置する領域と、ゲート電極１４の上面上にはシリサイド層２２が形成されている。ゲート電極１４の上に位置するシリサイド層２２の上面から、Ｌ字状のサイドウォール１６の表面および半導体基板１１の上におけるシリサイド層２２の上面上にかけて、シリコン窒化膜からなるライナー膜１９が形成されている。
ストレスライナー膜１９の上はシリコン酸化膜からなる層間絶縁膜２０により覆われており、層間絶縁膜２０を貫通してソース・ドレイン領域１８上のシリサイド層２２の上に到達するコンタクト２１が形成されている。
本実施形態の半導体装置では、半導体基板１１のチャネル方向（ソース領域からドレイン領域に電流が流れる方向）の面方位が＜１００＞となるようにゲート電極１４およびソース・ドレイン領域１８が配置している。
図２（ａ）〜図３（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。本実施形態の製造方法では、まず図２（ａ）に示す工程で、シリコンからなる半導体基板１１の上にゲート絶縁膜１３を形成し、ゲート絶縁膜１３の上にゲート電極１４を形成する。このとき、ゲート長の方向が半導体基板１１におけるシリコンの＜１００＞方向に沿うようにゲート電極１４を配置させる。この場合には、ゲート長の方向がシリコンの＜１１０＞方向に沿うように配置されていた従来の配置から４５度ウェハを回転させて、ゲート電極１４のパターニングを行えばよい。その後、ゲート電極１４をマスクとしてドーズ量１×１０１５〜３×１０１５／ｃｍ２のＮ型不純物を注入することにより、半導体基板１１のうちゲート電極１４の縁部から外部の下に位置する領域に、深さ１００ｎｍ以下のＳＤエクステンション拡散層１５を形成する。その後、ゲート電極１４の表面および半導体基板１１の上を覆う厚さ１０ｎｍの絶縁膜１６ａを形成する。なお、ＳＤエクステンション拡散層１５は、絶縁膜１６ａを形成した後にイオン注入を行うことにより形成してもよい。
次に、図２（ｂ）に示す工程で、絶縁膜１６ａの上に厚さ３０〜５０ｎｍのシリコン窒化膜からなる絶縁膜１７ａを形成する。
次に、図２（ｃ）に示す工程で、絶縁膜１６ａ、１７ａに対して異方的なエッチングを行うことにより、ゲート電極１４の側壁上から半導体基板１１のうちゲート電極１４の両端部の周囲に位置する領域に亘るＬ字状のサイドウォール１６と、Ｌ字状のサイドウォール１６の上からゲート電極１４の側面上を覆うサイドウォール１７とを形成する。その後、ゲート電極１４、Ｌ字状のサイドウォール１６およびサイドウォール１７をマスクとしてドーズ量４×１０１５〜５×１０１５／ｃｍ２のＮ型不純物を注入することにより、半導体基板１１にソース・ドレイン領域１８を形成する。その後、１０００〜１１００℃の温度で熱処理を行うことにより不純物の活性化を行う。その後、ゲート電極１４およびソース・ドレイン領域１８の表面をシリサイド化することにより、高融点金属とシリコンの反応生成物からなるシリサイド層２２を形成する。
次に、図３（ａ）に示す工程で、気相ＨＦまたは希釈ＨＦ溶液を用いたエッチングを行うことにより、サイドウォール１７のみを選択的に除去する。
次に、図３（ｂ）に示す工程で、Ｐ−ＣＶＤ（プラズマＣＶＤ）法を行うことにより、ゲート電極１４の上に配置するシリサイド層２２の上、Ｌ字状サイドウォール１６の上およびソース・ドレイン領域１８の上に、シリコン窒化膜からなる厚さ３０〜５０ｎｍのライナー膜１９を形成する。このＰ−ＣＶＤ法では、堆積条件、又は堆積後の処理（例えば、ＵＶ照射）により堆積膜の組成を変化させることができるため、引っ張り応力を有する堆積膜あるいは圧縮応力を有する堆積膜のどちらの応力膜を形成することができる。なお、本実施形態においては、ストレスライナー膜１９として、引っ張り応力を発生させるシリコン窒化膜を形成する。ここで、本実施形態における引っ張り応力とは、ゲート電極１４の下に位置するチャネル領域をゲート長方向に引っ張る応力のことをいう。
次に、図３（ｃ）に示す工程で、ストレスライナー膜１９の上を覆う、シリコン酸化膜からなる層間絶縁膜２０を形成し、層間絶縁膜２０を貫通してソース・ドレイン領域１８の上に位置するシリサイド層２２に到達する、タングステンからなるコンタクト２１を形成する。以上の工程により本実施形態の半導体装置が形成される。
本実施形態では、図３（ａ）に示す工程で、サイドウォール１７を除去しているため、これを除去しない従来と比較して、ストレスライナー膜１９をＭＩＳトランジスタのチャネルに近づけることができる。これにより、従来よりもストレスライナー膜の応力がＭＩＳトランジスタに伝わりやすくなるため、従来よりも駆動力の高いＭＩＳトランジスタを形成することができる。なお、本実施形態では、ＭＩＳトランジスタがＮ型ＭＩＳトランジスタであって、ストレスライナー膜１９が引っ張り応力を有する場合について説明した。しかしながら、ＭＩＳトランジスタがＰ型ＭＩＳトランジスタであって、ストレスライナー膜１９が圧縮応力を有する場合にも、同様の効果を得ることができる。つまり、サイドウォール１７を除去することによりストレスライナー膜１９の応力がチャネルに伝わりやすくなるため、Ｐ型ＭＩＳトランジスタの駆動力を向上させることができる。なお、本実施形態における圧縮応力とは、ゲート電極１４の下に位置するチャネル領域をゲート長方向に圧縮する応力のことをいう。
また、本実施形態では、半導体基板１１のゲート長方向（ソース領域からドレイン領域に電流が流れる方向）の面方位が＜１００＞となるようにゲート電極１４およびソース・ドレイン領域１８が配置している。これにより、Ｎ型ＭＩＳトランジスタにおいては駆動力を高めることができる。なお、本実施形態では、ＭＩＳトランジスタとしてＮ型ＭＩＳトランジスタを用い、ストレスライナー膜１９として引っ張り応力を有する膜を用いる場合について説明した。しかしながら、ＭＩＳトランジスタがＰ型ＭＩＳトランジスタであって、ストレスライナー膜１９が引っ張り応力を有する膜を用いてもよい。この場合にはＰ型ＭＩＳトランジスタの駆動力の低下を抑制することができる。
それについて、図４を参照しながら説明する。図４は、駆動力を向上させる応力の方向を模式的に示す図である。図４では、駆動力を向上させる応力の方向を矢印の向きで示し、駆動力を向上させる度合いを矢印の大きさで示している。図４に示すように、Ｎ型ＭＩＳトランジスタにおいては、基板の＜１１０＞方向に合わせた場合および＜１００＞方向に合わせた場合のいずれにおいても、ゲート長方向に引っ張り応力を加えた場合に駆動力が向上している。そして、ゲート長方向を＜１００＞方向に合わせた場合の方が、＜１１０＞方向に合わせた場合よりも駆動力向上の度合いが大きい。以上のことから、本実施形態のようにゲート長方向を＜１００＞方向に合わせた場合には、従来よりも駆動力を向上させることができることがわかる。
一方、Ｐ型ＭＩＳトランジスタにおいては、ゲート長方向を基板の＜１１０＞方向に合わせると、ゲート長方向に圧縮応力を加えた場合に駆動力が向上するのに対し、ゲート長方向を基板の＜１００＞方向に合わせると、ゲート長方向に加える応力によって駆動力はほとんど影響を受けないことが分かる。以上のことから、本実施形態のようにゲート長方向を＜１００＞方向に合わせた場合には、たとえＰ型ＭＩＳトランジスタの上を引っ張り応力を有する膜で覆っても、駆動力の低下を従来よりも抑制することができることがわかる。
（第２の実施形態）
図５は、本発明の第２の実施形態における半導体装置の構造を示す断面図である。本実施形態の半導体装置では、ゲート電極１４の側面上に、サイドウォール２３を介してＬ字状のサイドウォール１６が形成されている。サイドウォール２３はシリコン酸化膜からなり、５〜１０ｎｍの厚さで形成されている。なお、サイドウォール２３の材質や厚さはこれに限定されない。それ以外の構成は第１の実施形態と同様であるので、その説明を省略する。
本実施形態では、第１の実施形態と同様の効果を得ることができる。さらに、サイドウォール２３を形成することによりゲート電極１４のエッジ部分を保護することができるため、ゲート電極１４のエッジ部においてリーク電流が発生するのを防止することができる。
（第３の実施形態）
図６は、本発明の第３の実施形態における半導体装置の構造を示す断面図である。本実施形態の半導体装置では、ゲート電極１４の側面上に、サイドウォール２３を介してＬ字状のサイドウォール２４が形成され、さらに、サイドウォール２４の表面上に、さらにサイドウォール１６が形成されている。サイドウォール２４はシリコン酸化膜からなり、５〜１０ｎｍの厚さで設けられている。なお、サイドウォール２４の材質や厚さはこれに限定されない。それ以外の構成は第１の実施形態と同様であるので、その説明を省略する。
本実施形態では、第１の実施形態と同様の効果を得ることができる。さらに、サイドウォール２３を形成することによりゲート電極１４のエッジ部分を保護することができるため、ゲート電極１４のエッジ部においてリーク電流が発生するのを防止することができる。さらに、サイドウォール２３、１６、２４を積層することにより、エッチング選択比を確保することが容易となるため、エッチング条件を選択する自由度が向上する。
（第４の実施形態）
図７は、本発明の第４の実施形態における半導体装置の構造を示す断面図である。本実施形態の半導体装置では、半導体基板３１に、Ｎチャネルトランジスタ形成領域ＮｃｈとＰチャネルトランジスタ形成領域Ｐｃｈとがあり、各トランジスタが配置されている。半導体基板３１において、Ｎチャネルトランジスタ形成領域Ｎｃｈの活性領域３０とＰチャネルトランジスタ形成領域Ｐｃｈの活性領域４０とは素子分離３２および導電型の異なるウェル領域によって互いに電気的に分離されている。
Ｎチャネルトランジスタ形成領域Ｎｃｈにおける活性領域３０では、シリコン酸化膜からなるゲート絶縁膜３３が形成され、ゲート絶縁膜３３の上にはポリシリコンからなるゲート電極３４が形成されている。半導体基板３１の活性領域３０のうちゲート電極３４の縁部からゲート電極３４の外側に位置する領域には、濃度１×１０１９〜１×１０２０／ｃｍ３のＮ型不純物が含まれるＳＤエクステンション拡散層３５が形成されている。
ゲート電極３４の側面上から半導体基板３１のうちゲート電極３４の両端部に接する部分の上にかけて、シリコン酸化膜からなる、断面形状がＬ字状のサイドウォール３６が５〜１０ｎｍの厚さで形成されている。半導体基板３１のうちＳＤエクステンション拡散層３５の外側に位置する領域、言い換えると、ゲート電極３４およびＬ字状サイドウォール３６の外側に位置する領域には、濃度１×１０２０〜５×１０２０／ｃｍ３のＮ型不純物を含むソース・ドレイン領域３８が形成されている。
一方、Ｐチャネルトランジスタ形成領域Ｐｃｈにおける活性領域４０では、シリコン酸化膜からなるゲート絶縁膜４３が形成され、ゲート絶縁膜４３の上にはポリシリコンからなるゲート電極４４が形成されている。半導体基板３１の活性領域４０のうちゲート電極４４の縁部からゲート電極４４の外側に位置する領域には、濃度５×１０１８〜１×１０２０／ｃｍ３のＰ型不純物が含まれるＳＤエクステンション拡散層４５が形成されている。
ゲート電極４４の側面上から半導体基板３１のうちゲート電極４４の両端部に接する部分の上にかけて、シリコン酸化膜からなる、断面形状がＬ字状のサイドウォール４６が５〜１０ｎｍの厚さで形成されている。半導体基板３１のうちＳＤエクステンション拡散層４５の外側に位置する領域、言い換えると、ゲート電極４４およびＬ字状サイドウォール４６の外側に位置する領域には、濃度１×１０２０〜５×１０２０／ｃｍ３のＰ型不純物を含むソース・ドレイン領域４８が形成されている。
そして、半導体基板３１のうちソース・ドレイン領域３８、４８の上に位置する領域と、ゲート電極３４、４４の上面上にはシリサイド層５２が形成されている。ゲート電極３４、４４の上に位置するシリサイド層５２の上面から、Ｌ字状のサイドウォール３６、４６の表面および半導体基板３１の上におけるシリサイド層５２の上面上にかけて、シリコン窒化膜からなるストレスライナー膜３９が形成されている。なお、本実施形態では、ストレスライナー膜として、引っ張り応力を発生させる膜を形成する。ここで、本実施形態における引っ張り応力とは、ゲート電極３４、４４の下に位置するチャネル領域をゲート長方向に引っ張る応力のことをいう。
ストレスライナー膜３９の上はシリコン酸化膜からなる層間絶縁膜５０により覆われており、層間絶縁膜５０を貫通してソース・ドレイン領域３８、４８上のシリサイド層５２の上に到達するコンタクト５１、５４が形成されている。
本実施形態の半導体装置では、半導体基板３１のチャネル方向（ソース領域からドレイン領域に電流が流れる方向）の面方位が＜１００＞となるようにゲート電極３４、４４およびソース・ドレイン領域３８、４８が配置している。
図８（ａ）〜図１０は、本発明の第４の実施形態に係る半導体装置の製造工程を示す断面図である。本実施形態の製造方法では、まず図８（ａ）に示す工程で、シリコンからなる半導体基板３１の上に、ゲート絶縁膜３３、４３を形成し、ゲート絶縁膜３３、４３の上にゲート電極３４、４４を形成する。このとき、ゲート長の方向が半導体基板３１におけるシリコンの＜１００＞方向に沿うようにゲート電極３４、４４を配置させる。この場合には、ゲート長の方向がシリコンの＜１１０＞方向に沿うように配置されていた従来の配置から４５度ウェハを回転させて、ゲート電極３４、４４のパターニングを行えばよい。その後、半導体基板３１およびゲート電極３４、４４の上に、シリコン酸化膜からなる厚さ５〜１０ｎｍの絶縁膜３６ａ、４６ａを形成する。
次に、図８（ｂ）に示す工程で、Ｎチャネルトランジスタ形成領域Ｎｃｈに、ゲート電極３４をマスクとしてＮ型不純物のイオン注入を行うことにより、ＳＤエクステンション拡散層３５を形成する。次に、Ｐチャネルトランジスタ形成領域Ｐｃｈに、ゲート電極４４をマスクとしてＰ型不純物のイオン注入を行うことにより、ＳＤエクステンション拡散層４５を形成する。なお、図示は省略するが、一方のトランジスタ形成領域にイオン注入を行う際には、他方のトランジスタ形成領域はマスクで覆っている。その後、不純物を活性化するための熱処理を行う。
次に、図８（ｃ）に示す工程で、絶縁膜３６ａ、４６ａの上に厚さ３０〜５０ｎｍのシリコン窒化膜からなる絶縁膜３７ａを堆積する。
次に、図８（ｄ）に示す工程で、異方性エッチングを行うことにより、絶縁膜３６ａ、４６ａおよび絶縁膜３７ａのうちゲート電極３４、４４の上面上に位置する部分および半導体基板３１の上に位置する部分を除去する。これにより、ゲート電極３４、４４の側面上に、断面形状がＬ字状のサイドウォール３６、４６と、Ｌ字状のサイドウォール３６、４６の上に位置するサイドウォール３７とを形成する。その後、Ｎチャネルトランジスタ形成領域Ｎｃｈにおいて、ゲート電極３４、Ｌ字状のサイドウォール３６およびサイドウォール３７をマスクとしてＮ型不純物のイオン注入を行うことにより、半導体基板３１にソース・ドレイン領域３８を形成する。さらに、Ｐチャネルトランジスタ形成領域Ｐｃｈにおいて、ゲート電極４４、Ｌ字状のサイドウォール４６およびサイドウォール３７をマスクとしてＰ型不純物のイオン注入を行うことにより、半導体基板３１にソース・ドレイン領域４８を形成する。なお、図示は省略するが、一方のトランジスタ形成領域にイオン注入を行う際には、他方のトランジスタ形成領域はマスクで覆っている。その後、不純物を活性化するための熱処理を行う。
次に、図９（ａ）に示す工程で、ゲート電極３４、４４およびソース・ドレイン領域３８、４８の表面をシリサイド化することによりシリサイド層５２を形成する。
次に、図９（ｂ）に示す工程で、Ｐチャネルトランジスタ形成領域Ｐｃｈを覆うマスク５３を形成し、気相ＨＦもしくは希釈したＨＦ溶液を用いたエッチングを行うことにより、Ｎチャネルトランジスタ形成領域Ｎｃｈにおけるサイドウォール３７のみを選択的に除去する。このとき、Ｐチャネルトランジスタ形成領域Ｐｃｈにはマスク５３が形成されているため、Ｐチャネルトランジスタ形成領域Ｐｃｈにおいてはサイドウォール３７が残存する。
次に、図９（ｃ）に示す工程で、マスク５３を除去した後、ゲート電極３４、４４の上に配置するシリサイド層５２の上、Ｌ字状サイドウォール３６、４６の上およびソース・ドレイン領域３８、４８の上にシリコン窒化膜からなる厚さ３０〜５０ｎｍのライナー膜３９を形成する。
次に、図１０に示す工程で、ストレスライナー膜３９の上を覆う層間絶縁膜５０を形成し、層間絶縁膜５０を貫通してソース・ドレイン領域３８、４８の上に位置するシリサイド層５２に到達するコンタクト孔５１ａ、５４ａを形成する。このとき、Ｎチャネルトランジスタ形成領域Ｎｃｈにおけるコンタクト孔５４ａは、ストレスライナー膜３９に接しない領域に形成する。一方、Ｐチャネルトランジスタ形成領域Ｐｃｈにおいては、コンタクト孔５１ａを形成することにより、サイドウォール３７の側面上に配置するストレスライナー膜３９の一部を除去する。
本実施形態では、図９（ｂ）に示す工程で、Ｎチャネルトランジスタ形成領域Ｎｃｈにおけるサイドウォール３７のみを選択的に除去し、Ｐチャネルトランジスタ形成領域Ｐｃｈにおけるサイドウォール３７を残している。これにより、Ｎチャネルトランジスタ形成領域Ｎｃｈにおいてはチャネルにストレスライナー膜の応力が伝わりやすくなると共に、Ｐチャネルトランジスタ形成領域Ｐｃｈにおいてはチャネルにストレスライナー膜３９の応力が伝わりにくくなる。
また、本実施形態では、図１０に示す工程でコンタクト孔５１ａを形成する際に、Ｐチャネルトランジスタ形成領域Ｐｃｈにおけるストレスライナー膜３９を除去している。これにより、Ｐチャネルトランジスタのチャネルにストレスライナー膜３９の応力が伝わるのを緩和することができる。
以上のことから、本実施形態では、ＮチャネルトランジスタおよびＰチャネルトランジスタを引っ張り応力を有する一種類のストレスライナー膜で覆った場合でも、Ｐチャネルトランジスタの駆動力が低下するのを防止することができる。
また、本実施形態では、半導体基板３１のゲート長方向（ソース領域からドレイン領域に電流が流れる方向）の面方位が＜１００＞となるようにゲート電極３４、４４およびソース・ドレイン領域３８、４８が配置している。これにより、Ｎ型ＭＩＳトランジスタにおいては駆動力を高めることができる。また、Ｐ型ＭＩＳトランジスタにおいては、駆動力の低下を抑制することができる。
なお、本実施形態では、図９（ｂ）に示す工程でサイドウォール３７のみを選択的すると共に、図１０に示す工程でサイドウォール３７の側面上に位置するストレスライナー膜３９を除去している。本実施形態では必ずしも両方の工程を行う必要はなく、いずれか一方のみを行ってもよい。また、本実施形態では、図１０に示す工程でコンタクト孔５１ａを形成する際に、コンタクト孔５１ａをサイドウォール３７に接触させている。しかしながら、本実施形態では、コンタクト孔５１ａをサイドウォール３７に必ずしも接触させる必要はなく、コンタクト孔５１ａを形成することによりストレスライナー膜３９の一部を除去することにより、コンタクト孔５１ａとサイドウォール３７との間のストレスライナー膜３９を薄くしても、応力緩和の効果を得ることができる。
（第５の実施形態）
図１１は、本発明の第５の実施形態における半導体装置の構造を示す断面図である。本実施形態の半導体装置では、ゲート電極３４、４４の側面上に、サイドウォール５５を介してＬ字状のサイドウォール３６、４６が形成されている。サイドウォール５５はシリコン酸化膜からなり、５〜１０ｎｍの厚さで形成されている。なお、サイドウォール５５の材質や厚さはこれに限定されない。それ以外の構成は第４の実施形態と同様であるので、その説明を省略する。
本実施形態では、第４の実施形態と同様の効果を得ることができる。さらに、サイドウォール５５を形成することによりゲート電極３４、４４のエッジ部分を保護することができるため、ゲート電極３４、４４のエッジ部においてリーク電流が発生するのを防止することができる。
（第６の実施形態）
図１２は、本発明の第６の実施形態において、１ビットのＳＲＡＭのセルを示す平面図である。本実施形態のＳＲＡＭは、中央に位置するＰチャネルトランジスタ配置領域Ｐｃｈの両側に、Ｎチャネルトランジスタ配置領域Ｎｃｈが配置している。そして、Ｎチャネルトランジスタ配置領域ＮｃｈにはアクセストランジスタＴｒＡおよびドライブトランジスタＴｒＤが配置し、Ｐチャネルトランジスタ配置領域ＰｃｈにはロードトランジスタＴｒＬが配置している。
図１３（ａ）、（ｂ）は、それぞれ図１２に示すＡ−Ａ線およびＢ−Ｂ線に沿った断面を示す図である。図１３（ａ）に示すように、本実施形態のＳＲＡＭにおけるＡ−Ａ断面では、半導体基板６１の上に、ロードトランジスタＴｒＬのゲート絶縁膜６３およびゲート電極６４が配置している。ゲート電極６４の側面上には、板状の断面を有するサイドウォール６６と、Ｌ字状の断面を有するサイドウォール６０と、サイドウォール６０の表面を覆うサイドウォール６７とが順次積層されている。半導体基板６１のうちゲート電極６４の縁部からその外側に位置する領域に亘って、ＳＤエクステンション拡散層６５が形成されている。ＳＤエクステンション拡散層６５の外側には、ソース・ドレイン領域６８が形成されている。ゲート電極６４およびサイドウォール６７の上はストレスライナー膜６９により覆われている。
Ａ−Ａ断面において、ロードトランジスタＴｒＬと隣り合う領域には、素子分離領域６２の上に形成されたゲート配線７４が形成されている。このゲート配線７４は、ドライブトランジスタＴｒＤのゲート電極（図１２に示す）が素子分離領域６２の上にまで延びて形成されたものである。ゲート配線７４の側面上にも、板状の断面を有するサイドウォール７６と、Ｌ字状の断面を有するサイドウォール７０と、サイドウォール７０の表面を覆うサイドウォール７７とが順次積層されている。ゲート配線７４およびサイドウォール７７の上もストレスライナー膜６９により覆われている。
ストレスライナー膜６９の上は層間絶縁膜１００により覆われており、ロードトランジスタＴｒＬのソース・ドレイン領域６８のうちゲート配線７４から遠い方の領域には、コンタクト１０１が接触している。一方、ロードトランジスタＴｒＬのソース・ドレイン領域６８のうちゲート配線７４から近い方の領域からゲート配線７４の上に亘る領域には、シェアードコンタクト１０２が接触している。
一方、図１３（ｂ）に示すように、本実施形態のＳＲＡＭにおけるＢ−Ｂ断面では、ドライブトランジスタＴｒＤおよびアクセストランジスタＴｒＡが配置している。ドライブトランジスタＴｒＤでは、半導体基板６１の上にゲート絶縁膜８３およびゲート電極８４が形成され、ゲート電極８４の側面上には、板状の断面形状を有するサイドウォール８６と、Ｌ字状の断面形状を有するサイドウォール８０とが形成されている。また、半導体基板６１のうちゲート電極８４の縁部からその外側に位置する領域には、ＳＤエクステンション拡散層８５が形成されている。ＳＤエクステンション拡散層８５の外側に位置する領域には、ソース・ドレイン領域８８が形成されている。
アクセストランジスタＴｒＡでは、半導体基板６１の上にゲート絶縁膜９３およびゲート電極９４が形成され、ゲート電極９４の側面上には、板状の断面形状を有するサイドウォール９６と、Ｌ字状の断面形状を有するサイドウォール９０とが形成されている。また、半導体基板６１のうちゲート電極９４の縁部からその外側に位置する領域には、ＳＤエクステンション拡散層９５が形成されている。ＳＤエクステンション拡散層９５の外側に位置する領域には、ソース・ドレイン領域９８が形成されている。
ゲート電極８４、９４、Ｌ字状サイドウォール８０、９０およびソース・ドレイン領域８８、９８の上にはストレスライナー膜８９が形成され、ストレスライナー膜８９の上には層間絶縁膜１００が形成されている。そして、層間絶縁膜１００を貫通してソース・ドレイン領域８８、９８に到達するコンタクト１０１が形成されている。
一般に、ＳＲＡＭが動作するためには、ロードトランジスタ、アクセストランジスタおよびドライブトランジスタのそれぞれのバランスが重要となる。本実施形態では、一種類の膜で各トランジスタを覆った場合にも、各トランジスタの駆動力の低下を抑制することができるため、ＳＲＡＭのスムーズな動作が実現できる。
（その他の実施形態）
上述の実施形態では、ゲート電極の両側にコンタクトを形成しているが、必ずしもゲートの両側にコンタクトは存在しなくてもよい。また、ストレスライナー膜にコンタクトが接していてもかまわない。
また、上述の実施形態では、ポリシリコンからなるゲート電極の上に高融点金属とシリコンの反応生成物からなるシリサイド層を形成した。しかしながら、ゲート電極全体をシリサイド化してもよいし、またはゲート電極を金属で形成してもよい。
以上説明したように、本発明は、ＭＩＳトランジスタの駆動力向上に有用である。
本発明の第１の実施形態における半導体装置の構造を示す断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。 駆動力を向上させる応力の方向を模式的に示す図である。 本発明の第２の実施形態における半導体装置の構造を示す断面図である。 本発明の第３の実施形態における半導体装置の構造を示す断面図である。 本発明の第４の実施形態における半導体装置の構造を示す断面図である。 （ａ）〜（ｄ）は、本発明の第４の実施形態に係る半導体装置の製造工程を示す断面図である。 （ａ）〜（ｃ）は、本発明の第４の実施形態に係る半導体装置の製造工程を示す断面図である。 本発明の第４の実施形態に係る半導体装置の製造工程を示す断面図である。 本発明の第５の実施形態における半導体装置の構造を示す断面図である。 本発明の第６の実施形態において、１ビットのＳＲＡＭのセルを示す平面図である。 （ａ）、（ｂ）は、それぞれ図１２に示すＡ−Ａ線およびＢ−Ｂ線に沿った断面を示す図である。 （ａ）〜（ｄ）は、従来における半導体装置の製造工程を示す断面図である。
符号の説明
１０ 活性領域
１１ 半導体基板
１２ 素子分離
１３ ゲート絶縁膜
１４ ゲート電極
１５ ＳＤエクステンション拡散層
１６ Ｌ字状サイドウォール
１６ａ、１７ａ 絶縁膜
１７ サイドウォール
１８ ソース・ドレイン領域
１９ ストレスライナー膜
２０ 層間絶縁膜
２１ コンタクト
２２ シリサイド層
２３ サイドウォール
２４ サイドウォール
３０ 活性領域
３１ 半導体基板
３２ 素子分離
３３ ゲート絶縁膜
３４ ゲート電極
３５ ＳＤエクステンション拡散層
３６ Ｌ字状サイドウォール
３７ サイドウォール
３７ａ 絶縁膜
３８ ソース・ドレイン領域
３９ ストレスライナー膜
４０ 活性領域
４３ ゲート絶縁膜
４４ ゲート電極
４５ ＳＤエクステンション拡散層
４６ Ｌ字状サイドウォール
４８ ソース・ドレイン領域
５０ 層間絶縁膜
５１ コンタクト
５１ａ コンタクト孔
５２ シリサイド層
５３ マスク
５４ａ コンタクト孔
５５ サイドウォール
６０ サイドウォール
６１ 半導体基板
６２ 素子分離領域
６３ ゲート絶縁膜
６４ ゲート電極
６５ ＳＤエクステンション拡散層
６６ サイドウォール
６７ サイドウォール
６８ ソース・ドレイン領域
６９ ストレスライナー膜
７０ サイドウォール
７４ ゲート配線
７６ サイドウォール
７７ サイドウォール
８０ サイドウォール
８３ ゲート絶縁膜
８４ ゲート電極
８５ ＳＤエクステンション拡散層
８６ サイドウォール
８８ ソース・ドレイン領域
８９ ストレスライナー膜
９０ サイドウォール
９３ ゲート絶縁膜
９４ ゲート電極
９５ ＳＤエクステンション拡散層
９６ サイドウォール
９８ ソース・ドレイン領域
１００ 層間絶縁膜
１０１ コンタクト
１０２ シェアードコンタクト

Claims (5)

  1. ＭＩＳトランジスタを有する半導体装置であって、
    前記ＭＩＳトランジスタは、半導体基板の上に形成された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜の上に形成された第１のゲート電極と、
    前記第１のゲート電極の側面上から前記半導体基板の上面上に亘って形成され、Ｌ字状の断面形状を有する第１の絶縁膜からなる第１のサイドウォールと、
    前記半導体基板のうち前記第１のゲート電極および前記第１のサイドウォールの外側領域の下に位置する領域に形成された第１のソース・ドレイン領域と、
    前記第１のゲート電極の上方および前記第１のサイドウォールの上を覆う、応力を有する絶縁膜とを備え、
    前記第１のゲート電極と前記第１のサイドウォールとの間には、板状の断面形状を有する第２の絶縁膜からなる第２のサイドウォールが形成されており、
    前記応力を有する絶縁膜は、前記第１のサイドウォール上に直接形成されており、
    前記第２のサイドウォールと前記第１のサイドウォールとの間、及び、前記半導体基板と前記第１のサイドウォールとの間には、Ｌ字状の断面形状を有する第３の絶縁膜からなる第３のサイドウォールが形成されており、
    前記半導体基板のうち前記第１のサイドウォールの下に位置する領域にはＳＤエクステンション拡散層が形成されており、
    前記第１のゲート電極の上部、および、前記ＳＤエクステンション拡散層の上部を除く前記第１のソース・ドレイン領域の上部にはシリサイド層が形成されている、半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記半導体基板はシリコンであって、
    前記第１のゲート電極のゲート長方向は前記シリコンの＜１００＞方向に沿っている、半導体装置。
  3. 請求項１または２に記載の半導体装置であって、
    前記ＭＩＳトランジスタはＮ型ＭＩＳトランジスタであって、
    前記応力を有する絶縁膜は引っ張り応力を有する、半導体装置。
  4. 請求項１〜３のうちいずれか１項に記載の半導体装置であって、
    前記第３のサイドウォールは、シリコン酸化膜からなる、半導体装置。
  5. 請求項１〜４のうちいずれか１項に記載の半導体装置であって、
    前記第３のサイドウォールは、厚さ５ｎｍ〜１０ｎｍである、半導体装置。
JP2005313178A 2005-10-27 2005-10-27 半導体装置 Active JP5091397B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005313178A JP5091397B2 (ja) 2005-10-27 2005-10-27 半導体装置
US11/545,427 US7737510B2 (en) 2005-10-27 2006-10-11 Semiconductor device and method for fabricating the same
CN2006101424497A CN1956222B (zh) 2005-10-27 2006-10-25 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005313178A JP5091397B2 (ja) 2005-10-27 2005-10-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2007123518A JP2007123518A (ja) 2007-05-17
JP5091397B2 true JP5091397B2 (ja) 2012-12-05

Family

ID=37995117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005313178A Active JP5091397B2 (ja) 2005-10-27 2005-10-27 半導体装置

Country Status (3)

Country Link
US (1) US7737510B2 (ja)
JP (1) JP5091397B2 (ja)
CN (1) CN1956222B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569858B2 (en) * 2006-12-20 2013-10-29 Freescale Semiconductor, Inc. Semiconductor device including an active region and two layers having different stress characteristics
US7842592B2 (en) * 2007-06-08 2010-11-30 International Business Machines Corporation Channel strain engineering in field-effect-transistor
JP2008306132A (ja) * 2007-06-11 2008-12-18 Renesas Technology Corp 半導体装置の製造方法
US20090065841A1 (en) * 2007-09-06 2009-03-12 Assaf Shappir SILICON OXY-NITRIDE (SiON) LINER, SUCH AS OPTIONALLY FOR NON-VOLATILE MEMORY CELLS
US7902082B2 (en) * 2007-09-20 2011-03-08 Samsung Electronics Co., Ltd. Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers
US7923365B2 (en) * 2007-10-17 2011-04-12 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon
JP2009130009A (ja) 2007-11-21 2009-06-11 Renesas Technology Corp 半導体装置およびその製造方法
US7892900B2 (en) * 2008-04-07 2011-02-22 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing sacrificial spacers
JP2009277908A (ja) * 2008-05-15 2009-11-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8202776B2 (en) * 2009-04-22 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for protecting a gate structure during contact formation
JP2011192744A (ja) * 2010-03-12 2011-09-29 Panasonic Corp 半導体装置及びその製造方法
JP5159828B2 (ja) 2010-05-21 2013-03-13 パナソニック株式会社 半導体装置
US8450216B2 (en) * 2010-08-03 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact etch stop layers of a field effect transistor
DE102011005641B4 (de) * 2011-03-16 2018-01-04 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Leistungssteigerung in Transistoren durch Reduzierung der Absenkung aktiver Gebiete und durch Entfernen von Abstandshaltern
US8421132B2 (en) 2011-05-09 2013-04-16 International Business Machines Corporation Post-planarization UV curing of stress inducing layers in replacement gate transistor fabrication
US20120292720A1 (en) * 2011-05-18 2012-11-22 Chih-Chung Chen Metal gate structure and manufacturing method thereof
CN102789986B (zh) * 2011-05-20 2015-03-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN102983075B (zh) * 2011-09-07 2015-12-09 中芯国际集成电路制造(上海)有限公司 应用应力临近技术的半导体器件的制造方法
KR20140049356A (ko) 2012-10-17 2014-04-25 삼성전자주식회사 반도체 소자
US9312354B2 (en) 2014-02-21 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact etch stop layers of a field effect transistor
US10510600B1 (en) 2018-07-11 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Shared contact structure and methods for forming the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999166A (en) * 1973-08-06 1976-12-21 Siemens Aktiengesellschaft Static semiconductor storage element
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
US4878100A (en) * 1988-01-19 1989-10-31 Texas Instruments Incorporated Triple-implanted drain in transistor made by oxide sidewall-spacer method
US5323053A (en) * 1992-05-28 1994-06-21 At&T Bell Laboratories Semiconductor devices using epitaxial silicides on (111) surfaces etched in (100) silicon substrates
JP3238551B2 (ja) * 1993-11-19 2001-12-17 沖電気工業株式会社 電界効果型トランジスタの製造方法
US6057604A (en) * 1993-12-17 2000-05-02 Stmicroelectronics, Inc. Integrated circuit contact structure having gate electrode protection for self-aligned contacts with zero enclosure
US5677224A (en) * 1996-09-03 1997-10-14 Advanced Micro Devices, Inc. Method of making asymmetrical N-channel and P-channel devices
JPH10242293A (ja) 1997-02-27 1998-09-11 Sharp Corp 半導体装置の製造方法
US5846857A (en) * 1997-09-05 1998-12-08 Advanced Micro Devices, Inc. CMOS processing employing removable sidewall spacers for independently optimized N- and P-channel transistor performance
US6180472B1 (en) * 1998-07-28 2001-01-30 Matsushita Electrons Corporation Method for fabricating semiconductor device
US7279746B2 (en) * 2003-06-30 2007-10-09 International Business Machines Corporation High performance CMOS device structures and method of manufacture
US6930007B2 (en) * 2003-09-15 2005-08-16 Texas Instruments Incorporated Integration of pre-S/D anneal selective nitride/oxide composite cap for improving transistor performance
WO2005064680A1 (ja) * 2003-12-25 2005-07-14 Fujitsu Limited 半導体装置および半導体集積回路装置
US7164189B2 (en) * 2004-03-31 2007-01-16 Taiwan Semiconductor Manufacturing Company Ltd Slim spacer device and manufacturing method
US7321155B2 (en) * 2004-05-06 2008-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Offset spacer formation for strained channel CMOS transistor
US20060099763A1 (en) * 2004-10-28 2006-05-11 Yi-Cheng Liu Method of manufacturing semiconductor mos transistor device
US7569888B2 (en) * 2005-08-10 2009-08-04 Toshiba America Electronic Components, Inc. Semiconductor device with close stress liner film and method of manufacturing the same

Also Published As

Publication number Publication date
JP2007123518A (ja) 2007-05-17
CN1956222A (zh) 2007-05-02
US7737510B2 (en) 2010-06-15
US20070096184A1 (en) 2007-05-03
CN1956222B (zh) 2012-06-13

Similar Documents

Publication Publication Date Title
JP5091397B2 (ja) 半導体装置
JP5203669B2 (ja) 半導体装置およびその製造方法
JP2010010215A (ja) 半導体装置の製造方法
JP4794838B2 (ja) 半導体装置およびその製造方法
JP4546371B2 (ja) 半導体装置およびその製造方法
JP2009088069A (ja) 半導体装置及びその製造方法
JP2008060408A (ja) 半導体装置
TW201310625A (zh) 半導體裝置及其製造方法
JP2009033173A (ja) 半導体素子およびその製造方法
JP5137378B2 (ja) 半導体装置及びその製造方法
JP2009152458A (ja) 半導体装置およびその製造方法
JP2007324391A (ja) 半導体装置及びその製造方法
US20160013207A1 (en) Semiconductor device and manufacturing method for the same
JP2006339398A (ja) 半導体装置の製造方法
JP4568336B2 (ja) 半導体装置、およびその製造方法
JP2013026466A (ja) 半導体装置及びその製造方法
JP2006253376A (ja) 半導体装置及びその製造方法
US8299530B2 (en) Structure and method to fabricate pFETS with superior GIDL by localizing workfunction
US20070090465A1 (en) Semiconductor device and method for manufacturing the same
US7932142B2 (en) Transistor in a wiring interlayer insulating film
JP2010141102A (ja) 半導体装置およびその製造方法
JP5132943B2 (ja) 半導体装置
JP2004039985A (ja) 半導体装置及びその製造方法
JP4989921B2 (ja) 半導体装置
KR100724574B1 (ko) 식각저지막을 갖는 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100709

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5091397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250