JP2009152458A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009152458A
JP2009152458A JP2007330333A JP2007330333A JP2009152458A JP 2009152458 A JP2009152458 A JP 2009152458A JP 2007330333 A JP2007330333 A JP 2007330333A JP 2007330333 A JP2007330333 A JP 2007330333A JP 2009152458 A JP2009152458 A JP 2009152458A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
gate electrode
dummy floating
floating pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007330333A
Other languages
English (en)
Inventor
Kentaro Eda
健太郎 江田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007330333A priority Critical patent/JP2009152458A/ja
Priority to US12/340,209 priority patent/US8004084B2/en
Publication of JP2009152458A publication Critical patent/JP2009152458A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】工程数の増加や前後のプロセスへの影響を抑えて、ｎ型ＭＯＳ−ＦＥＴ、ｐ型ＭＯＳ−ＦＥＴのそれぞれに適する応力を付与することが可能な半導体装置とその製造方法を提供する。
【解決手段】半導体基板ｗと、半導体基板ｗに形成されたソース領域１２ａおよびドレイン領域１３ａと、半導体基板ｗ上のソース領域１２ａ、ドレイン領域１３ａ間に形成されたゲート電極１６と、半導体基板ｗおよびゲート電極１６上に形成された層間膜１８と、層間膜１８に埋め込み形成され、引張または圧縮応力を有する金属または金属化合物を含む膜２２ａ、２２ｂを有し、半導体基板ｗおよびゲート電極１６と離間するように形成されたダミーフローティングパターン２２を備える。
【選択図】図１

Description

本発明は、例えばＣＭＯＳ−ＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置とその製造方法に関する。
近年、電子機器などの小型化、高機能化に伴い、例えば、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）セルを構成するＣＭＯＳ−ＦＥＴなどにおいて、駆動力を向上させるために、キャリア移動度を上げることが検討されている。
キャリア移動度は、用いられる基板面方位や軸方向、格子歪みなどによる応力に依存することが知られているが、その向上・劣化の方向は、電子をキャリアとするｎ型ＭＯＳ−ＦＥＴと、ホールをキャリアとするｐ型ＭＯＳ−ＦＥＴでは異なる。例えば、Ｓｉ基板（１００）面の〈１１０〉軸方向をチャネル長方向とする場合、その方向（Ｘ方向）と基板面に垂直方向（Ｚ方向）に、Ｎ型ＭＯＳ−ＦＥＴでは引張応力を、Ｐ型ＭＯＳ−ＦＥＴでは圧縮応力を付与し、チャネル幅方向（Ｙ方向）には、それぞれ引張応力を付与することで、キャリア移動度向上させることができる。
それぞれの応力付与の手法としては、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などの素子分離に、引張応力を持つＳｉＮ膜などを形成することにより、引張応力を付与する手法、Ｓｉより格子定数の大きいＳｉＧｅ層をエピタキシャル成長させることにより、圧縮応力を付与する手法、電極上に引張応力あるいは圧縮応力を持つ絶縁膜を形成するなどの手法が挙げられる。そして、それぞれの素子を作り分けすることにより、それぞれの素子に適する応力を付与することが行われている（例えば特許文献１、２など参照）。
しかしながら、作り分けプロセスを要するため、工程数が増加したり、プロセスマージンが低下し前後のプロセスに影響するなどの問題がある。
特開平１１−３４０３３７号公報（[請求項1]、[０００９]など） 特開２００６−１６５３３５号公報（[００２１]など）
本発明は、工程数の増加や前後のプロセスへの影響を抑えて、ｎ型ＭＯＳ−ＦＥＴ、ｐ型ＭＯＳ−ＦＥＴのそれぞれに適する応力を付与することが可能な半導体装置とその製造方法を提供することを目的とするものである。
本発明の一態様によれば、半導体基板と、前記半導体基板に形成されたソース領域およびドレイン領域と、前記半導体基板上の前記ソース領域、前記ドレイン領域間に形成されたゲート電極と、前記半導体基板および前記ゲート電極上に形成された層間膜と、前記層間膜に埋め込み形成され、引張または圧縮応力を有する金属または金属化合物を含む膜を有し、前記半導体基板および前記ゲート電極と離間するように形成されたダミーフローティングパターンを備えることを特徴とする半導体装置が提供される。
また、本発明の一態様によれば、半導体基板上にゲート電極を形成し、前記半導体基板に、アクティブエリアを形成し、前記アクティブエリア上および前記ゲート電極上に層間膜を形成し、前記層間膜に、前記半導体基板または前記ゲート電極に到達する第１のトレンチと、前記半導体基板および前記ゲート電極と離間する第２のトレンチを形成し、前記第１のトレンチに金属または金属化合物を含む第１の膜を埋め込み、ビアコンタクトを形成し、前記第２のトレンチに金属または金属化合物を含み、前記第１の膜と同じ、または異なる第２の膜を埋め込み、ダミーフローティングパターンを形成することを特徴とする半導体装置の製造方法が提供される。
本発明の一実施態様によれば、半導体装置の製造工程数の増加や前後のプロセスへの影響を抑えて、ｎ型ＭＯＳ−ＦＥＴ、ｐ型ＭＯＳ−ＦＥＴのそれぞれに適する応力を付与することが可能となる。
以下本発明の実施形態について、図面を参照して説明する。
図１に本実施形態の半導体装置におけるＭＯＳＦＥＴセルの断面図を示す。図に示すように、例えば半導体基板として、バルクＳｉ基板、ＳｉＧｅ基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などの基板ｗを用い、基板ｗは、例えばＬＰ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ）−ＳｉＮ膜１１ａ／ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）膜１１ｂ／ＴＥＯＳ膜１１ｃから構成されるＳＴＩ１１により素子分離されるとともに、ＳｉＮ膜１１ａにより引張応力が付与されている。素子分離された領域には、それぞれ離間したソース領域１２ａ、ドレイン領域１３ａおよびＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）１２ｂ、１３ｂを有するアクティブエリアが形成されている。ソース領域１２ａ、ドレイン領域１３ａの表面には、それぞれＮｉなどのシリサイド層１４、１５が形成されている。ソース領域１２ａ、ドレイン領域１３ａに挟まれた領域上には、ゲート絶縁膜１６ａを介して形成された多結晶シリコン層１６ｂおよびシリサイド層１６ｃからなるゲート電極１６が形成されている。ゲート電極１６には、ＴＥＯＳなどの絶縁膜１７ａ／ＬＰ−ＳｉＮ膜１７ｂからなるゲート側壁が形成されている。
これらの上層には、例えばＳｉＮ膜１８ａ／Ｐ−ＳｉＮ膜１８ｂ／ＴＥＯＳ膜１８ｃからなる層間膜１８が形成されており、ＳｉＮ膜１８ａにより、引張応力が付与されている。そして、層間膜１８を貫通するように、ゲート電極１６に到達するビアコンタクト１９、シリサイド層１４、１５に到達するビアコンタクト２０、２１が形成されている。さらに、ビアコンタクト１９とビアコンタクト２０、２１の間に、それぞれアクティブエリアと離間したダミーフローティングパターン２２が形成されている。これらビアコンタクト１９、２０、２１およびダミーフローティングパターン２２は、それぞれチタンなどのバリアメタル膜／タングステンなどのメタル膜より構成されており、ダミーフローティングパターン２２により、引張応力が付与されている。
さらに、ビアコンタクト１９、２０、２１の上層には、層間膜２３により分離された、Ｔｉなどのバリアメタル膜２４ａ／Ｃｕ２４ｂ膜からなる配線２４が形成されている。
このような半導体装置は、以下のようにして形成される。
先ず、図２に示すように、基板ｗ上に、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＮ膜を例えば１５０ｎｍ形成する。ＳｉＮ膜上にレジスト膜を塗布し、リソグラフィ法によりレジストパターンを形成する。そして、レジストパターンをマスクとして、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によりＳｉＮ膜をエッチングする。さらに基板ｗを例えば３００ｎｍエッチングし、レジストパターンを剥離して、ＳＴＩトレンチを形成する。
次いで、ＬＰＣＶＤ法により、ＳｉＮ膜１１ａとなるＳｉＮ膜を例えば２０ｎｍ形成し、さらに絶縁膜１１ｂとなるＴＥＯＳ膜などの絶縁膜を全面に堆積させ、ＳＴＩトレンチを埋め込む。これを所定の深さまでエッチバックして、ＳｉＮ膜１１ａの一部を露出させ、露出した部分をエッチングにより除去する。そして、絶縁膜１１ｃとなるＴＥＯＳ膜などの絶縁膜を全面に堆積させた後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、ＳｉＮ膜をストッパーとして、平坦化を行う。
さらに、絶縁膜１１ｃを例えば１００ｎｍ程度エッチングし、その上面を基板ｗの表面から所定の高さとする。そして、基板ｗ表面のＳｉＮ膜をエッチングにより全剥離することにより、ＳＴＩ１１を形成する。
次いで、図３に示すように、Ｐ型あるいはＮ型素子領域を形成するために、基板中に不純物注入を行い、例えば１０００℃以上で熱処理を施すことにより、基板ｗの表面側にＰ型あるいはＮ型のウェル、チャネル領域を形成する。そして、基板ｗ上にゲート絶縁膜１６ａとなる絶縁膜を例えば１ｎｍ形成し、さらにＬＰＣＶＤ法によりゲート電極１６を構成する多結晶シリコン層１６ｂとなる多結晶シリコンを例えば１５０ｎｍ形成する。
そして、多結晶シリコン上にレジスト膜を塗布し、リソグラフィ法によりレジストパターンを形成する。そして、レジストパターンをマスクとして、ＲＩＥ法により多結晶シリコンをエッチングし、レジストパターンを剥離して、ゲート電極１６を構成する多結晶シリコン層１６ｂを形成する。さらに、露出した絶縁膜を、ウェットエッチングにより全剥離してゲート電極１６を形成する。
次いで、図４に示すように、Ｐ型あるいはＮ型のウェル、チャネル領域中に、不純物注入を行い、例えば８００℃程度の熱処理を施すことにより、ＬＤＤ１２ｂ、１３ｂとなる浅い不純物拡散領域を形成する。そして、全面にＬＰＣＶＤ法により絶縁膜を例えば２０ｎｍ形成した後、全面にＬＰＣＶＤ法によりＳｉＮ膜を形成し、ＲＩＥ法によりエッチバックすることにより、ゲート電極１６に絶縁膜１７ａ／ＳｉＮ膜１７ｂからなるゲート側壁を形成する。
そして、ゲート電極１６およびウェル、チャネル領域、拡散領域中に不純物注入を行い、例えば１０００℃以上の熱処理を施すことにより、ソース領域１２ａ、ドレイン領域１３ａと、ＬＤＤ１２ｂ、１３ｂが形成される。さらに、サリサイド法により、ソース領域１２ａ、ドレイン領域１３ａおよび多結晶シリコン層１６ｂ表面に、それぞれシリサイド層１４、１５、１６ｃを選択的に形成する。
次いで、図５に示すように、全面にＬＰＣＶＤ法により、ＳｉＮ膜１８ａを例えば３０ｎｍ形成し、ＳｉＮ膜１８ａ上に、ＬＰＣＶＤ法により、Ｐ−ＳｉＮ膜などの絶縁膜を例えば４００ｎｍ形成し、ＣＭＰ法により平坦化して、絶縁膜１８ｂを形成する。さらにプラズマＣＶＤ法により、絶縁膜１８ｂ上にＴＥＯＳ膜などの絶縁膜１８ｃを例えば２００ｎｍ形成する。
そして、絶縁膜１８ｃ上にレジスト膜を塗布し、リソグラフィ法によりレジストパターンを形成する。このとき、レジストパターンには、それぞれビアコンタクト１９、２０、２１のパターンと、ビアコンタクト１９とビアコンタクト２０、２１間にそれぞれ配置されたダミーフローティングパターン２２のパターンが形成されており、ダミーフローティングパターン２２のパターンは、加工限界以下の寸法とする。このようなレジストパターンをマスクとして、ＲＩＥ法により絶縁膜１８ｃ、絶縁膜１８ｂ、ＳｉＮ膜１８ａをエッチングし、レジストパターンを剥離して、図６に上面図を示すように、コンタクトホール１９’、２０’、２１’およびダミーフローティングホール２２’を形成する。このとき、ダミーフローティングホール２２’は、加工限界以下の寸法で形成されているため、アクティブエリアに到達することなく絶縁膜１８ｂの途中でエッチストップする。
次いで、図７に示すように、バリアメタル膜１９ａ、２０ａ、２１ａ、２２ａとなるチタンなどのバリアメタル膜を、スパッタ法により形成し、バリアメタル膜上に、メタル膜１９ｂ、２０ｂ、２１ｂ、２２ｂとなるタングステンなどのメタル膜を、熱ＣＶＤ法により形成して、コンタクトホール１９’、２０’、２１’およびダミーフローティングホール２２’を埋め込む。そして、ＣＭＰ法により、絶縁膜１８ｃ上のメタル膜、バリアメタル膜を除去することにより、ビアコンタクトホール１９’、２０’、２１’およびダミーフローティングホール２２’内に、それぞれシリサイド層１４、１５、１６ｃに到達するビアコンタクト１９、２０、２１と、アクティブエリアと離間したダミーフローティングパターン２２を形成する。このとき、ダミーフローティングパターン２２内のバリアメタル膜２２ａ、メタル膜２２ｂは、引張応力を有している。
さらに、絶縁膜１８ｃおよびビアコンタクト１９、２０、２１、ダミーフローティングパターン２２上に、プラズマＣＶＤ法により、層間膜２３となる絶縁膜を例えば２００ｎｍ形成する。絶縁膜上にレジスト膜を塗布し、リソグラフィ法によりレジストパターンを形成する。そして、レジストパターンをマスクとして、ＲＩＥ法により絶縁膜をエッチングし、レジストパターンを剥離して、層間膜２３およびトレンチが形成される。
次いで、スパッタ法により、バリアメタル膜２４ａとなるチタンなどのバリアメタル膜を形成し、バリアメタル膜上に、メッキ法により、Ｃｕ膜２４ｂを形成して、トレンチを埋め込む。そして、ＣＭＰ法により、絶縁膜１８ｃ上のＣｕ膜、バリアメタル膜を除去することにより、トレンチ内にバリアメタル膜２４ａ／Ｃｕ膜２４ｂからなる配線２４を形成することにより、図１に示すような半導体装置が形成される。そして。配線上に形成されるメタルパッドに電圧を印加することにより、動作させることができる。
このようにして、ゲート電極近傍に引張応力を有するダミーフローティングパターンを形成することにより、ゲート電極近傍に引張応力を付与することが可能となる。そして、キャリア移動度の向上を図ることができ、ＣＭＯＳ−ＦＥＴなどの半導体装置における駆動力の向上を図ることが可能となる。
本実施形態において、ダミーフローティングパターン２２をビアコンタクト１９とビアコンタクト２０、２１間に配置したが、ゲート電極近傍に効果的に応力を印加できるように配置されていればよい。例えば、図８に示すように、ビアコンタクト１９およびビアコンタクト２０、２１を挟むように、ダミーフローティングパターン３２を配置してもよい。また、図９に示すように、ビアコンタクト１９およびビアコンタクト２０、２１を挟み、ゲート電極１６を囲むように、ダミーフローティングパターン４２を配置してもよい。また、図１０に示すように、基板ｗの裏面（非素子形成面）側にダミーフローティングパターン５２を形成してもよく、さらにこれらを組合せてもよい。
また、本実施形態において、引張応力を付与するダミーフローティングパターン内の膜として、チタン膜／タングステン膜を用いたが、このような膜に限定されるものではない。例えば、チタン膜、タングステン膜の他、チタン酸化膜、チタン窒化膜、タンタル膜、タンタル酸化膜、タンタル窒化膜、Ａｌ膜、Ｃｕ膜を単層で、あるいは積層して用いることができる。
また、本実施形態において、ダミーフローティングパターンにより引張応力を付与したが、ダミーフローティングパターンにより圧縮応力を付与してもよい。ダミーフローティングパターンにより、その膜の材料、膜厚、層構成、形成プロセスなどに依存して、引張／圧縮のいずれかの応力が付与される。従って、ダミーフローティングパターン内の膜を、例えばＣｕ膜としたり、上述したチタン膜、タングステン膜、チタン酸化膜、チタン窒化膜、タンタル膜、タンタル酸化膜、タンタル窒化膜、Ａｌ膜などの膜厚、層構成、形成プロセスなどを適宜変動させることにより、ゲート電極近傍に圧縮応力を付与したり、応力を緩和することも可能である。
そして、基板の面方向にも依存するが、このようにして、例えば、Ｃ−ＭＯＳＦＥＴにおいて、ｎ型能動素子が形成される領域に引張応力を、ｐ型能動素子領域に圧縮応力をそれぞれ付与することにより、それぞれの領域においてキャリア移動度の向上を図ることが可能となる。
また、本実施形態においては、ダミーフローティングパターン内の膜をビアコンタクトと同じ構成として、ダミーフローティングパターンをビアコンタクトと同時に形成したが、必ずしも同時に形成する必要はない。しかしながら、同時形成により、工程数を増加させることなく、ゲート電極近傍に応力を付与することが可能となる。このとき、ダミーフローティングパターンを加工限界以下の寸法にすることにより、ダミーフローティングホールの深さを制御したが、グレイトーン、ハーフトーンなどの多階調マスクを用いることにより、ビアコンタクトホールと異なる深さに制御することも可能であり、その他、エッチング深さを変動させる種々の手法を用いることができる。
また、ダミーフローティングパターンは、効率的にゲート電極近傍に応力を付与するためには、できるだけゲート電極近傍まで形成されることが好ましい。しかしながら、ゲート電極、あるいはアクティブエリアに到達すると、応力が開放されてしまうため、これらに到達しない深さであることが必要である。プロセスにおけるばらつきを考慮すると、ダミーフローティングパターンの底部が、例えばゲート電極の高さの１．５倍の位置となるように配置すればよい。
また、本実施形態においては、ダミーフローティングパターン上に層間膜が形成され、上層配線（多層配線）と非導通であるが、上層配線（多層配線）と接続されていてもよい。導通であっても、非導通であっても、ゲート電極近傍への応力の付与には影響はなく、また電気的な不具合も認められないためである。従って、上層配線の配置は、ダミーフローティングパターンの配置に影響されることなく、適宜決定することが可能である。
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
本発明の一態様による半導体装置におけるＭＯＳＦＥＴセルの断面図。 本発明の一態様によるＭＯＳＦＥＴセルの製造工程を示す図。 本発明の一態様によるＭＯＳＦＥＴセルの製造工程を示す図。 本発明の一態様によるＭＯＳＦＥＴセルの製造工程を示す図。 本発明の一態様によるＭＯＳＦＥＴセルの製造工程を示す図。 本発明の一態様におけるダミーフローティングパターンの配置を示す図。 本発明の一態様によるＭＯＳＦＥＴセルの製造工程を示す図。 本発明の一態様におけるダミーフローティングパターンの配置を示す図。 本発明の一態様におけるダミーフローティングパターンの配置を示す図。 本発明の一態様におけるダミーフローティングパターンの配置を示す図。
符号の説明
ｗ…基板、１１…ＳＴＩ、１２ａ…ソース領域、１２ｂ、１３ｂ…ＬＤＤ、１３ａ…ドレイン領域、１４、１５、１６ｃ…シリサイド層、１６…ゲート電極、１６ａ…ゲート絶縁膜、１６ｂ…多結晶シリコン層、１７ａ…絶縁膜、１７ｂ…ＳｉＮ膜、１８、２３…層間膜、１９、２０、２１…ビアコンタクト、１９’、２０’、２１’…コンタクトホール、２２、３２、４２、５２…ダミーフローティングパターン、２２’…ダミーフローティングホール、２４…配線。

Claims (5)

  1. 半導体基板と、
    前記半導体基板に形成されたソース領域およびドレイン領域と、
    前記半導体基板上の前記ソース領域、前記ドレイン領域間に形成されたゲート電極と、
    前記半導体基板および前記ゲート電極上に形成された層間膜と、
    前記層間膜に埋め込み形成され、引張または圧縮応力を有する金属または金属化合物を含む膜を有し、前記半導体基板および前記ゲート電極と離間するように形成されたダミーフローティングパターンを備えることを特徴とする半導体装置。
  2. 前記半導体基板は、ｎ型能動素子が形成される第１の領域と、ｐ型能動素子が形成される第２の領域を有し、
    前記ダミーフローティングパターンは、
    前記第１の領域に形成され、引張応力を有する第１のダミーフローティングパターンと、
    前記第２の領域に形成され、前記第１のダミーフローティングパターンと異なる膜からなり、圧縮応力または引張応力を有する第２のダミーフローティングパターンを有することを特徴とする請求項１に記載の半導体装置。
  3. 前記膜は、積層膜であることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 半導体基板の非素子形成面側に、引張または圧縮応力を有する金属または金属化合物を含む膜を有するダミーフローティングパターンを備えることを特徴とする半導体装置。
  5. 半導体基板上にゲート電極を形成し、
    前記半導体基板に、アクティブエリアを形成し、
    前記アクティブエリア上および前記ゲート電極上に層間膜を形成し、
    前記層間膜に、前記半導体基板または前記ゲート電極に到達する第１のトレンチと、前記半導体基板および前記ゲート電極と離間する第２のトレンチを形成し、
    前記第１のトレンチに金属または金属化合物を含む第１の膜を埋め込み、ビアコンタクトを形成し、
    前記第２のトレンチに金属または金属化合物を含み、前記第１の膜と同じ、または異なる第２の膜を埋め込み、ダミーフローティングパターンを形成することを特徴とする半導体装置の製造方法。
JP2007330333A 2007-12-21 2007-12-21 半導体装置およびその製造方法 Pending JP2009152458A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007330333A JP2009152458A (ja) 2007-12-21 2007-12-21 半導体装置およびその製造方法
US12/340,209 US8004084B2 (en) 2007-12-21 2008-12-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007330333A JP2009152458A (ja) 2007-12-21 2007-12-21 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009152458A true JP2009152458A (ja) 2009-07-09

Family

ID=40797087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007330333A Pending JP2009152458A (ja) 2007-12-21 2007-12-21 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US8004084B2 (ja)
JP (1) JP2009152458A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8218353B1 (en) * 2009-09-16 2012-07-10 Altera Corporation Memory element circuitry with stressed transistors
CN102543858A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 一种改善w-cmp后表面平坦性的制造方法
US9070698B2 (en) 2012-11-01 2015-06-30 International Business Machines Corporation Through-substrate via shielding
US9209066B2 (en) 2013-03-01 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure of semiconductor device
KR102046986B1 (ko) 2013-09-27 2019-11-20 삼성전자 주식회사 더미 셀 어레이를 포함하는 반도체 소자
US9799583B2 (en) * 2013-11-07 2017-10-24 Infineon Technologies Ag Semiconductor devices and methods of formation thereof
US10332870B2 (en) * 2017-06-01 2019-06-25 Samsung Electronics Co, Ltd. Semiconductor device including a field effect transistor
KR102598774B1 (ko) * 2019-07-03 2023-11-07 에스케이하이닉스 주식회사 반도체 메모리 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412250A (en) * 1993-09-24 1995-05-02 Vlsi Technology, Inc. Barrier enhancement at the salicide layer
JP2940432B2 (ja) * 1995-04-27 1999-08-25 ヤマハ株式会社 半導体装置とその製造方法
JP4258034B2 (ja) 1998-05-27 2009-04-30 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP2000286263A (ja) * 1999-03-29 2000-10-13 Nec Corp 半導体装置及びその製造方法
US20050191812A1 (en) * 2004-03-01 2005-09-01 Lsi Logic Corporation Spacer-less transistor integration scheme for high-k gate dielectrics and small gate-to-gate spaces applicable to Si, SiGe strained silicon schemes
JP2006165335A (ja) 2004-12-08 2006-06-22 Toshiba Corp 半導体装置
JP4833544B2 (ja) * 2004-12-17 2011-12-07 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
US20090166750A1 (en) 2009-07-02
US8004084B2 (en) 2011-08-23

Similar Documents

Publication Publication Date Title
US8536653B2 (en) Metal oxide semiconductor transistor
US7358142B2 (en) Method for forming a FinFET by a damascene process
US7442618B2 (en) Method to engineer etch profiles in Si substrate for advanced semiconductor devices
US8148214B2 (en) Stressed field effect transistor and methods for its fabrication
JP5107680B2 (ja) 半導体装置
JP5091397B2 (ja) 半導体装置
JP2010010215A (ja) 半導体装置の製造方法
KR20090048514A (ko) 콘택 영역들에 금속 규화물 영역을 국부적으로 구비한 트랜지스터 및 그 트랜지스터를 제조하는 방법
JP2009152458A (ja) 半導体装置およびその製造方法
JP4794838B2 (ja) 半導体装置およびその製造方法
JP2008192686A (ja) 半導体装置及びその製造方法
US7169659B2 (en) Method to selectively recess ETCH regions on a wafer surface using capoly as a mask
JP2009033173A (ja) 半導体素子およびその製造方法
JP2007324391A (ja) 半導体装置及びその製造方法
USRE42180E1 (en) Semiconductor device having metal silicide layer on source/drain region and gate electrode and method of manufacturing the same
JP2009055027A (ja) Ｍｏｓトランジスタの製造方法、および、これにより製造されたｍｏｓトランジスタ
US20090152670A1 (en) Semiconductor device and method of fabricating the same
US7824971B2 (en) Semiconductor device and method for manufacturing the same
JP2010141102A (ja) 半導体装置およびその製造方法
WO2018059108A1 (zh) 半导体器件及其制造方法及包括该器件的电子设备
US7211481B2 (en) Method to strain NMOS devices while mitigating dopant diffusion for PMOS using a capped poly layer
US20220029017A1 (en) Semiconductor device, and method for manufacturing semiconductor device
US7994585B2 (en) Semiconductor device and method for manufacturing the same
US7808043B2 (en) Semiconductor device and methods of fabricating the same including forming spacers and etch stop layers with stress properties
JP2007305889A (ja) 半導体装置およびその製造方法