CN102543858A - 一种改善w-cmp后表面平坦性的制造方法 - Google Patents

一种改善w-cmp后表面平坦性的制造方法 Download PDF

Info

Publication number
CN102543858A
CN102543858A CN2012100487348A CN201210048734A CN102543858A CN 102543858 A CN102543858 A CN 102543858A CN 2012100487348 A CN2012100487348 A CN 2012100487348A CN 201210048734 A CN201210048734 A CN 201210048734A CN 102543858 A CN102543858 A CN 102543858A
Authority
CN
China
Prior art keywords
metal
cmp
contact hole
redundant pattern
redundant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100487348A
Other languages
English (en)
Inventor
方精训
张传民
左威
同小刚
王哲
邓镭
文静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2012100487348A priority Critical patent/CN102543858A/zh
Publication of CN102543858A publication Critical patent/CN102543858A/zh
Priority to US13/730,103 priority patent/US8673768B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明公开了一种改善W-CMP后平坦性的制造方法，通过两次光刻和刻蚀工艺形成接触孔和冗余图形，所述冗余图形的深度小于所述接触孔的深度，随后形成钨金属层，并利用钨化学机械抛光工艺去除金属前绝缘介质层上的钨金属层，以在接触孔中形成钨金属接触层，并在冗余图形中形成冗余金属层。这样既避免了冗余金属层连接到闸极和有源区的金属硅化物而造成对器件特性的不利影响，又利用冗余图形的插入，减少各区域金属密度差，改善了W-CMP后表面平坦性，避免后续形成铜互连时产生金属残留和缺陷。

Description

一种改善W-CMP后表面平坦性的制造方法
技术领域
本发明涉及微电子领域，特别是涉及一种W-CMP后表面平坦性方法。
背景技术
随着超大规模集成电路的发展，集成电路的特征尺寸持续缩小，集成度越来越高，后道互连(interconnect)普遍采用立体化和多层化布线。同时，对于130nm以及以下线宽的IC制造工艺，铜互连具有铝互连不可比拟的诸多优点，成为主流互连技术。大马士革(Damascene)技术是实现多层铜金属互连的必要技术，包括：绝缘介质层淀积；连线槽和接触孔刻蚀；防扩散金属层以及铜籽晶层的淀积；电镀铜工艺；以及铜的化学机械抛光(Chemical Mechanical Polishing，CMP)等一系列工艺过程。
其中，CMP工艺作为唯一能实现全局平坦化的技术工艺，是实现铜互连的关键技术。但在铜化学机械抛光(Cu-CMP)过程中，如图1所示，因铜连线图形密度的不均匀，会在特定区域，如宽线、图形密集区(high density area)，产生碟形凹陷(dishing)2以及侵蚀(erosion)缺陷1，影响化学机械抛光后(post-CMP)器件表面的平坦性，进而影响产品良率和可靠性的提高。另一方面为实现多层步线，CMP本身也对表面平坦性提出了较高的要求。如果平坦化效果不好，则随着层数的增加，表面的不平坦度会累积，在特定区域可能在后续形成铜互连时产生金属残留，如池状(pooling)缺陷或桥接(bridging)等缺陷。
为了得到更加平坦的铜化学机械抛光后表面，通常是在布线设计时在空白区域插入冗余图形(dummy pattern))，来调节金属线的密度，使其在各区域尽量一致，以此改善金属表面的平坦性，此方法在互连层的Cu-CMP工艺中取得良好效果。
但是，在接触孔层(一般利用钨金属来制作接触接触孔层)，由于冗余图形和接触孔利用同一次光刻和刻蚀工艺完成，使得冗余图形和接触孔的深度一致，即冗余图形也会贯穿金属前绝缘介质层(pre-metal dielectric，PMD)，如此一来冗余金属很容易连接到MOS器件的闸极(也称栅极)和有源区的金属硅化物而造成对器件特性的不利影响，为此一般不会在器件接触孔(contact)层插入冗余图形。W-CMP的表面平坦度因此不能通过设计上的优化得到保障，从而对后道的互连造成影响。受接触孔的布局设计影响，钨化学机械抛光(W-CMP)后的表面起伏，可高达1000埃(Angstrom)以上。受到上述表面形貌影响，第一层铜互连在经过Cu-CMP后仍有严重的金属残留。
发明内容
本发明的目的在于提供一种改善W-CMP后表面平坦性的制造方法，避免了冗余图形连接到闸极和有源区的金属硅化物，或者离闸极过近造成不利影响，又可利用冗余图形的插入，减少各区域金属密度差异，改善W-CMP后表面平坦性，避免后续形成铜互连时产生金属残留。
为解决上述技术问题，本发明提供一种改善W-CMP后表面平坦性方法，其特征在于，所述方法包括下列步骤：
提供一衬底，所述衬底中形成有器件；
在所述衬底上形成金属前绝缘介质层；
通过两次光刻和刻蚀工艺形成接触孔和冗余图形，所述接触孔贯穿所述金属前绝缘介质层，所述冗余图形的深度小于所述接触孔的深度；
在所述金属前绝缘介质层上以及接触孔和冗余图形中形成钨金属层；
进行钨化学机械抛光工艺，以去除所述金属前绝缘介质层上的钨金属层，在所述接触孔中形成钨金属接触层，并在所述冗余图形中形成冗余金属层。
在所述的改善W-CMP后平坦性的制造方法中，通过两次光刻工艺形成接触孔和冗余图形，包括：进行第一次光刻和刻蚀工艺，形成所述接触孔；进行第二次光刻和刻蚀工艺，形成所述冗余图形。
在所述的改善W-CMP后平坦性的制造方法中，通过两次光刻工艺形成接触孔和冗余图形，包括：进行第一次光刻和刻蚀工艺，形成所述冗余图形；进行第二次光刻和刻蚀工艺，形成所述接触孔。
在所述的改善W-CMP后平坦性的制造方法中，在所述金属前绝缘介质层上以及接触孔和冗余图形中形成钨金属层之前，还包括：在所述金属前绝缘介质层上以及接触孔和冗余图形中形成金属阻挡层。
在所述的改善W-CMP后平坦性的制造方法中，所述冗余图形为圆形或方形。
在所述的改善W-CMP后平坦性的制造方法中，所述冗余图形与所述接触孔的最小距离大于0.5μm。
在所述的改善W-CMP后平坦性的制造方法中，所述冗余图形的特征尺寸为0.01～2.0μm。
在所述的改善W-CMP后平坦性的制造方法中，所述冗余图形的深度为
Figure BDA0000139214430000031
本发明提供的改善W-CMP后平坦性的制造方法，通过两次光刻和刻蚀工艺形成接触孔和冗余图形，所述冗余图形的深度小于所述接触孔的深度，随后形成钨金属层，并利用钨化学机械抛光(W-CMP)工艺去除金属前绝缘介质层上的钨金属层，以在接触孔中形成钨金属接触层，并在冗余图形中形成冗余金属层。这样既避免了冗余金属层连接到闸极和有源区的金属硅化物而造成对器件特性的不利影响，又利用冗余图形的插入，减少各区域金属密度差，改善了W-CMP后表面平坦性，避免后续形成铜互连时产生金属残留和缺陷。
附图说明
图1为现有技术Cu-CMP后的硅片表面形貌的剖面图；
图2为本发明一实施例的改善W-CMP后平坦性的制造方法流程图；
图3～7为本发明一实施例的改善W-CMP后表面平坦性的制造方法各步骤中的器件剖面图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
如图2所示，本发明实施例的改善W-CMP后平坦性的方法，包括下列步骤：
步骤S1，如图3所示，提供一衬底1，所述衬底1中形成有器件2，本实施例中所述器件2为CMOS器件，由于发明并不涉及该部分的改进，因此对该部分并不进行详细介绍；
步骤S2，继续参考图3，在所述衬底1上沉积金属前绝缘介质层(pre-metaldielectric，PMD)薄膜，随后对所述金属前绝缘介质层薄膜进行化学机械抛光，形成平坦的金属前绝缘介质层3；
步骤S3，通过两次光刻和刻蚀工艺形成接触孔4和冗余图形5，所述接触孔4贯穿所述金属前绝缘介质层3，所述冗余图形5的深度小于所述接触孔4的深度，即，所述冗余图形5并不贯穿所述金属前绝缘介质层3；
在本实施例中，如图4所示，先进行第一次光刻和刻蚀工艺，形成贯穿所述金属前绝缘介质层3的接触孔4；随后，如图5所示，进行第二次光刻和刻蚀工艺，刻蚀所述金属前绝缘介质层3形成冗余图形5，所述冗余图形5并未贯穿金属前绝缘介质层3。
其中，相邻区域的图形密度差在2％～50％之间，接触孔4与冗余图形5的最小距离D在0.5～10μm之间，冗余图形5的形状可为任何几何图形，例如圆形或方形。冗余图形5的特征尺寸与接触孔4相当，在0.01～2.0μm之间，冗余图形5的深度为之间，使之与器件2的闸极保持一定距离，这样既可避免冗余金属层连接到闸极和有源区的金属硅化物而造成对器件特性的不利影响，当然上述冗余图形5的深度也可根据金属前绝缘介质层3的厚度适当变化，只要其并不贯穿金属前绝缘介质层3即不会连接到闸极和有源区的金属硅化物。
本发明中，冗余图形5的形成与接触孔4的形成是相对独立完成，冗余图形5的形成与接触孔4的形成无先后顺序，即，可以先形成冗余图形5，然后再形成接触孔4，反之亦可。由于形成冗余图形5步骤是单独制版完成的，这样既避免了冗余图形连接到闸极和有源区的金属硅化物而造成对器件特性的不利影响，又可利用冗余图形5的插入减少接触孔层各区域金属密度差，改善了W-CMP后表面平坦性，避免后续形成铜互连时产生金属残留和缺陷，如池状(pooling)缺陷或桥接(bridging)等缺陷。
步骤S4，如图6所示，接着，在所述金属前绝缘介质层3上以及接触孔4和冗余图形5中形成钨金属层6。
进一步地，在步骤S4之前，还可在所述金属前绝缘介质层3上以及接触孔4和冗余图形5中先形成金属阻挡层(barrier metal)，以阻挡金属扩散。
步骤S5，如图7所示，进行钨化学机械抛光(W-CMP)工艺，以去除金属前绝缘介质层3上多余的钨金属层，从而在所述接触孔4中形成钨金属接触层4’，并在所述冗余图形5中形成冗余金属层5’。
需要说明的是，在图3至图7中，只是示意性的表示了改善W-CMP后平坦性的制造方法的大致流程，而并未对器件中公知的结构例如CMOS器件等部分进行详细描述，但是本领域技术人员应是知晓的。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种改善W-CMP后平坦性的制造方法，其特征在于，包括：
提供一衬底，所述衬底中形成有器件；
在所述衬底上形成金属前绝缘介质层；
通过两次光刻和刻蚀工艺形成接触孔和冗余图形，所述接触孔贯穿所述金属前绝缘介质层，所述冗余图形的深度小于所述接触孔的深度；
在所述金属前绝缘介质层上以及接触孔和冗余图形中形成钨金属层；
进行钨化学机械抛光工艺，以去除所述金属前绝缘介质层上的钨金属层，在所述接触孔中形成钨金属接触层，并在所述冗余图形中形成冗余金属层。
2.如权利要求1所述的改善W-CMP后平坦性的制造方法，其特征在于，通过两次光刻工艺形成接触孔和冗余图形，包括：
进行第一次光刻和刻蚀工艺，形成所述接触孔；
进行第二次光刻和刻蚀工艺，形成所述冗余图形。
3.如权利要求1所述的改善W-CMP后平坦性的制造方法，其特征在于，通过两次光刻工艺形成接触孔和冗余图形，包括：
进行第一次光刻和刻蚀工艺，形成所述冗余图形；
进行第二次光刻和刻蚀工艺，形成所述接触孔。
4.如权利要求1所述的改善W-CMP后平坦性的制造方法，其特征在于，在所述金属前绝缘介质层上以及接触孔和冗余图形中形成钨金属层之前，还包括：在所述金属前绝缘介质层上以及接触孔和冗余图形中形成金属阻挡层。
5.如权利要求1所述的改善W-CMP后平坦性的制造方法，其特征在于，所述冗余图形为圆形或方形。
6.如权利要求1所述的改善W-CMP后平坦性的制造方法，其特征在于，所述冗余图形与所述接触孔的最小距离大于0.5μm。
7.如权利要求1所述的改善W-CMP后平坦性的制造方法，其特征在于，所述冗余图形的特征尺寸为0.01～2.0μm。
8.如权利要求1所述的改善W-CMP后平坦性的制造方法，其特征在于，所述冗余图形的深度为
Figure FDA0000139214420000021
CN2012100487348A 2012-02-28 2012-02-28 一种改善w-cmp后表面平坦性的制造方法 Pending CN102543858A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2012100487348A CN102543858A (zh) 2012-02-28 2012-02-28 一种改善w-cmp后表面平坦性的制造方法
US13/730,103 US8673768B2 (en) 2012-02-28 2012-12-28 Fabrication method for improving surface planarity after tungsten chemical mechanical polishing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100487348A CN102543858A (zh) 2012-02-28 2012-02-28 一种改善w-cmp后表面平坦性的制造方法

Publications (1)

Publication Number Publication Date
CN102543858A true CN102543858A (zh) 2012-07-04

Family

ID=46350402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100487348A Pending CN102543858A (zh) 2012-02-28 2012-02-28 一种改善w-cmp后表面平坦性的制造方法

Country Status (2)

Country Link
US (1) US8673768B2 (zh)
CN (1) CN102543858A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110148582A (zh) * 2019-04-15 2019-08-20 上海华力集成电路制造有限公司 接触孔的制造方法
WO2022110348A1 (zh) * 2020-11-30 2022-06-02 武汉新芯集成电路制造有限公司 半导体器件及其制作方法、芯片键合结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8883638B2 (en) * 2012-01-18 2014-11-11 United Microelectronics Corp. Method for manufacturing damascene structure involving dummy via holes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012688A (ja) * 1998-06-24 2000-01-14 Sharp Corp 半導体装置及びその製造方法
CN102222643A (zh) * 2011-06-24 2011-10-19 中国科学院微电子研究所 集成电路制作过程中冗余金属填充的方法及半导体器件
CN102324399A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 半导体器件及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547584B2 (en) * 2005-05-27 2009-06-16 United Microelectronics Corp. Method of reducing charging damage to integrated circuits during semiconductor manufacturing
JP2009152458A (ja) * 2007-12-21 2009-07-09 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012688A (ja) * 1998-06-24 2000-01-14 Sharp Corp 半導体装置及びその製造方法
CN102222643A (zh) * 2011-06-24 2011-10-19 中国科学院微电子研究所 集成电路制作过程中冗余金属填充的方法及半导体器件
CN102324399A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 半导体器件及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110148582A (zh) * 2019-04-15 2019-08-20 上海华力集成电路制造有限公司 接触孔的制造方法
WO2022110348A1 (zh) * 2020-11-30 2022-06-02 武汉新芯集成电路制造有限公司 半导体器件及其制作方法、芯片键合结构

Also Published As

Publication number Publication date
US20130224949A1 (en) 2013-08-29
US8673768B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
US8645879B2 (en) Algorithm of Cu interconnect dummy inserting
KR100770486B1 (ko) 반도체 장치의 제조방법
KR102502870B1 (ko) 표준 셀 블록용 파워 레일
US7470630B1 (en) Approach to reduce parasitic capacitance from dummy fill
KR20140018546A (ko) 반도체 장치 및 그 제조 방법
CN101351088A (zh) 内埋式线路结构及其工艺
CN101176196A (zh) 半导体产品的局部和全局布线的形成
CN102543858A (zh) 一种改善w-cmp后表面平坦性的制造方法
US7087350B2 (en) Method for combining via patterns into a single mask
US8552550B2 (en) Semiconductor device
JP5313474B2 (ja) 半導体装置およびその製造方法
CN102881586A (zh) 改善接触孔之钨化学机械研磨后平坦性的方法
CN103456716B (zh) 三维多芯片叠层模块及其制造方法
CN102324399B (zh) 半导体器件及其制作方法
JP2007012773A (ja) 多層配線を有する半導体装置
CN102339791B (zh) 一种半导体器件制作方法
CN102354682B (zh) 半导体器件制作方法
US7745239B1 (en) Arrangement of fill unit elements in an integrated circuit interconnect layer
CN102412198B (zh) 半导体器件制作方法
CN102969270A (zh) 半导体器件及其制作方法
US8726221B2 (en) Topology density aware flow (TDAF)
CN102361019A (zh) 一种半导体器件制作方法
CN102969271A (zh) 半导体器件及其制作方法
JP4850891B2 (ja) 配線構造の製造方法
CN102347273B (zh) 半导体器件制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120704