CN102347273B - 半导体器件制作方法 - Google Patents

Abstract

本发明公开了一种半导体器件制作方法，进行化学机械研磨工艺时，去除所述冗余金属槽和辅助图形冗余金属槽内部分或全部的金属层，可有效地扩大光刻工艺窗口并且减少或完全消除冗余金属线和辅助图形冗余金属线填充引入的金属层内和金属层间的耦合电容。

Description

半导体器件制作方法

技术领域

本发明涉及集成电路制造领域，特别涉及一种半导体器件制作方法。

背景技术

随着半导体芯片的集成度不断提高，晶体管的特征尺寸随之不断缩小。当进入到130纳米技术节点之后，受到铝的高电阻特性的限制，铜互连逐渐替代铝互连成为金属互连的主流。由于铜的干法刻蚀工艺不易实现，铜互连线的制作方法不能像铝互连线那样通过刻蚀金属层而获得，现在广泛采用的铜互连线的制作方法是称作大马士革工艺的镶嵌技术。该大马士革工艺包括只制作金属导线的单大马士革工艺和同时制作通孔(也称接触孔)和金属导线的双大马士革工艺。具体的说，单大马士革结构(也称单镶嵌结构)仅是把单层金属导线的制作方式由传统的方式(金属刻蚀+介质层填充)改为镶嵌方式(介质层刻蚀+金属填充)，而双镶嵌结构则是将通孔以及金属导线结合在一起，如此只需一道金属填充步骤。制作双镶嵌结构的常用方法一般有以下几种：全通孔优先法(Full VIA First)、半通孔优先法(Partial VIA First)、金属导线优先法(Full TrenchFirst)以及自对准法(Self-alignment method)。

如图1所示，现有的一种金属导线制作工艺包括如下步骤：首先，在半导体衬底100上首先沉积介质层110；然后通过光刻和刻蚀工艺在介质层110中形成金属导线槽；随后沉积金属层，所述金属层填充到金属导线槽内并且在所述介质层110表面也沉积了金属；接着，进行化学机械研磨(CMP)工艺去除所述介质层110上的金属，从而在所述金属导线槽内制成了金属导线140。

如上所述，在大马士革工艺中需要利用化学机械研磨工艺，以最终形成镶嵌在介质层110中的金属导线140。然而，因为金属和介质层材料的移除率一般不相同，因此对研磨的选择性会导致不期望的凹陷(dishing)和侵蚀(erosion)现象。凹陷时常发生在金属减退至邻近介质层的平面以下或超出邻近介质层的平面以上，侵蚀则是介质层的局部过薄。凹陷和侵蚀现象易受图形的结构和图形的密度影响。因此，为了达到均匀的研磨效果，要求半导体衬底上的金属图形密度尽可能均匀，而产品设计的金属图形密度常常不能满足化学机械研磨均匀度要求。目前，解决的方法是在版图的空白区域填充冗余金属线图案来使版图的图形密度均匀化，从而在介质层110中形成金属导线140的同时还形成冗余金属线(dummy metal)150，如图2所示。但是，冗余金属线虽然提高了图形密度的均匀度，但是却不可避免地引入了额外的金属层内和金属层间的耦合电容。

为了减少额外的耦合电容带给器件的负面影响，在设计冗余金属时要尽可能减少冗余金属的填充数量，并且使主图形(金属导线图形)与冗余金属间距尽可能大。然而主图形与冗余金属的间距过大又会导致局部区域的图形密度不均匀，影响化学机械研磨工艺的局部区域平坦度。在给定线宽条件下，各种线条图形的焦深(DOF)工艺窗口有下列关系：密集线条＞半密集线条＞孤立线条。利用这个关系，在半密集线条和孤立线条旁增加辅助图形可以扩大半密集线条和孤立线条的工艺窗口。即，辅助图形可以扩大半密集线条和孤立线条的光刻工艺窗口，改善金属的化学机械研磨的局部区域平坦度，但是也会导致较大的金属层内和金属层间的耦合电容。

发明内容

本发明提供一种半导体器件制作方法，以有效地扩大光刻工艺窗口并且减少或完全消除冗余金属线填充引入的金属层内和金属层间的耦合电容。

为解决上述技术问题，本发明提供一种半导体器件制作方法，包括：

提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；

在所述半导体衬底上形成介质层；

减薄所述非冗余金属区上的介质层；

刻蚀所述介质层以形成冗余金属槽、辅助图形冗余金属槽和金属导线槽，所述冗余金属槽和辅助图形冗余金属槽的深度小于所述金属导线槽的深度；

在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层；

进行化学机械研磨工艺，直至去除所述冗余金属槽和辅助图形冗余金属槽内部分或全部的金属层。

本发明还提供另一种半导体器件制作方法，包括：

提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；

在所述半导体衬底上形成介质层；

减薄所述非冗余金属区上的介质层；

刻蚀所述非冗余金属区上的介质层形成通孔；

刻蚀所述介质层以形成冗余金属槽和辅助图形冗余金属槽，并在所述通孔对应位置形成金属导线槽；

在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层；

进行化学机械研磨工艺，直至去除所述冗余金属槽和辅助图形冗余金属槽内部分或全部的金属层。

本发明又提供一种半导体器件制作方法，包括：

提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；

在所述半导体衬底上形成介质层；

减薄所述非冗余金属区上的介质层；

在所述介质层上形成自对准硬掩膜层；

刻蚀所述自对准硬掩膜层形成硬掩膜金属导线槽，并去除所述冗余金属区和辅助图形冗余金属区上的自对准硬掩膜层；

刻蚀所述非冗余金属区上的介质层，以在所述硬掩膜金属导线槽的位置形成通孔；

刻蚀所述介质层以形成冗余金属槽和辅助图形冗余金属槽，并在所述通孔对应位置形成金属导线槽；

在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层；

进行化学机械研磨工艺，直至去除所述冗余金属槽和辅助图形冗余金属槽内部分或全部的金属层。

本发明在达到均匀的研磨效果的前提下，减小了冗余金属线和辅助图形冗余金属线的高度(厚度)，或者完全去除冗余金属槽和辅助图形冗余金属槽内的金属层，从而有效地扩大光刻工艺窗口，并且减少或完全消除冗余金属线和辅助图形冗余金属线填充引入的金属层内和金属层间的耦合电容。

附图说明

图1为现有的一种半导体器件的结构示意图；

图2为现有的另一种半导体器件的结构示意图；

图3A～3F为本发明实施例一的半导体器件制作方法中各步骤对应的器件的剖面结构示意图；

图4A～4G为本发明实施例二的半导体器件制作方法中各步骤对应的器件的剖面结构示意图；

图5A～5I为本发明实施例三的半导体器件制作方法中各步骤对应的器件的剖面结构示意图。

具体实施方式

在背景技术中已经提及，冗余金属线和辅助图形冗余金属线虽然提高了图形密度的均匀度，但是却引入了额外的金属层内和金属层间的耦合电容，电容可由下列公式计算：

$C=\frac{{\mathrm{\ϵ}}_0{\mathrm{\ϵ}}_{r}S}{d}$

其中，ε₀为真空介电常数；ε_r为介质介电常数；S为相对的金属面积；d为的金属间距离。由此可见，减少金属的相对面积和增加金属间距离可以减小电容。有鉴于此，本发明在达到均匀的研磨效果的前提下，减小了冗余金属线和辅助图形冗余金属线的高度(厚度)，或者完全去除冗余金属槽和辅助图形冗余金属槽内的金属层，从而有效地扩大光刻工艺窗口，并且减少或完全消除冗余金属线和辅助图形冗余金属线填充引入的金属层内和金属层间的耦合电容。

以下结合剖面示意图分别对本发明提出的半导体器件制作方法作进一步的详细说明。

实施例一

下面结合图3A～3F详细介绍单大马士革金属互连结构的制作过程，本实施例形成的冗余金属槽和辅助图形冗余金属槽的深度相同。

如图3A所示，首先，提供半导体衬底300，所述半导体衬底300包括冗余金属区302、辅助图形冗余金属区303和非冗余金属区301，即，除了冗余金属区302和辅助图形冗余金属区303之外的半导体衬底区域为非冗余金属区301。其中，所述半导体衬底300中形成有金属布线，由于本发明主要涉及金属镶嵌结构的制作工艺，所以对在半导体衬底300中形成金属布线的过程不予介绍，但是本领域技术人员对此仍是知晓的。

如图3B所示，接着，在所述半导体衬底300上形成介质层310，所述介质层310的厚度为金属导线深度所需介质层厚度和在后续步骤中要减薄的介质层厚度之和。其中，所述介质层310优选为低介电常数(K)介质层，以减小其寄生电容与金属铜的电阻电容延迟，满足快速导电的要求。较佳的，所述介质层310采用应用材料(Applied Materials)公司的商标为黑钻石(black diamond，BD)的碳氧化硅，或者采用Novellus公司的Coral材料，再或者采用利用旋转涂布工艺制作的，道康宁公司的Silk低介电常数材料等。

在本发明的其它实施例中，在所述半导体衬底300上形成介质层310之前，还可先形成刻蚀停止层(未图示)，所述刻蚀停止层可用于防止金属布线中的金属扩散到介质层310中，此外所述刻蚀停止层还可防止在后续进行的刻蚀过程中半导体衬底300内的金属布线被刻蚀。所述刻蚀停止层的材质例如是氮化硅，其与后续形成的介质层具有较好的粘附性。

如图3C所示，接着，减薄非冗余金属区301上的介质层。详细的，可利用光刻工艺在介质层310上形成第一掩膜层，所述第一掩膜层暴露出所述非冗余金属区301，随后以所述第一掩膜层为掩膜进行刻蚀工艺，即可去除所述非冗余金属区301上的介质层，而所述冗余金属区302和辅助图形冗余金属区303上的介质层未被减薄，然后可利用干法或湿法的方式去除所述第一掩膜层。

如图3D所示，其后，利用光刻工艺在介质层310上形成具有冗余金属槽图案、辅助图形冗余金属槽图案和金属导线槽图案的第二掩膜层，并以所述第二掩膜层为掩膜，刻蚀所述介质层，以在所述冗余金属区302上形成冗余金属槽312a、在辅助图形冗余金属区303上形成辅助图形冗余金属槽313a、并在非冗余金属区301上的对应位置形成金属导线槽311a，由于冗余金属区302和辅助图形冗余金属区303上的介质层厚度大于非冗余金属区301上的介质层厚度，因此利用同一刻蚀步骤形成的冗余金属槽312a和辅助图形冗余金属槽313a的深度小于金属导线槽的深度311a。在本实施例中，由于冗余金属区302和辅助图形冗余金属区303上的介质层厚度相同，因此冗余金属槽312a和辅助图形冗余金属槽313a的深度相同，上一步骤中介质层被减薄的厚度即为金属导线槽311a与冗余金属槽312a深度(高度)之差。接着可利用干法或湿法的方式去除所述第二掩膜层。其中，所述冗余金属槽312a和辅助图形冗余金属槽313a的高度可根据具体工艺而相应的变化，所述非冗余金属区301上的介质层被减薄的厚度也可根据具体工艺进行确定，本发明对此并不予限定。

如图3E所示，接着，在所述冗余金属槽312a、辅助图形冗余金属槽313a和金属导线槽311a内沉积金属层320，由于沉积工艺的特性，在此过程中介质层310上也会沉积上金属，其中所述金属层320的材质为铜。

如图3F所示，最后，进行化学机械研磨工艺，直至去除所述冗余金属槽312a和辅助图形冗余金属槽313a内部分或全部的金属层。较佳的，如图3F所示，所述冗余金属槽312a和辅助图形冗余金属槽313a的金属层全部被研磨掉，仅在金属导线槽311a内形成金属导线321，从而完全消除了冗余金属填充引入的金属层内和金属层间的耦合电容。当然，也可只去除冗余金属槽312a和辅助图形冗余金属槽313a内部分金属层，这样与现有技术相比可减小耦合电容。

与现有技术相比，本发明在达到均匀的研磨效果的前提下，减小了冗余金属线322和辅助图形冗余金属线323的高度(厚度)，或者完全去除冗余金属槽312a和辅助图形冗余金属槽313a内的金属层，从而有效地扩大光刻工艺窗口，并且减少或完全消除冗余金属线和辅助图形冗余金属线填充引入的金属层内和金属层间的耦合电容。

实施例二

本实施例结合图4A～4G详细介绍通孔先刻蚀的双大马士革金属互连结构的制作过程，其中，冗余金属槽和辅助图形冗余金属槽的深度(高度)相同。

如图4A所示，首先，提供半导体衬底400，所述半导体衬底400包括冗余金属区402、辅助图形冗余金属区403和非冗余金属区401，其中除冗余金属区402和辅助图形冗余金属区403之外的半导体衬底区域即为非冗余金属区401。

如图4B所示，接着，在所述半导体衬底400上形成介质层410。

如图4C所示，接着，减薄所述非冗余金属区401上的介质层。

如图4D所示，接着，刻蚀所述非冗余金属区401上的介质层形成通孔411b。

如图4E所示，接着，刻蚀所述介质层410，以形成冗余金属槽412a和辅助图形冗余金属槽413a，同时在所述通孔411b的对应位置金属导线槽411a，所述辅助图形冗余金属槽413a的深度等于所述冗余金属槽412a的深度。

如图4F所示，接着，在所述冗余金属槽412a、辅助图形冗余金属槽413a和金属导线槽411a内以及介质层410上沉积金属层420。

如图4G所示，最后，进行化学机械研磨工艺，直至去除所述冗余金属槽412a和辅助图形冗余金属槽413a内部分或全部的金属层。在本步骤中，可以如图4G所示，去除冗余金属槽412a和辅助图形冗余金属槽413a内全部的金属层，而仅在金属导线槽411a内形成金属导线421；当然，在冗余金属槽412a和辅助图形冗余金属槽413a内也可以保留一部分金属层。

本实施例先形成通孔411b然后再形成冗余金属槽412a、辅助图形冗余金属槽413a和金属导线槽411a，所述辅助图形冗余金属槽413a的深度与冗余金属槽412a的深度相同，在化学机械研磨工艺步骤中，部分或完全去除所述冗余金属槽412a和辅助图形冗余金属槽413a内的金属层，在达到均匀的研磨效果的前提下，减小或完全消除了了冗余金属线和辅助图形冗余金属线填充引入的金属层内和金属层间的耦合电容，并且扩大了光刻工艺窗口。

实施例三

本实施例结合图5A～5I详细介绍自对准式硬掩膜双大马士革金属互连结构的制作过程，其中，冗余金属槽和辅助图形冗余金属槽的深度(高度)相同。

如图5A所示，首先，提供半导体衬底500，所述半导体衬底500包括冗余金属区502、辅助图形冗余金属区503和非冗余金属区501。

如图5B所示，在所述半导体衬底500上形成介质层510。

如图5C所示，减薄所述非冗余金属区501上的介质层。

如图5D所示，在所述介质层510上形成自对准硬掩膜层530。

如图5E所示，刻蚀所述自对准硬掩膜层530形成硬掩膜金属导线槽530a并去除所述冗余金属区502和辅助图形冗余金属区503上的自对准硬掩膜层，所述硬掩膜金属导线槽530a可在后续步骤中起到自对准的作用。

如图5F所示，刻蚀所述非冗余金属区501上的介质层以在所述硬掩膜金属导线槽530a的对应位置形成通孔511b。

如图5G所示，刻蚀所述介质层510以形成冗余金属槽512a、辅助图形冗余金属槽513a和金属导线槽511a，所述辅助图形冗余金属槽513a的深度与所述冗余金属槽512a的深度相同。

如图5H所示，在所述冗余金属槽512a、辅助图形冗余金属槽513a和金属导线槽511a内以及介质层上沉积金属层520。

如图5I所示，最后，进行化学机械研磨工艺，直至去除所述冗余金属槽512a和辅助图形冗余金属槽513a内部分或全部的金属层。在本步骤中，可以如图5I所示，去除全部的冗余金属槽512a和辅助图形冗余金属槽513a内全部的金属层，而仅在金属导线槽511a内形成金属导线521；当然，还可以在冗余金属槽512a和辅助图形冗余金属槽513a内保留一部分金属层。

与上述实施例相比，本实施例形成了自对准硬掩膜层530，并刻蚀所述自对准硬掩膜层530形成硬掩膜金属导线槽530a，所述硬掩膜金属导线槽530a起到了自对准的作用，可更加精确的控制图形尺寸。且在化学机械研磨工艺步骤中，部分或完全去除所述冗余金属槽和辅助图形冗余金属槽内的金属层，在达到均匀的研磨效果的前提下，减小或完全消除了了冗余金属线和辅助图形冗余金属线填充引入的金属层内和金属层间的耦合电容，并且扩大了光刻工艺窗口。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，相关之处可互相参考。并且，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明各个实施例的目的。

此外，尽管以上分别以多个实施例详细说明了本发明，但是本领域的技术人员还可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (3)

1.一种半导体器件制作方法，包括：

提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；

在所述半导体衬底上形成介质层；

减薄所述非冗余金属区上的介质层；

刻蚀所述介质层以形成冗余金属槽、辅助图形冗余金属槽和金属导线槽，所述冗余金属槽和辅助图形冗余金属槽的深度小于所述金属导线槽的深度；

在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层；

进行化学机械研磨工艺，直至去除所述冗余金属槽和辅助图形冗余金属槽内部分或全部的金属层。

2.一种半导体器件制作方法，包括：

提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；

在所述半导体衬底上形成介质层；

减薄所述非冗余金属区上的介质层；

刻蚀所述非冗余金属区上的介质层形成通孔；

刻蚀所述介质层以形成冗余金属槽和辅助图形冗余金属槽，并在所述通孔对应位置形成金属导线槽；

在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层；

进行化学机械研磨工艺，直至去除所述冗余金属槽和辅助图形冗余金属槽内部分或全部的金属层。

3.一种半导体器件制作方法，包括：

提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；

在所述半导体衬底上形成介质层；

减薄所述非冗余金属区上的介质层；

在所述介质层上形成自对准硬掩膜层；

刻蚀所述自对准硬掩膜层形成硬掩膜金属导线槽，并去除所述冗余金属区和辅助图形冗余金属区上的自对准硬掩膜层；

刻蚀所述非冗余金属区上的介质层，以在所述硬掩膜金属导线槽的位置形成通孔；

刻蚀所述介质层以形成冗余金属槽和辅助图形冗余金属槽，并在所述通孔对应位置形成金属导线槽；

在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层；

进行化学机械研磨工艺，直至去除所述冗余金属槽和辅助图形冗余金属槽内部分或全部的金属层。

Images