JP2003051501A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003051501A
JP2003051501A JP2001269827A JP2001269827A JP2003051501A JP 2003051501 A JP2003051501 A JP 2003051501A JP 2001269827 A JP2001269827 A JP 2001269827A JP 2001269827 A JP2001269827 A JP 2001269827A JP 2003051501 A JP2003051501 A JP 2003051501A
Authority
JP
Japan
Prior art keywords
film
metal
electrode
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001269827A
Other languages
English (en)
Inventor
Noboru Morimoto
昇 森本
Kinya Goto
欣哉 後藤
Masahiro Matsumoto
雅弘 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001269827A priority Critical patent/JP2003051501A/ja
Priority to US10/122,387 priority patent/US6734489B2/en
Publication of JP2003051501A publication Critical patent/JP2003051501A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 複雑な工程を追加することなく、金属配線と
ともにＭＩＭ型キャパシタを形成することが可能な、半
導体装置及びその製造方法を得る。 【解決手段】 絶縁膜Ｉ２内には、デュアルダマシンプ
ロセスによって形成された第２層配線Ｗ２が形成されて
いる。絶縁膜Ｉ２の上面内には、ＭＩＭ型キャパシタの
第１電極として機能する金属膜９が形成されている。絶
縁膜Ｉ３は、絶縁膜１４〜１７がこの順に第２配線層Ｌ
２の上面上に積層された構造を有している。絶縁膜１５
内には、ＭＩＭ型キャパシタの第２電極が形成されてい
る。該第２電極は、絶縁膜１４上に形成された金属膜１
１と、金属膜１１上に形成された金属膜１０とを有して
いる。ＭＩＭ型キャパシタの第１電極と第２電極とによ
って挟まれる部分の絶縁膜１４が、ＭＩＭ型キャパシタ
のキャパシタ誘電体膜として機能する。絶縁膜Ｉ３内に
は、第３層配線Ｗ３が形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関するものであり、特に、銅（Ｃｕ）を
用いたＭＩＭ（Metal Insulator Metal）型キャパシタ
を備える半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】図９４は、キャパシタを備える従来の半
導体装置の構造を示す断面図である。シリコン基板１０
１の上面内には、シリコン酸化膜から成る素子分離絶縁
膜１０２が形成されている。素子分離絶縁膜１０２によ
って規定される素子形成領域内には、ＭＯＳトランジス
タが形成されている。ＭＯＳトランジスタは、ゲート酸
化膜１０３、ゲート電極１０４、及びサイドウォール１
０５から成るゲート構造と、ゲート構造の下方のチャネ
ル領域を挟んで対を成すソース・ドレイン領域１０６と
を有している。素子分離絶縁膜１０２上には、いずれも
ポリシリコンから成る下部電極１１６及び上部電極１１
８と、ＯＮ（Oxide Nitride）構造の誘電体膜１１７と
を有する、ＰＩＰ（Polysilicon Insulator Polysilico
n）型キャパシタが形成されている。ＰＩＰ型キャパシ
タは、半導体装置の製造プロセスにおいて広く用いられ
ているポリシリコン膜を利用して上部電極及び下部電極
が構成されているため、複雑な工程を追加することなく
形成することができる。
【０００３】シリコン基板１０１上には、ＭＯＳトラン
ジスタ及びキャパシタを覆う層間絶縁膜１０７が形成さ
れている。層間絶縁膜１０７内には、ＭＯＳトランジス
タのソース・ドレイン領域１０６や、キャパシタの上部
電極１１８及び下部電極１１６に接続された、複数のプ
ラグ１０８が形成されている。層間絶縁膜１０７上に
は、第１配線層が形成されている。第１配線層は、絶縁
膜１０９と、絶縁膜１０９内に形成された複数の金属配
線１１０と、金属配線１１０に接続された複数のプラグ
１１１とを有している。金属配線１１０は、プラグ１０
８に接続されている。
【０００４】第１配線層上には、第２配線層が形成され
ている。第２配線層は、絶縁膜１１２と、絶縁膜１１２
内に形成された複数の金属配線１１３と、金属配線１１
３に接続された複数のプラグ１１４とを有している。金
属配線１１３は、プラグ１１１に接続されている。第２
配線層上には、プラグ１１４に接続された複数の金属配
線１１５が形成されている。
【０００５】
【発明が解決しようとする課題】しかしながら、ＰＩＰ
型キャパシタは、キャパシタの電圧係数（ＶＣＣ）が２
２０ｐｐｍ／Ｖ程度、温度係数（ＴＣＣ）が１２０ｐｐ
ｍ／℃程度であり、電圧変化や温度変化に伴うキャパシ
タンスの変化量が比較的大きいため、電圧や温度の変化
に対して特性が不安定になりやすいという問題があっ
た。また、ポリシリコンの抵抗値が比較的大きいため、
特にＰＩＰ型キャパシタを高周波回路に適用した場合
は、回路動作の安定性が低いという問題もあった。
【０００６】ＰＩＰ型キャパシタのこのような問題を解
決することを企図して、近年、上部電極及び下部電極が
金属によって構成されたＭＩＭ型キャパシタの開発が促
進されている。ＭＩＭ型キャパシタは、ＰＩＰ型キャパ
シタと比較してＶＣＣ値は１／５〜１／６、ＴＣＣ値は
１／２以下であるため、電圧変化や温度変化に対する特
性の安定性が高い。また、金属はポリシリコンに比べて
抵抗値が低いため、ＭＩＭ型キャパシタを高周波回路に
適用した場合は、ＰＩＰ型キャパシタを用いる場合と比
較して回路動作の安定性を高めることができる。
【０００７】ＭＩＭ型キャパシタは、半導体製造プロセ
スのＢＥＯＬ（Back End Of the Line）工程において、
金属配線とともに形成される。従来のＢＥＯＬ工程で
は、金属配線としてアルミニウム配線が一般的に用いら
れていた。しかし、デバイスの微細化に伴ってアルミニ
ウム配線における配線遅延が問題となってきたため、近
年では、アルミニウム配線よりも低抵抗の銅配線が用い
られるようになってきている。銅はアルミニウムのよう
にエッチングによってパターニングすることが困難であ
るため、銅配線は、エッチングプロセスではなく、ダマ
シンプロセスによって形成されるのが一般的である。従
って、銅電極を有するＭＩＭ型キャパシタを形成するに
あたっても、従来のアルミニウム電極を有するＭＩＭ型
キャパシタを形成する場合とは異なり、新たな構造及び
プロセスが必要となる。
【０００８】本発明は、ＢＥＯＬ工程においてダマシン
プロセスによって金属配線が形成される場合に、複雑な
工程を追加することなく、金属配線とともにＭＩＭ型キ
ャパシタを形成することが可能な、半導体装置及びその
製造方法を得ることを目的とするものである。
【０００９】
【課題を解決するための手段】この発明のうち請求項１
に記載の半導体装置は、基板と、前記基板上に形成され
た半導体素子と、前記半導体素子を覆って前記基板上に
形成された層間絶縁膜と、前記層間絶縁膜内に形成さ
れ、前記半導体素子に電気的に接続されたＭＩＭ（Meta
l Insulator Metal）型キャパシタとを備える半導体装
置であって、前記キャパシタは、前記層間絶縁膜内に規
定される凹部の側面及び底面上に形成され、第１電極と
して機能する第１の金属膜と、前記第１の金属膜上に形
成された誘電体膜と、前記凹部内を充填し、前記誘電体
膜を挟んで前記第１の金属膜に対向し、第２電極として
機能する第２の金属膜とを有することを特徴とするもの
である。
【００１０】また、この発明のうち請求項２に記載の半
導体装置は、請求項１に記載の半導体装置であって、前
記キャパシタは、前記第１の金属膜、前記誘電体膜、及
び前記第２の金属膜を含む構造を複数有し、複数の前記
第１の金属膜は、前記層間絶縁膜内に形成された第１の
配線によって互いに接続されており、複数の前記第２の
金属膜は、前記層間絶縁膜内に形成された第２の配線に
よって互いに接続されており、複数の前記第１の金属膜
が一体として前記第１電極として機能し、複数の前記第
２の金属膜が一体として前記第２電極として機能するこ
とを特徴とするものである。
【００１１】また、この発明のうち請求項３に記載の半
導体装置は、請求項２に記載の半導体装置であって、前
記キャパシタは、複数の前記第２の金属膜のそれぞれと
複数の前記誘電体膜のそれぞれとの界面に形成されたバ
リア膜を複数さらに有し、前記第２電極に印加される電
圧は、前記第１電極に印加される電圧よりも高いことを
特徴とするものである。
【００１２】また、この発明のうち請求項４に記載の半
導体装置は、請求項３に記載の半導体装置であって、複
数の前記誘電体膜はいずれも、前記層間絶縁膜よりも誘
電率が高い膜であることを特徴とするものである。
【００１３】また、この発明のうち請求項５に記載の半
導体装置は、請求項４に記載の半導体装置であって、複
数の前記誘電体膜はいずれも、前記第１の金属膜が酸化
されることを防止し得る膜であることを特徴とするもの
である。
【００１４】また、この発明のうち請求項６に記載の半
導体装置は、基板と、前記基板上に形成された半導体素
子と、前記半導体素子を覆って前記基板上に形成された
層間絶縁膜と、前記層間絶縁膜内に形成され、前記半導
体素子に電気的に接続されたＭＩＭ（Metal Insulator
Metal）型キャパシタとを備える半導体装置であって、
前記層間絶縁膜は、所定の絶縁層を有し、前記キャパシ
タは、前記絶縁層の主面内に形成され、第１電極として
機能する第１の金属膜と、前記絶縁層の前記主面内にお
いて、前記第１の金属膜の側面に形成された誘電体膜
と、前記絶縁層の前記主面内において、前記誘電体膜を
挟んで前記第１の金属膜に対向し、第２電極として機能
する第２の金属膜とを有することを特徴とするものであ
る。
【００１５】また、この発明のうち請求項７に記載の半
導体装置は、請求項６に記載の半導体装置であって、前
記誘電体膜及び前記第２の金属膜は、前記第１の金属膜
の互いに対向する側面にそれぞれ形成されており、複数
の前記第２の金属膜は、前記層間絶縁膜内に形成された
配線によって互いに接続されており、複数の前記第２の
金属膜が一体として前記第２電極として機能することを
特徴とするものである。
【００１６】また、この発明のうち請求項８に記載の半
導体装置は、請求項７に記載の半導体装置であって、複
数の前記第２の金属膜のそれぞれと複数の前記誘電体膜
のそれぞれとの界面に形成されたバリア膜を複数さらに
備え、前記第２電極に印加される電圧は、前記第１電極
に印加される電圧よりも高いことを特徴とするものであ
る。
【００１７】また、この発明のうち請求項９に記載の半
導体装置は、請求項８に記載の半導体装置であって、複
数の前記誘電体膜はいずれも、前記層間絶縁膜よりも誘
電率が高い膜であることを特徴とするものである。
【００１８】また、この発明のうち請求項１０に記載の
半導体装置は、請求項６に記載の半導体装置であって、
前記誘電体膜及び前記第２の金属膜は、前記第１の金属
膜の周囲を取り囲んで形成されていることを特徴とする
ものである。
【００１９】また、この発明のうち請求項１１に記載の
半導体装置は、請求項１，６，１０のいずれか一つに記
載の半導体装置であって、前記第２の金属膜と前記誘電
体膜との界面に形成されたバリア膜をさらに備え、前記
第２電極に印加される電圧は、前記第１電極に印加され
る電圧よりも高いことを特徴とするものである。
【００２０】また、この発明のうち請求項１２に記載の
半導体装置は、基板と、前記基板上に形成された半導体
素子と、前記半導体素子を覆って前記基板上に形成され
た層間絶縁膜と、前記層間絶縁膜内に形成され、前記半
導体素子に電気的に接続されたＭＩＭ（Metal Insulato
r Metal）型キャパシタとを備える半導体装置であっ
て、前記キャパシタは、前記層間絶縁膜内に形成された
配線によって互いに接続された複数の第１の金属膜と、
前記複数の第１の金属膜上に延在して形成され、前記複
数の第１の金属膜とともに第１電極として機能する第２
の金属膜と、前記第２の金属膜上に形成された誘電体膜
と、前記誘電体膜を挟んで前記第２の金属膜に対向し、
第２電極として機能する第３の金属膜とを有することを
特徴とするものである。
【００２１】また、この発明のうち請求項１３に記載の
半導体装置は、請求項１２に記載の半導体装置であっ
て、前記第２の金属膜は第１のバリア膜として機能し、
前記キャパシタは、前記第１の金属膜と前記配線との界
面に形成された第２のバリア膜と、前記第３の金属膜と
前記誘電体膜との界面に形成された第３のバリア膜とを
さらに有することを特徴とするものである。
【００２２】また、この発明のうち請求項１４に記載の
半導体装置は、請求項１１又は１３に記載の半導体装置
であって、前記誘電体膜は、前記層間絶縁膜よりも誘電
率が高い膜であることを特徴とするものである。
【００２３】また、この発明のうち請求項１５に記載の
半導体装置は、請求項１４に記載の半導体装置であっ
て、前記誘電体膜は、前記第１の金属膜が酸化されるこ
とを防止し得る膜であることを特徴とするものである。
【００２４】また、この発明のうち請求項１６に記載の
半導体装置の製造方法は、複数の金属配線を有する多層
配線層内にＭＩＭ（Metal Insulator Metal）型キャパ
シタを形成するために、（ａ）絶縁層の上面内に、金属
配線と第１の金属電極とを形成する工程と、（ｂ）前記
絶縁層の前記上面上に誘電体膜を形成する工程と、
（ｃ）前記誘電体膜の上面によって底面が規定される凹
部を前記第１の金属電極の上方に有する第１の絶縁膜
を、前記誘電体膜上に形成する工程と、（ｄ）前記凹部
内を金属膜によって埋め込むことにより、第２の金属電
極を形成する工程と、（ｅ）前記工程（ｄ）よりも後に
実行され、前記第１の絶縁膜上に第２の絶縁膜を形成す
る工程と、（ｆ）前記第２の絶縁膜の上面から前記第１
の金属電極の上面に繋がるコンタクトホールを形成する
工程と、（ｇ）前記工程（ｆ）よりも後に実行され、第
２の絶縁膜内に、前記コンタクトホールに重なる配線溝
を形成する工程と、（ｈ）前記配線溝及びコンタクトホ
ール内を金属膜によって充填する工程とを備えるもので
ある。
【００２５】また、この発明のうち請求項１７に記載の
半導体装置の製造方法は、複数の金属配線を有する多層
配線層内にＭＩＭ（Metal Insulator Metal）型キャパ
シタを形成するために、（ａ）絶縁層の上面内に、金属
配線と第１の金属電極とを形成する工程と、（ｂ）前記
第１の金属電極の上面によって底面が規定される凹部を
有する第１の絶縁膜を、前記絶縁層の前記上面上に形成
する工程と、（ｃ）前記凹部の側面及び前記底面上に誘
電体膜を形成する工程と、（ｄ）前記凹部内を充填する
金属膜を前記誘電体膜上に形成することにより、第２の
金属電極を形成する工程と、（ｅ）前記工程（ｄ）より
も後に実行され、前記第１の絶縁膜上に第２の絶縁膜を
形成する工程と、（ｆ）前記第２の絶縁膜の上面から前
記第１の金属電極の上面に繋がるコンタクトホールを形
成する工程と、（ｇ）前記工程（ｆ）よりも後に実行さ
れ、第２の絶縁膜内に、前記コンタクトホールに重なる
配線溝を形成する工程と、（ｈ）前記配線溝及びコンタ
クトホール内を金属膜によって充填する工程とを備える
ものである。
【００２６】また、この発明のうち請求項１８に記載の
半導体装置の製造方法は、複数の金属配線を有する多層
配線層内にＭＩＭ（Metal Insulator Metal）型キャパ
シタを形成するために、（ａ）絶縁層の上面内に第１の
金属電極を形成する工程と、（ｂ）前記第１の金属電極
の上面によって底面が規定される凹部を有する絶縁膜
を、前記絶縁層の前記上面上に形成する工程と、（ｃ）
前記凹部の側面及び前記底面上に第１の金属膜を形成す
る工程と、（ｄ）前記第１の金属膜上に誘電体膜を形成
する工程と、（ｅ）前記凹部内を充填する第２の金属膜
を前記誘電体膜上に形成することにより、第２の金属電
極を形成する工程とを備えるものである。
【００２７】また、この発明のうち請求項１９に記載の
半導体装置の製造方法は、請求項１８に記載の半導体装
置の製造方法であって、前記凹部は、分割された複数の
凹部を含み、前記第１の金属膜は、前記複数の凹部の各
々の側面及び底面上に形成された複数の第１の金属膜を
含み、前記誘電体膜は、前記複数の第１の金属膜の各々
の上に形成された複数の誘電体膜を含み、前記第２の金
属膜は、前記複数の凹部の各々の内部を充填する複数の
第２の金属膜を含むことを特徴とするものである。
【００２８】また、この発明のうち請求項２０に記載の
半導体装置の製造方法は、複数の金属配線を有する多層
配線層内にＭＩＭ（Metal Insulator Metal）型キャパ
シタを形成するために、（ａ）絶縁層の上面内に第１の
金属電極を形成する工程と、（ｂ）前記第１の金属電極
が酸化されることを防止し得る材質から成る誘電体膜
を、前記第１の金属電極の上面上に形成する工程と、
（ｃ）前記誘電体膜上に第２の金属電極を形成する工程
と、（ｄ）前記工程（ｂ）と前記工程（ｃ）との間に実
行され、前記誘電体膜とは材質が異なる所定の膜を、前
記誘電体膜を覆って前記絶縁層の前記上面上に形成する
工程とを備え、前記工程（ｃ）は、（ｃ−１）前記所定
の膜上に絶縁膜を形成する工程と、（ｃ−２）前記第１
の金属電極の上方に位置する部分の前記絶縁膜を、前記
所定の膜をエッチングストッパに用いてエッチングする
ことにより、凹部を形成する工程と、（ｃ−３）前記工
程（ｃ−２）によって露出した部分の前記所定の膜を除
去する工程と、（ｃ−４）前記工程（ｃ−３）よりも後
に実行され、前記凹部内を金属膜で充填することによ
り、前記第２の金属電極を形成する工程とを有するもの
である。
【００２９】また、この発明のうち請求項２１に記載の
半導体装置の製造方法は、請求項２０に記載の半導体装
置の製造方法であって、前記工程（ａ）は、（ａ−１）
分割された複数の凹部を、前記絶縁層の前記上面内に形
成する工程と、（ａ−２）前記複数の凹部内をそれぞれ
充填し得る膜厚で、金属膜を形成する工程と、（ａ−
３）前記工程（ａ−２）で形成された前記金属膜を、前
記絶縁層の前記上面が露出するまで、ＣＭＰ（Chemical
Mechanical Polishing）によって除去する工程とを有
することを特徴とするものである。
【００３０】また、この発明のうち請求項２２に記載の
半導体装置の製造方法は、複数の金属配線を有する多層
配線層内にＭＩＭ（Metal Insulator Metal）型キャパ
シタを形成するために、（ａ）絶縁層の上面内に第１の
金属電極を形成する工程と、（ｂ）前記第１の金属電極
の材質が膜外へ拡散することを防止するための拡散バリ
ア膜を、前記第１の金属電極上に形成する工程と、
（ｃ）前記拡散バリア膜上に誘電体膜を形成する工程
と、（ｄ）前記誘電体膜上に第２の金属電極を形成する
工程とを備え、前記工程（ａ）は、（ａ−１）分割され
た複数の凹部を、前記絶縁層の前記上面内に形成する工
程と、（ａ−２）前記複数の凹部内をそれぞれ充填し得
る膜厚で、金属膜を形成する工程と、（ａ−３）前記工
程（ａ−２）で形成された前記金属膜を、前記絶縁層の
前記上面が露出するまで、ＣＭＰ（Chemical Mechanica
l Polishing）によって除去する工程とを有するもので
ある。
【００３１】また、この発明のうち請求項２３に記載の
半導体装置の製造方法は、請求項２２に記載の半導体装
置の製造方法であって、（ｅ）前記工程（ｃ）と前記工
程（ｄ）との間に実行され、前記誘電体膜とは材質が異
なる所定の膜を、前記誘電体膜を覆って前記絶縁層の前
記上面上に形成する工程をさらに備え、前記工程（ｄ）
は、（ｄ−１）前記所定の膜上に絶縁膜を形成する工程
と、（ｄ−２）前記第１の金属電極の上方に位置する部
分の前記絶縁膜を、前記所定の膜をエッチングストッパ
に用いてエッチングすることにより、凹部を形成する工
程と、（ｄ−３）前記工程（ｄ−２）によって露出した
部分の前記所定の膜を除去する工程と、（ｄ−４）前記
工程（ｄ−３）よりも後に実行され、前記凹部内を金属
膜で充填することにより、前記第２の金属電極を形成す
る工程とを有することを特徴とするものである。
【００３２】また、この発明のうち請求項２４に記載の
半導体装置の製造方法は、複数の配線層を有する多層配
線層内にＭＩＭ（Metal Insulator Metal）型キャパシ
タを形成するために、（ａ）第１の配線層が有する第１
の絶縁層の上面内に、第１の金属電極を形成する工程
と、（ｂ）誘電体膜を介して前記第１の金属電極の側面
に対向する第２の金属電極を、前記第１の絶縁層の前記
上面内に形成する工程とを備えるものである。
【００３３】また、この発明のうち請求項２５に記載の
半導体装置の製造方法は、請求項２４に記載の半導体装
置の製造方法であって、前記工程（ｂ）は、（ｂ−１）
前記第１の絶縁層の前記上面上に、第２の配線層が有す
る第２の絶縁層を形成する工程と、（ｂ−２）前記第２
の絶縁層の上面内に、前記第１の絶縁層の前記上面内に
まで延在する延在部を一部に有する配線溝を形成する工
程と、（ｂ−３）前記配線溝内を金属膜で充填すること
により、前記延在部内を充填する前記金属膜として、前
記第２の金属電極を形成する工程とを有し、前記誘電体
膜は、前記第１の金属電極と前記延在部とによって挟ま
れる部分の前記第１の絶縁層であることを特徴とするも
のである。
【００３４】また、この発明のうち請求項２６に記載の
半導体装置の製造方法は、請求項２４に記載の半導体装
置の製造方法であって、前記工程（ｂ）は、（ｂ−１）
前記第１の絶縁層の前記上面内に溝を形成する工程と、
（ｂ−２）前記溝内を前記誘電体膜で充填する工程とを
有することを特徴とするものである。
【００３５】また、この発明のうち請求項２７に記載の
半導体装置の製造方法は、請求項２４に記載の半導体装
置の製造方法であって、前記工程（ａ）は、（ａ−１）
前記第１の絶縁層の前記上面内に凹部を形成する工程
と、（ａ−２）前記凹部内を金属膜で充填することによ
り、前記第１の金属電極を形成する工程とを有し、前記
工程（ｂ）は、（ｂ−１）前記工程（ａ−１）と前記工
程（ａ−２）との間に実行され、前記誘電体膜を前記凹
部の側面に形成する工程を有することを特徴とするもの
である。
【００３６】また、この発明のうち請求項２８に記載の
半導体装置の製造方法は、請求項２４に記載の半導体装
置の製造方法であって、前記工程（ｂ）は、（ｂ−１）
前記第１の絶縁層の前記上面内に凹部を形成することに
より、前記第１の金属電極の前記側面を露出する工程
と、（ｂ−２）前記凹部内に前記誘電体膜を形成する工
程と、（ｂ−３）前記工程（ｂ−２）よりも後に実行さ
れ、前記凹部内を金属膜で充填することにより、前記第
２の金属電極を形成する工程とを有することを特徴とす
るものである。
【００３７】また、この発明のうち請求項２９に記載の
半導体装置の製造方法は、請求項２６〜２８のいずれか
一つに記載の半導体装置の製造方法であって、前記誘電
体膜は、前記第１の絶縁層よりも誘電率が高い材質から
成る誘電体膜であることを特徴とするものである。
【００３８】また、この発明のうち請求項３０に記載の
半導体装置の製造方法は、請求項２４に記載の半導体装
置の製造方法であって、前記工程（ｂ）において、前記
誘電体膜及び前記第２の金属電極は、前記第１の金属電
極の対向する側面にそれぞれ形成されることを特徴とす
るものである。
【００３９】また、この発明のうち請求項３１に記載の
半導体装置の製造方法は、請求項２４に記載の半導体装
置の製造方法であって、前記工程（ｂ）において、前記
誘電体膜及び前記第２の金属電極は、前記第１の金属電
極の周囲を取り囲んで形成されることを特徴とするもの
である。
【００４０】
【発明の実施の形態】図１は、ＢＥＯＬ工程で形成され
たＭＩＭ型キャパシタを備える半導体装置の構造を示す
断面図である。シリコン基板１の上面内には、シリコン
酸化膜から成る素子分離絶縁膜２が形成されている。素
子分離絶縁膜２によって規定される素子形成領域内に
は、ＭＯＳトランジスタが形成されている。ＭＯＳトラ
ンジスタは、ゲート酸化膜３、ゲート電極４、及びサイ
ドウォール５から成るゲート構造と、ゲート構造の下方
のチャネル領域を挟んで対を成すソース・ドレイン領域
６とを有している。
【００４１】シリコン基板１上には、ＭＯＳトランジス
タを覆って、シリコン酸化膜から成る層間絶縁膜７が形
成されている。層間絶縁膜７内には、ＭＯＳトランジス
タのソース・ドレイン領域６に接続された、複数のプラ
グ８が形成されている。層間絶縁膜７上には、複数の配
線層を有する多層配線構造が形成されている。図１で
は、一例として第１〜第４の４層の配線層Ｌ１〜Ｌ４を
有する多層配線構造を示している。層間絶縁膜７上に
は、第１配線層Ｌ１が形成されている。第１配線層Ｌ１
は、絶縁膜Ｉ１と、絶縁膜Ｉ１内に形成された複数の第
１層配線Ｗ１とを有している。第１層配線Ｗ１は、プラ
グ８に接続されている。
【００４２】第１配線層Ｌ１上には、第２配線層Ｌ２が
形成されている。第２配線層Ｌ２は、絶縁膜Ｉ２と、デ
ュアルダマシンプロセスによって絶縁膜Ｉ２内に形成さ
れた複数の第２層配線Ｗ２とを有している。第２層配線
Ｗ２のプラグ部Ｐ２は、第１層配線Ｗ１に接続されてい
る。第２配線層Ｌ２上には第３配線層Ｌ３が形成されて
おり、第３配線層Ｌ３上には第４配線層Ｌ４が形成され
ている。第２配線層Ｌ２と同様に、第３配線層Ｌ３は絶
縁膜Ｉ３及び第３層配線Ｗ３を有しており、第４配線層
Ｌ４は絶縁膜Ｉ４及び第４層配線Ｗ４を有している。第
３層配線Ｗ３のプラグ部Ｐ３は第２層配線Ｗ２に接続さ
れており、第４層配線Ｗ４のプラグ部Ｐ４は第３層配線
Ｗ３に接続されている。
【００４３】ＭＩＭ型キャパシタＣＡは、図９４に示し
た従来のＰＩＰ型キャパシタとは異なり、素子分離絶縁
膜２上ではなく、多層配線構造内に形成されている。図
１に示した例では、ＭＩＭ型キャパシタＣＡは、第２配
線層Ｌ２及び第３配線層Ｌ３内に形成されている。もち
ろん、ＭＩＭ型キャパシタＣＡは他の配線層内に形成さ
れていてもよく、また、多層配線構造はさらに多数の配
線層を有していてもよい。
【００４４】以下、ＭＩＭ型キャパシタＣＡが第２配線
層Ｌ２及び第３配線層Ｌ３内に形成されている場合を例
にとり、第２配線層Ｌ２及び第３配線層Ｌ３のみに着目
して、本発明の実施の形態について具体的に説明する。
【００４５】実施の形態１．図２は、本発明の実施の形
態１に係る半導体装置の構造を示す断面図である。第２
配線層Ｌ２は、シリコン酸化膜から成る絶縁膜Ｉ２を有
している。絶縁膜Ｉ２内には、デュアルダマシンプロセ
スによって形成された第２層配線Ｗ２が形成されてい
る。第２層配線Ｗ２の材質は銅、アルミニウム、タング
ステン等の金属であり、本実施の形態１においては銅と
する。第２層配線Ｗ２は、上部（第２配線層Ｌ２の上面
内）に配線部を有しており、下部にプラグ部Ｐ２を有し
ている。プラグ部Ｐ２は、下層の配線等に接続されてい
る。また、絶縁膜Ｉ２の上面内には、ＭＩＭ型キャパシ
タの第１電極として機能する金属膜９が形成されてい
る。本実施の形態１において、金属膜９の材質は銅であ
る。なお、第２層配線Ｗ２と絶縁膜Ｉ２との界面、及び
金属膜９と絶縁膜Ｉ２との界面に、ＴａＮ，Ｔａ，Ｔｉ
Ｎ等の金属から成るバリアメタルが形成されていてもよ
い。後述する他の実施の形態についても同様である。
【００４６】第３配線層Ｌ３は、第２配線層Ｌ２の上面
上に形成されている。第３配線層Ｌ３は、絶縁膜Ｉ２と
同程度の膜厚の絶縁膜Ｉ３を有している。絶縁膜Ｉ３
は、絶縁膜１４〜１７がこの順に第２配線層Ｌ２の上面
上に積層された構造を有している。絶縁膜１４の材質は
ＳｉＯ2，Ｓｉ3Ｎ4，ＳｉＣ，Ｔａ2Ｏ3等である。絶縁
膜１４の材質としてＳｉ3Ｎ4，ＳｉＣを採用した場合、
絶縁膜１４は、いずれも銅から成る第２層配線Ｗ２及び
金属膜９が酸化されることを防止するための、いわゆる
酸化防止膜としての機能を有する。また、ＳｉＯ2より
も誘電率の高いＳｉ3Ｎ4，ＳｉＣ，Ｔａ2Ｏ3等の膜を絶
縁膜１４の材質として採用した場合、キャパシタ容量を
増大することができる。キャパシタの誘電体膜としてＳ
ｉ3Ｎ4，ＳｉＣ，Ｔａ2Ｏ3等の高誘電率の膜を採用した
場合にキャパシタ容量が増大することについては、後述
の各実施の形態についても同様である。
【００４７】絶縁膜１５の材質はシリコン酸化膜やＳｉ
ＯＣ等である。絶縁膜１５内には、ＭＩＭ型キャパシタ
の第２電極が形成されている。該第２電極は、絶縁膜１
４上に形成された金属膜１１と、金属膜１１上に形成さ
れた金属膜１０とを有している。本実施の形態１におい
て、金属膜１０の材質は銅であり、金属膜１１の材質は
ＴａＮ，Ｔａ，ＴｉＮ等である。金属膜１１は、金属膜
１０の材質が膜外へ拡散することを防止するための、い
わゆるバリアメタル（拡散バリア膜）としての機能を有
する。ＭＩＭ型キャパシタの第１電極の上面と第２電極
の底面とは、絶縁膜１４を挟んで互いに対向している。
第１電極と第２電極とによって挟まれる部分の絶縁膜１
４が、ＭＩＭ型キャパシタのキャパシタ誘電体膜として
機能する。
【００４８】絶縁膜１６の材質はＳｉ3Ｎ4，ＳｉＣ等で
ある。絶縁膜１６は、金属膜１０の酸化防止膜としての
機能を有する。絶縁膜１７の材質はシリコン酸化膜等で
ある。絶縁膜Ｉ３内には、第３層配線Ｗ３が形成されて
いる。第３層配線Ｗ３は、上部（絶縁膜１６，１７内）
に配線部を有しており、下部（絶縁膜１４，１５内）に
プラグ部Ｐ３を有している。第３層配線Ｗ３の配線部
は、金属膜１０の上面に接続されている。プラグ部Ｐ３
は、第３配線層Ｌ３の下地層である第２配線層Ｌ２の、
第２層配線Ｗ２に接続されている。第３層配線Ｗ３は、
バリアメタルとして機能する金属膜１３と、金属膜１３
上に形成された金属膜１２とを有している。本実施の形
態１において、金属膜１２の材質は銅であり、金属膜１
３の材質はＴａＮ，Ｔａ，ＴｉＮ等である。
【００４９】図３〜１１は、図２に示した本実施の形態
１に係る半導体装置の製造方法を工程順に示す断面図で
ある。図３を参照して、まず、デュアルダマシンプロセ
スによって、第２配線層Ｌ２の絶縁膜Ｉ２内に、第２層
配線Ｗ２及び金属膜９を形成する。金属膜９の膜厚は１
００〜１０００ｎｍ程度である。図４を参照して、次
に、ＣＶＤ法によって、第２配線層Ｌ２の上面上に、５
０〜１００ｎｍ程度の膜厚の絶縁膜１４を形成する。次
に、ＣＶＤ法によって、絶縁膜１４上に、１００〜１０
００ｎｍ程度の膜厚の絶縁膜１５を形成する。
【００５０】図５を参照して、次に、写真製版法及び異
方性ドライエッチング法によって絶縁膜１５をパターニ
ングすることにより、絶縁膜１４の上面によって規定さ
れる底面を有する凹部１８を、絶縁膜１５内に形成す
る。ここでの写真製版は、ＭＩＭ型キャパシタの第２電
極の形成レイアウトに対応する開口パターンを有するフ
ォトマスクを用いて実行する。また、ここでの異方性ド
ライエッチングは、絶縁膜１４の材質に対して高い選択
性を有する条件下（即ち、絶縁膜１４の材質がエッチン
グされにくい条件下）で実行する。
【００５１】図６を参照して、次に、スパッタリング法
によって、１０〜１００ｎｍ程度の膜厚の金属膜１１を
全面に形成する。次に、メッキ法によって、凹部１８内
を完全に充填し得る膜厚で、金属膜１０を全面に形成す
る。図７を参照して、次に、ＣＭＰ（Chemical Mechani
cal Polishing）法によって、絶縁膜１５の上面が露出
するまで金属膜１０，１１を研磨し、表面を平坦化す
る。
【００５２】図８を参照して、次に、ＣＶＤ法によっ
て、５０〜１００ｎｍ程度の膜厚の絶縁膜１６を全面に
形成する。次に、ＣＶＤ法によって、１００〜１０００
ｎｍ程度の膜厚の絶縁膜１７を、絶縁膜１６上に形成す
る。図９を参照して、次に、写真製版法及び異方性ドラ
イエッチング法によって、第２層配線Ｗ２の上方に位置
する部分の絶縁膜１７，１６，１５をこの順にエッチン
グすることにより、コンタクトホール１９を形成する。
絶縁膜１５の異方性ドライエッチングは、絶縁膜１４の
材質に対して高い選択性を有する条件下で実行する。
【００５３】図１０を参照して、次に、写真製版法及び
異方性ドライエッチング法によって絶縁膜１７をパター
ニングすることにより、コンタクトホール１９に重なる
部分を有する配線溝２０を、絶縁膜１７内に形成する。
ここでの写真製版は、第３層配線Ｗ３の形成レイアウト
に対応する開口パターンを有するフォトマスクを用いて
実行する。また、ここでの異方性ドライエッチングは、
絶縁膜１４，１６の材質に対して高い選択性を有する条
件下で実行する。図１１を参照して、次に、全面エッチ
バック法によって、絶縁膜１７から露出している部分の
絶縁膜１６、及び絶縁膜１５から露出している部分の絶
縁膜１４を除去し、金属膜１０の上面及び第２層配線Ｗ
２の上面を露出する。
【００５４】次に、スパッタリング法によって、金属膜
１３を全面に形成する。次に、メッキ法によって、コン
タクトホール１９内及び配線溝２０内を完全に充填し得
る膜厚で、金属膜１２を全面に形成する。次に、ＣＭＰ
法によって、絶縁膜１７の上面が露出するまで金属膜１
２，１３を研磨し、表面を平坦化する。以上の工程によ
り、図２に示した構造が得られる。
【００５５】このように本実施の形態１に係る半導体装
置及びその製造方法によれば、多層配線構造を形成する
ためのデュアルダマシンプロセスの途中で、ＭＩＭ型キ
ャパシタを形成することができる。しかも、複雑な工程
を追加する必要はなく、追加するフォトマスクも、図５
に示した工程で凹部１８を形成するための１枚のみで足
りる。
【００５６】また、絶縁膜１４の材質としてＳｉ3Ｎ4，
ＳｉＣを採用した場合は、絶縁膜１４が、金属膜９及び
第２層配線Ｗ２の酸化防止膜としての機能と、ＭＩＭ型
キャパシタのキャパシタ誘電体膜としての機能とを兼用
する。そのため、酸化防止膜とキャパシタ誘電体膜と個
別に形成する場合と比較すると、製造工程数を削減する
ことができる。
【００５７】なお、半導体集積回路内でキャパシタを使
用する場合は、キャパシタの一方の電極が電源配線に接
続され、他方の電極が接地配線に接続されることが多
い。このとき、キャパシタに印加される電界の極性によ
っては、上記一方の電極内のイオンがその電界によって
加速され、キャパシタ誘電体膜を通り抜けて上記他方の
電極内へ到達し、両電極間にリークが発生することがあ
る。従って、このリークの発生を抑制するためには、高
電位が印加される側の電極には、キャパシタ誘電体膜と
の間にバリアメタルが形成されていることが望ましい。
かかる観点より、図２に示した本実施の形態１に係る半
導体装置においては、バリアメタルとして機能する金属
膜１１を有する第２電極が、高電位が印加される側の電
極であることが望ましい。後述の各実施の形態について
も同様である。
【００５８】実施の形態２．図１２は、本発明の実施の
形態２に係る半導体装置の構造を示す断面図である。第
２配線層Ｌ２は絶縁膜Ｉ２を有しており、絶縁膜Ｉ２内
には、エッチングプロセスによって形成された第２層配
線Ｗ２が形成されている。また、絶縁膜Ｉ２の上面内に
は、ＭＩＭ型キャパシタの第１電極として機能する金属
膜９が形成されている。本実施の形態２において、第２
層配線Ｗ２及び金属膜９の材質は、アルミニウムやタン
グステン等の金属である。
【００５９】第３配線層Ｌ３は絶縁膜Ｉ３を有してお
り、絶縁膜Ｉ３は、絶縁膜１５〜１７がこの順に第２配
線層Ｌ２の上面上に積層された構造を有している。絶縁
膜１５内には、ＭＩＭ型キャパシタのキャパシタ誘電体
膜として機能する絶縁膜２３と、第２電極として機能す
る金属膜２１，２２とが形成されている。また、絶縁膜
１５内には、金属膜９の上面によって底面が規定される
凹部２４が形成されている。絶縁膜２３は、凹部２４の
側面及び底面上に形成されており、凹部２４の底面上に
形成されている部分の絶縁膜２３は、金属膜９の上面に
接触している。金属膜２２は絶縁膜２３上に形成されて
おり、金属膜２１は金属膜２２上に形成されている。絶
縁膜２３の材質はＳｉ3Ｎ4，ＳｉＣ等であり、金属膜２
１の材質は銅であり、金属膜２２の材質はＴａＮ，Ｔ
ａ，ＴｉＮ等である。金属膜２２は、バリアメタルとし
ての機能を有する。金属膜２２と金属膜９とによって挟
まれる部分の絶縁膜２３が、ＭＩＭ型キャパシタのキャ
パシタ誘電体膜として機能する。絶縁膜１６，１７及び
第３層配線Ｗ３の構造は、図２に示した構造と同様であ
る。
【００６０】図１３〜２０は、図１２に示した本実施の
形態２に係る半導体装置の製造方法を工程順に示す断面
図である。図１３を参照して、まず、エッチングプロセ
スによって、第２配線層Ｌ２の絶縁膜Ｉ２内に、第２層
配線Ｗ２及び金属膜９を形成する。具体的には、スパッ
タリング法によって、１００〜１０００ｎｍ程度の膜厚
のアルミニウム膜を形成した後、写真製版法及び異方性
ドライエッチング法によって該アルミニウム膜をパター
ニングすることにより、第２層配線Ｗ２及び金属膜９を
形成する。次に、ＣＶＤ法及びＣＭＰ法によって、第２
層配線Ｗ２と金属膜９との間の空間を、絶縁膜Ｉ２によ
って充填する。次に、ＣＶＤ法によって、第２配線層Ｌ
２の上面上に、１００〜１０００ｎｍ程度の膜厚の絶縁
膜１５を形成する。なお、第２層配線Ｗ２及び金属膜９
は銅によって形成してもよく、この場合は、絶縁膜１５
を形成する前に、Ｓｉ3Ｎ4，ＳｉＣ等の絶縁膜１４を第
２配線層Ｌ２の上面上に形成する。後述の実施の形態３
についても同様である。
【００６１】図１４を参照して、次に、写真製版法及び
異方性ドライエッチング法によって絶縁膜１５をパター
ニングすることにより、金属膜９の上面によって規定さ
れる底面を有する凹部２４を、絶縁膜１５内に形成す
る。なお、第２配線層Ｌ２の上面上に絶縁膜１４が形成
されている場合は、この工程で絶縁膜１４も併せて除去
することにより、金属膜９の上面を露出する。
【００６２】図１５を参照して、次に、ＣＶＤ法によっ
て、５０〜１００ｎｍ程度の膜厚の絶縁膜２３を全面に
形成する。具体的に、絶縁膜２３は、絶縁膜１５の上面
上と、凹部２４の側面及び底面上とに形成される。次
に、スパッタリング法によって、１０〜１００ｎｍ程度
の膜厚の金属膜２２を全面に形成する。次に、メッキ法
によって、凹部２４内を完全に充填し得る膜厚で、金属
膜２１を全面に形成する。図１６を参照して、次に、Ｃ
ＭＰ法によって、絶縁膜１５の上面が露出するまで金属
膜２１，２２及び絶縁膜２３を研磨し、表面を平坦化す
る。
【００６３】図１７を参照して、次に、ＣＶＤ法によっ
て、絶縁膜１６，１７を、この順に全面に形成する。図
１８を参照して、次に、写真製版法及び異方性ドライエ
ッチング法によって、第２層配線Ｗ２の上方に位置する
部分の絶縁膜１７，１６，１５をこの順にエッチングす
ることにより、コンタクトホール１９を形成する。これ
により、第２層配線Ｗ２の上面が露出する。図１９を参
照して、次に、写真製版法及び異方性ドライエッチング
法によって絶縁膜１７をパターニングすることにより、
絶縁膜１７内に配線溝２０を形成する。ここでの異方性
ドライエッチングは、絶縁膜１６の材質に対して高い選
択性を有する条件下で実行する。図２０を参照して、次
に、全面エッチバック法によって、絶縁膜１７から露出
している部分の絶縁膜１６を除去することにより、金属
膜２１の上面を露出する。
【００６４】次に、スパッタリング法によって、金属膜
１３を全面に形成した後、メッキ法によって、コンタク
トホール１９内及び配線溝２０内を完全に充填し得る膜
厚で、金属膜１２を全面に形成する。次に、ＣＭＰ法に
よって、絶縁膜１７の上面が露出するまで金属膜１２，
１３を研磨し、表面を平坦化する。以上の工程により、
図１２に示した構造が得られる。
【００６５】このように本実施の形態２に係る半導体装
置及びその製造方法によれば、上記実施の形態１と同様
に、複雑な工程を追加することなく、デュアルダマシン
プロセスの途中で、多層配線構造内にＭＩＭ型キャパシ
タを形成することができる。
【００６６】また、上記実施の形態１では、凹部１８を
形成するためのエッチングのオーバーエッチによって、
キャパシタ誘電体膜である絶縁膜１４が若干除去されて
しまう。これに対して本実施の形態２に係る半導体装置
の製造方法では、キャパシタ誘電体膜の膜厚が絶縁膜２
３の成膜膜厚に完全に等しくなるため、キャパシタ誘電
体膜の膜厚の変動を抑制でき、キャパシタ容量のばらつ
きの少ない高性能のキャパシタを得ることができる。
【００６７】実施の形態３．図２１は、本発明の実施の
形態３に係る半導体装置の構造を示す断面図である。第
２配線層Ｌ２の構造は、図１２に示した上記実施の形態
２に係る半導体装置における第２配線層Ｌ２の構造と同
様である。第３配線層Ｌ３は絶縁膜Ｉ３を有しており、
絶縁膜Ｉ３は、絶縁膜１５〜１７がこの順に第２配線層
Ｌ２の上面上に積層された構造を有している。絶縁膜１
５内には凹部２４が形成されており、凹部２４内には、
凹部２４の側面及び底面上に形成された金属膜２５と、
金属膜２５上に形成された絶縁膜２３と、絶縁膜２３上
に形成された金属膜２２と、金属膜２２上に形成された
金属膜２１とが形成されている。本実施の形態３におい
て、金属膜２５の材質はＴａＮ，Ｔａ，ＴｉＮ等であ
る。凹部２４の底面上に形成されている部分の金属膜２
５は金属膜９の上面に接触しており、金属膜２５はＭＩ
Ｍ型キャパシタの第１電極の一部として機能する。金属
膜２２と金属膜２５とによって挟まれる絶縁膜２３は、
ＭＩＭ型キャパシタのキャパシタ誘電体膜として機能す
る。絶縁膜１６，１７内において、金属膜２１の上面上
には、金属膜１２，１３を有する第３層配線Ｗ３ｂが形
成されている。絶縁膜Ｉ３内には、金属膜１２，１３を
有する第３層配線Ｗ３ａが形成されている。第３層配線
Ｗ３ａは、上部に配線部を有しており、下部にプラグ部
Ｐ３を有している。プラグ部Ｐ３は、第２層配線Ｗ２に
接続されている。
【００６８】図２２〜２７は、図２１に示した本実施の
形態３に係る半導体装置の製造方法を工程順に示す断面
図である。まず、上記実施の形態２と同様の工程を経
て、図１４に示した構造を得る。図２２を参照して、次
に、スパッタリング法によって、１０〜１００ｎｍ程度
の膜厚の金属膜２５を全面に形成する。具体的に、金属
膜２５は、絶縁膜１５の上面上と、凹部２４の側面及び
底面上とに形成される。次に、上記実施の形態２と同様
の方法により、絶縁膜２３、金属膜２２、及び金属膜２
１を、この順に全面に形成する。図２３を参照して、次
に、ＣＭＰ法によって、絶縁膜１５の上面が露出するま
で、金属膜２１，２２，２５及び絶縁膜２３を研磨し、
表面を平坦化する。
【００６９】図２４を参照して、次に、ＣＶＤ法によっ
て、絶縁膜１６，１７を、この順に全面に形成する。図
２５を参照して、次に、写真製版法及び異方性ドライエ
ッチング法によって、絶縁膜１７，１６，１５をこの順
に部分的にエッチングすることにより、コンタクトホー
ル１９を形成する。図２６を参照して、次に、写真製版
法及び異方性ドライエッチング法によって絶縁膜１７を
パターニングすることにより、絶縁膜１７内に配線溝２
６，２７を形成する。配線溝２６は部分的にコンタクト
ホール１９に重なり、配線溝２７は金属膜２１の上方に
形成されている。図２７を参照して、次に、全面エッチ
バック法によって、絶縁膜１７から露出している部分の
絶縁膜１６を除去し、金属膜２１の上面を露出する。
【００７０】次に、スパッタリング法によって、金属膜
１３を全面に形成した後、メッキ法によって、コンタク
トホール１９内及び配線溝２６，２７内を完全に充填し
得る膜厚で、金属膜１２を全面に形成する。次に、ＣＭ
Ｐ法によって、絶縁膜１７の上面が露出するまで金属膜
１２，１３を研磨し、表面を平坦化する。以上の工程に
より、図２１に示した構造が得られる。
【００７１】このように本実施の形態３に係る半導体装
置及びその製造方法によれば、上記実施の形態１と同様
に、複雑な工程を追加することなく、デュアルダマシン
プロセスの途中で、多層配線構造内にＭＩＭ型キャパシ
タを形成することができる。
【００７２】また、ＭＩＭ型キャパシタの第１電極の一
部として機能する金属膜２５は、凹部２４の底面上のみ
ならず側面にも形成されている。そのため、上記実施の
形態１，２に係る半導体装置と比較すると、第１電極と
第２電極とが互いに対向する面積を拡大することがで
き、キャパシタ容量を増大することができる。例えば、
凹部２４の上面が各辺１０μｍの正方形であり、凹部２
４の深さが１．０μｍである場合、本実施の形態３にお
ける第１電極と第２電極との対向面積は、上記実施の形
態１，２と比べて約４０％増大する。従って、キャパシ
タ容量も約４０％増大することになる。
【００７３】実施の形態４．図２８は、本発明の実施の
形態４に係る半導体装置の構造を示す断面図である。本
実施の形態４に係る半導体装置は、図２１に示した上記
実施の形態３に係る半導体装置を基礎として、ＭＩＭ型
キャパシタの構造を改良したものである。ＭＩＭ型キャ
パシタの第２電極として機能する金属膜２１，２２、キ
ャパシタ誘電体膜として機能する絶縁膜２３、及び第１
電極の一部として機能する金属膜２５は、それぞれ複数
（図２８に示した例では３つ）に分割されている。分割
された複数の金属膜２５は、金属膜９に共通に接続され
ている。また、ＭＩＭ型キャパシタの第２電極に接続さ
れる第３層配線Ｗ３ｂも複数に分割されており、これら
の第３層配線Ｗ３ｂは、分割された複数の第２電極にそ
れぞれ接続されている。これらの第３層配線Ｗ３ｂは、
上層の配線層内に形成された金属配線によって、互いに
電気的に接続されている。
【００７４】図２９は、本実施の形態４に係る半導体装
置の製造方法における一工程を示す断面図である。図１
４に示した工程において、一つの凹部２４の代わりに、
複数に分割された凹部２８を形成する。これにより、複
数に分割された第２電極、キャパシタ誘電体膜、及び金
属膜２５を、各凹部２８内にそれぞれ形成することがで
きる。
【００７５】このように本実施の形態４に係る半導体装
置及びその製造方法によれば、上記実施の形態１と同様
に、複雑な工程を追加することなく、デュアルダマシン
プロセスの途中で、多層配線構造内にＭＩＭ型キャパシ
タを形成することができる。
【００７６】また、ＭＩＭ型キャパシタの第２電極、キ
ャパシタ誘電体膜、及び金属膜２５をそれぞれ複数に分
割したことにより、上記実施の形態３に係る半導体装置
と比較しても、第１電極と第２電極とが互いに対向する
面積を拡大でき、キャパシタ容量をさらに増大すること
ができる。
【００７７】実施の形態５．図３０は、本発明の実施の
形態５に係る半導体装置の構造を示す断面図である。第
２配線層Ｌ２は絶縁膜Ｉ２を有しており、絶縁膜Ｉ２内
には、ダマシンプロセスによって形成された第２層配線
Ｗ２ａ，Ｗ２ｂが形成されている。本実施の形態５にお
いて、第２層配線Ｗ２ａ，Ｗ２ｂの材質は銅である。第
３配線層Ｌ３は、第２配線層Ｌ２の上面上に形成されて
いる。第３配線層Ｌ３は、絶縁膜Ｉ２と同程度の膜厚の
絶縁膜Ｉ３を有している。絶縁膜Ｉ３は、絶縁膜１４，
１５，１６ａ，１７がこの順に第２配線層Ｌ２の上面上
に積層された構造を有している。絶縁膜１４の材質はＳ
ｉ3Ｎ4，ＳｉＣ等であり、絶縁膜１４は、銅から成る第
２層配線Ｗ２の酸化防止膜としての機能を有する。
【００７８】絶縁膜１５の材質はシリコン酸化膜やＳｉ
ＯＣ膜等である。絶縁膜１４，１５内には、第２層配線
Ｗ２ｂの上面によって規定される底面を有する凹部３５
と、凹部３５内に形成された、ＭＩＭ型キャパシタの第
１電極とが形成されている。該第１電極は、凹部３５の
側面及び底面上に形成された金属膜３１と、金属膜３１
上に形成された金属膜３０とを有している。金属膜３０
の材質は銅である。金属膜３１の材質はＴａＮ，Ｔａ，
ＴｉＮ等であり、金属膜３１は、銅から成る金属膜３０
のバリアメタルとしての機能を有する。
【００７９】金属膜３０の上面上には、ＭＩＭ型キャパ
シタのキャパシタ誘電体膜として機能する絶縁膜３２が
形成されている。絶縁膜３２の材質はＳｉ3Ｎ4，ＳｉＣ
等であり、絶縁膜３２は、銅から成る金属膜３０の酸化
防止膜としての機能をも併せて有する。絶縁膜１７内に
は、絶縁膜３２の上面によって規定される底面を有する
凹部３６が形成されている。凹部３６内にはＭＩＭ型キ
ャパシタの第２電極が形成されている。該第２電極は、
凹部３６の側面及び底面上に形成された金属膜３４と、
金属膜３４上に形成された金属膜３３とを有している。
金属膜３３の材質は銅である。金属膜３４の材質はＴａ
Ｎ，Ｔａ，ＴｉＮ等であり、金属膜３４は、銅から成る
金属膜３３のバリアメタルとしての機能を有する。絶縁
膜１７の材質はシリコン酸化膜やＳｉＯＣ膜等である。
また、絶縁膜１６ａは、絶縁膜３２とは異なる材質から
成る絶縁膜である。第３層配線Ｗ３の構造は、図２１に
示した第３層配線Ｗ３ａの構造と同様である。
【００８０】図３１〜３８は、図３０に示した本実施の
形態５に係る半導体装置の製造方法を工程順に示す断面
図である。図３１を参照して、まず、デュアルダマシン
プロセスによって、第２配線層Ｌ２の絶縁膜Ｉ２内に、
第２層配線Ｗ２ａ，Ｗ２ｂを形成する。次に、ＣＶＤ法
によって、第２配線層Ｌ２の上面上に、絶縁膜１４，１
５をこの順に全面に形成する。
【００８１】図３２を参照して、次に、写真製版法及び
異方性ドライエッチング法によって絶縁膜１４，１５を
パターニングすることにより、第２層配線Ｗ２ｂの上面
によって規定される底面を有する凹部３５を、絶縁膜１
４，１５内に形成する。ここでの写真製版は、ＭＩＭ型
キャパシタの第１電極の形成レイアウトに対応する開口
パターンを有するフォトマスクを用いて実行する。
【００８２】図３３を参照して、次に、スパッタリング
法によって、１０〜１００ｎｍ程度の膜厚の金属膜３１
を全面に形成する。次に、メッキ法によって、凹部３５
内を完全に充填し得る膜厚で、金属膜３０を全面に形成
する。次に、ＣＭＰ法によって、絶縁膜１５の上面が露
出するまで金属膜３０，３１を研磨し、表面を平坦化す
る。これにより、金属膜３０，３１を有する第１電極が
凹部３５内に形成される。
【００８３】図３４を参照して、次に、ＣＶＤ法によっ
て、５０〜１００ｎｍ程度の膜厚の絶縁膜３２を全面に
形成する。次に、写真製版法及び異方性ドライエッチン
グ法によって絶縁膜３２をパターニングすることによ
り、ＭＩＭ型キャパシタの第１電極上のみに絶縁膜３２
を残す。図３５を参照して、次に、ＣＶＤ法によって、
絶縁膜１６ａ，１７をこの順に全面に形成する。図３６
を参照して、次に、写真製版法及び異方性ドライエッチ
ング法によって、絶縁膜１７，１６ａ，１５をこの順に
部分的にエッチングすることにより、コンタクトホール
１９を形成する。絶縁膜１５の異方性ドライエッチング
は、絶縁膜１４の材質に対して高い選択性を有する条件
下で実行する。
【００８４】図３７を参照して、次に、写真製版法及び
異方性ドライエッチング法によって絶縁膜１７をパター
ニングすることにより、コンタクトホール１９に部分的
に重なる配線溝２６を形成するとともに、ＭＩＭ型キャ
パシタの第１電極の上方に凹部３６を形成する。ここで
の異方性ドライエッチングにおいて、絶縁膜１６ａは、
異方性ドライエッチングに対するエッチングストッパと
して機能する。
【００８５】図３８を参照して、次に、全面エッチバッ
ク法によって、絶縁膜１５から露出している部分の絶縁
膜１４を除去して、第２層配線Ｗ２ａの上面を露出す
る。次に、全面エッチバック法により、絶縁膜１７から
露出している部分の絶縁膜１６ａを除去して、絶縁膜３
２の上面を露出する。
【００８６】次に、スパッタリング法によって、金属膜
１３，３４を全面に形成する。次に、メッキ法によっ
て、コンタクトホール１９内、配線溝２６内、及び凹部
３６内を完全に充填し得る膜厚で、金属膜１２，３３を
全面に形成する。次に、ＣＭＰ法によって、絶縁膜１７
の上面が露出するまでこれらの金属膜を研磨し、表面を
平坦化する。以上の工程により、図３０に示した構造が
得られる。
【００８７】このように本実施の形態５に係る半導体装
置及びその製造方法によれば、上記実施の形態１と同様
に、複雑な工程を追加することなく、デュアルダマシン
プロセスの途中で、多層配線構造内にＭＩＭ型キャパシ
タを形成することができる。
【００８８】また、金属膜３０の酸化防止膜である絶縁
膜３２をキャパシタ誘電体膜としても兼用するため、酸
化防止膜とは別にキャパシタ誘電体膜を形成する場合と
比較すると、製造工程数を削減することができる。
【００８９】さらに、キャパシタ誘電体膜として機能す
る絶縁膜３２上に予め絶縁膜１６ａを形成しておき、図
３７に示した工程で凹部３６を形成するための異方性ド
ライエッチングを行う際に、絶縁膜１６ａをエッチング
ストッパとして用いる。従って、この異方性ドライエッ
チングのオーバーエッチによって絶縁膜３２の一部が除
去されることを回避できるため、キャパシタ容量のばら
つきの少ない高性能のキャパシタを得ることができる。
【００９０】実施の形態６．図３９は、本発明の実施の
形態６に係る半導体装置の構造を示す断面図である。図
３０に示した上記実施の形態５に係る半導体装置と比較
すると、第３層配線Ｗ３の構造が異なっている。本実施
の形態６に係る半導体装置において、第３層配線Ｗ３
は、金属膜３９，４０から成る配線部と、金属膜３７，
３８から成るプラグ部Ｐ３とを個別に有している。金属
膜３７，３９の材質は銅である。金属膜３８，４０の材
質はＴａＮ，Ｔａ，ＴｉＮ等であり、金属膜３８，４０
は、銅から成る金属膜３７，３９のバリアメタルとして
の機能を有する。本実施の形態６に係る半導体装置のそ
の他の構造は、上記実施の形態５に係る半導体装置の構
造と同様である。
【００９１】図４０〜４４は、図３９に示した本実施の
形態６に係る半導体装置の製造方法を工程順に示す断面
図である。まず、上記実施の形態５と同様の工程を経
て、図３１に示した構造を得る。図４０を参照して、次
に、写真製版法及び異方性ドライエッチング法によって
絶縁膜１４，１５をパターニングすることにより、コン
タクトホール４１と凹部３５とを形成する。コンタクト
ホール４１を形成することによって、第２層配線Ｗ２ａ
の上面が露出する。
【００９２】図４１を参照して、次に、スパッタリング
法によって、金属膜３１，３８を全面に形成する。次
に、メッキ法によって、コンタクトホール４１内及び凹
部３５内を完全に充填し得る膜厚で、金属膜３０，３７
を全面に形成する。次に、ＣＭＰ法によって、絶縁膜１
５の上面が露出するまでこれらの金属膜を研磨し、表面
を平坦化する。これにより、コンタクトホール４１内に
埋め込まれ、金属膜３７，３８を有するプラグ部Ｐ３
と、凹部３５内に埋め込まれ、金属膜３０，３１を有す
る第１電極とが形成される。
【００９３】図４２を参照して、次に、上記実施の形態
５と同様の工程を経て、絶縁膜３２，１６ａ，１７を形
成する。本実施の形態６において、絶縁膜１６ａは、酸
化防止膜としての機能をも有する絶縁膜であり、絶縁膜
１６ａを形成することによって、プラグ部Ｐ３の上面が
酸化することが防止される。但し、エッチングの選択性
の観点からは、絶縁膜１６ａは絶縁膜３２とは異なる材
質から成る絶縁膜であることが必要である。
【００９４】図４３を参照して、次に、写真製版法及び
異方性ドライエッチング法によって絶縁膜１７をパター
ニングすることにより、プラグ部Ｐ３の上方に配線溝４
２を形成するとともに、第２電極の上方に凹部３６を形
成する。上記実施の形態５と同様に、ここでの異方性ド
ライエッチングにおいて、絶縁膜１６ａは、異方性ドラ
イエッチングに対するエッチングストッパとして機能す
る。図４４を参照して、次に、全面エッチバック法によ
って、絶縁膜１７から露出している部分の絶縁膜１６ａ
を除去して、プラグ部Ｐ３の上面及び絶縁膜３２の上面
を露出する。
【００９５】次に、スパッタリング法によって、金属膜
４０，３４を全面に形成する。次に、メッキ法によっ
て、配線溝４２内及び凹部３６内を完全に充填し得る膜
厚で、金属膜３９，３３を全面に形成する。次に、ＣＭ
Ｐ法によって、絶縁膜１７の上面が露出するまでこれら
の金属膜を研磨し、表面を平坦化する。以上の工程によ
り、図３９に示した構造が得られる。
【００９６】このように本実施の形態６に係る半導体装
置及びその製造方法によれば、配線部とプラグ部とを個
別に形成するシングルダマシンプロセスを用いる場合で
あっても、複雑な工程を追加することなく多層配線構造
内にＭＩＭ型キャパシタを形成することができ、上記実
施の形態５と同様の効果を得ることができる。
【００９７】実施の形態７．図４５は、本発明の実施の
形態７に係る半導体装置の構造を示す断面図である。図
３０に示した上記実施の形態５に係る半導体装置と比較
すると、絶縁膜１６ａが形成されておらず、また、キャ
パシタ誘電体膜として機能する絶縁膜３２の構造が異な
っている。本実施の形態７に係る半導体装置において、
絶縁膜３２は、ＭＩＭ型キャパシタの第１電極上のみな
らず、絶縁膜１５上にも形成されている。絶縁膜３２は
絶縁膜１４とは異なる材質の絶縁膜であり、第１電極と
第２電極とによって挟まれる部分の絶縁膜３２が、キャ
パシタ誘電体膜として機能する。本実施の形態７に係る
半導体装置のその他の構造は、上記実施の形態５に係る
半導体装置の構造と同様である。
【００９８】図４６〜４９は、図４５に示した本実施の
形態７に係る半導体装置の製造方法を工程順に示す断面
図である。まず、上記実施の形態５と同様の工程を経
て、図３３に示した構造を得る。図４６を参照して、次
に、ＣＶＤ法によって、絶縁膜３２を全面に形成する。
図４７を参照して、次に、ＣＶＤ法によって、絶縁膜１
７を全面に形成する。次に、写真製版法及び異方性ドラ
イエッチング法によって、コンタクトホール１９を形成
する。図４８を参照して、次に、写真製版法及び異方性
ドライエッチング法によって、絶縁膜１７内に配線溝２
６及び凹部３６を形成する。図４９を参照して、次に、
全面エッチバック法によって、絶縁膜１５から露出して
いる部分の絶縁膜１４を除去して、第２層配線Ｗ２ａの
上面を露出する。
【００９９】次に、スパッタリング法によって、金属膜
１３，３４を全面に形成する。次に、メッキ法によっ
て、コンタクトホール１９内、配線溝２６内、及び凹部
３６内を完全に充填し得る膜厚で、金属膜１２，３３を
全面に形成する。次に、ＣＭＰ法によって、絶縁膜１７
の上面が露出するまでこれらの金属膜を研磨し、表面を
平坦化する。以上の工程により、図４５に示した構造が
得られる。
【０１００】このように本実施の形態７に係る半導体装
置及びその製造方法によれば、上記実施の形態５と同様
に、複雑な工程を追加することなく、デュアルダマシン
プロセスの途中で、多層配線構造内にＭＩＭ型キャパシ
タを形成することができる。
【０１０１】また、金属膜３０の酸化防止膜である絶縁
膜３２をキャパシタ誘電体膜としても兼用するため、酸
化防止膜とは別にキャパシタ誘電体膜を形成する場合と
比較すると、製造工程数を削減することができる。
【０１０２】しかも、絶縁膜３２をパターニングする工
程（図３４）や絶縁膜１６ａを形成する工程（図３５）
を実行しないため、上記実施の形態５と比較しても、製
造工程数を削減することができる。但し、エッチングス
トッパとして機能する絶縁膜１６ａを絶縁膜３２上に形
成することにより、絶縁膜３２に対するオーバーエッチ
量を低減できるという上記実施の形態５の効果を得るこ
とは可能である。
【０１０３】実施の形態８．図５０は、本発明の実施の
形態８に係る半導体装置の構造を示す断面図である。本
実施の形態８に係る半導体装置において、ＭＩＭ型キャ
パシタの第１電極の上面上には金属膜４４が形成されて
おり、金属膜４４上には絶縁膜４５が形成されている。
第２電極は、絶縁膜４５上に形成されている。金属膜４
４の材質はＴａＮ，Ｔａ，ＴｉＮ等であり、金属膜４４
は、銅から成る金属膜３０のバリアメタルとしての機能
を有する。絶縁膜４５は、絶縁膜３２の材質であるＳｉ
3Ｎ4，ＳｉＣよりも誘電率が高い材質から成る絶縁膜で
ある。本実施の形態８に係る半導体装置のその他の構造
は、図３０に示した上記実施の形態５に係る半導体装置
の構造と同様である。
【０１０４】図５１〜５４は、図５０に示した本実施の
形態８に係る半導体装置の製造方法を工程順に示す断面
図である。まず、上記実施の形態５と同様の工程を経
て、図３３に示した構造を得る。図５１を参照して、次
に、スパッタリング法によって、金属膜４４を全面に形
成する。次に、ＣＶＤ法によって、絶縁膜４５を全面に
形成する。次に、写真製版法及び異方性ドライエッチン
グ法によって金属膜４４及び絶縁膜４５をパターニング
することにより、ＭＩＭ型キャパシタの第１電極上のみ
にこれらの膜を残す。
【０１０５】図５２を参照して、次に、ＣＶＤ法によっ
て、絶縁膜１６ａ，１７をこの順に全面に形成する。次
に、写真製版法及び異方性ドライエッチング法によっ
て、コンタクトホール１９を形成する。図５３を参照し
て、次に、写真製版法及び異方性ドライエッチング法に
よって、絶縁膜１７内に配線溝２６及び凹部３６を形成
する。この異方性ドライエッチングにおいて、絶縁膜１
６ａはエッチングストッパとして機能する。図５４を参
照して、次に、全面エッチバック法によって、絶縁膜１
５から露出している部分の絶縁膜１４を除去して、第２
層配線Ｗ２ａの上面を露出する。次に、全面エッチバッ
ク法により、絶縁膜１７から露出している部分の絶縁膜
１６ａを除去して、絶縁膜４５の上面を露出する。
【０１０６】次に、スパッタリング法によって、金属膜
１３，３４を全面に形成する。次に、メッキ法によっ
て、コンタクトホール１９内、配線溝２６内、及び凹部
３６内を完全に充填し得る膜厚で、金属膜１２，３３を
全面に形成する。次に、ＣＭＰ法によって、絶縁膜１７
の上面が露出するまでこれらの金属膜を研磨し、表面を
平坦化する。以上の工程により、図５０に示した構造が
得られる。
【０１０７】このように本実施の形態８に係る半導体装
置及びその製造方法によれば、上記実施の形態５と同様
に、複雑な工程を追加することなく、デュアルダマシン
プロセスの途中で、多層配線構造内にＭＩＭ型キャパシ
タを形成することができる。
【０１０８】また、図５３に示した工程で凹部３６を形
成するための異方性ドライエッチングを行う際に、絶縁
膜１６ａをエッチングストッパとして用いる。従って、
この異方性ドライエッチングのオーバーエッチによって
絶縁膜４５の一部が除去されることを回避できるため、
キャパシタ容量のばらつきの少ない高性能のキャパシタ
を得ることができる。
【０１０９】さらに、銅から成る金属膜３０の上面上に
は、バリアメタルとして機能する金属膜４４が形成され
ており、絶縁膜４５は、金属膜３０上に直接形成される
のではなく、金属膜４４上に形成される。従って、絶縁
膜４５としては、Ｓｉ3Ｎ4，ＳｉＣ以外の、これらの膜
よりも誘電率の高い材質から成る絶縁膜を採用すること
ができ、その結果、キャパシタ容量を増大することがで
きる。
【０１１０】実施の形態９．図５５は、本発明の実施の
形態９に係る半導体装置の構造を示す断面図である。図
５０に示した上記実施の形態８に係る半導体装置と比較
すると、第３層配線Ｗ３の構造が異なっている。本実施
の形態９に係る半導体装置において、第３層配線Ｗ３
は、金属膜３９，４０から成る配線部と、金属膜３７，
３８から成るプラグ部Ｐ３とを個別に有している。本実
施の形態９に係る半導体装置のその他の構造は、上記実
施の形態８に係る半導体装置の構造と同様である。
【０１１１】図５６〜５９は、図５５に示した本実施の
形態９に係る半導体装置の製造方法を工程順に示す断面
図である。まず、上記実施の形態６と同様の工程を経
て、図４１に示した構造を得る。図５６を参照して、次
に、スパッタリング法によって、金属膜４４を全面に形
成する。次に、ＣＶＤ法によって、絶縁膜４５を全面に
形成する。次に、写真製版法及び異方性ドライエッチン
グ法によって金属膜４４及び絶縁膜４５をパターニング
することにより、ＭＩＭ型キャパシタの第１電極上のみ
にこれらの膜を残す。
【０１１２】図５７を参照して、次に、ＣＶＤ法によっ
て、絶縁膜１６ａを全面に形成する。図５８を参照し
て、次に、ＣＶＤ法によって、絶縁膜１７を全面に形成
する。次に、写真製版法及び異方性ドライエッチング法
によって、配線溝４２及び凹部３６を形成する。図５９
を参照して、次に、全面エッチバック法によって、絶縁
膜１７から露出している部分の絶縁膜１６ａを除去し
て、プラグ部Ｐ３の上面及び絶縁膜４５の上面を露出す
る。
【０１１３】次に、スパッタリング法によって、金属膜
４０，３４を全面に形成する。次に、メッキ法によっ
て、配線溝４２内及び凹部３６内を完全に充填し得る膜
厚で、金属膜３９，３３を全面に形成する。次に、ＣＭ
Ｐ法によって、絶縁膜１７の上面が露出するまでこれら
の金属膜を研磨し、表面を平坦化する。以上の工程によ
り、図５５に示した構造が得られる。
【０１１４】このように本実施の形態９に係る半導体装
置及びその製造方法によれば、配線部とプラグ部とを個
別に形成するシングルダマシンプロセスを用いる場合で
あっても、複雑な工程を追加することなく多層配線構造
内にＭＩＭ型キャパシタを形成することができ、上記実
施の形態８と同様の効果を得ることができる。
【０１１５】実施の形態１０．図６０は、本発明の実施
の形態１０に係る半導体装置の構造を示す断面図であ
る。図６０に示した半導体装置は、図５０に示した半導
体装置を基礎として、ＭＩＭ型キャパシタの構造を改良
したものである。ＭＩＭ型キャパシタの第１電極として
機能する金属膜３０，３１は、それぞれ複数（図６０に
示した例では４つ）に分割されている。分割された複数
の金属膜３１は、第２層配線Ｗ２ｂに共通に接続されて
いる。図６０に示した半導体装置のその他の構造は、図
５０に示した半導体装置の構造と同様である。
【０１１６】図６１は、本実施の形態１０に係る半導体
装置の製造方法における一工程を示す断面図である。図
３２に示した工程において一つの凹部３５を形成する代
わりに、複数に分割された凹部４６を形成する。これに
より、分割された複数の第１電極を、各凹部４６内にそ
れぞれ形成することができる。
【０１１７】なお、ＭＩＭ型キャパシタの第１電極を複
数に分割するという本実施の形態１０に係る発明は、上
記実施の形態１〜９、及び後述する実施の形態１１〜１
５のいずれに対しても適用することが可能である。
【０１１８】このように本実施の形態１０に係る半導体
装置及びその製造方法によれば、複雑な工程を追加する
ことなく、ダマシンプロセスの途中で、多層配線構造内
にＭＩＭ型キャパシタを形成することができる。
【０１１９】また、ＭＩＭ型キャパシタの第１電極が複
数に分割されているため、分割された各第１電極の上面
積が縮小される。従って、凹部４６内を充填するように
形成された金属膜３０を研磨するＣＭＰ工程において、
ディッシングを低減することができる。しかも、図６０
に示した構造では、金属膜４４が形成されているため、
第１電極を複数に分割しても、第１電極と第２電極との
対向面積が小さくなることはなく、キャパシタ容量が低
下することもない。
【０１２０】実施の形態１１．図６２は、本発明の実施
の形態１１に係る半導体装置の構造を示す上面図であ
り、図６３は、本実施の形態１１に係る半導体装置の他
の構造を示す上面図である。また、図６４は、図６２，
６３に示した線分Ｘ１−Ｘ１に沿った位置に関する断面
構造を示す断面図である。
【０１２１】図６４を参照して、シリコン酸化膜から成
る絶縁膜Ｉ２内には、デュアルダマシンプロセスによっ
て形成された第２層配線Ｗ２が形成されている。また、
絶縁膜Ｉ２の上面内には、ＭＩＭ型キャパシタの第１電
極として機能する金属膜５０が形成されている。金属膜
５０の材質は銅である。絶縁膜Ｉ３は、絶縁膜１４，５
１がこの順に第２配線層Ｌ２の上面上に積層された構造
を有している。絶縁膜１４の材質はＳｉ3Ｎ4，ＳｉＣ等
であり、絶縁膜１４は、第２層配線Ｗ２及び金属膜５０
の酸化防止膜としての機能を有する。絶縁膜５１の材質
はシリコン酸化膜やＳｉＯＣ等である。
【０１２２】絶縁膜５１内には、第３層配線Ｗ３ａ，Ｗ
３ｂが形成されている。第３層配線Ｗ３ａは、配線溝２
６及びコンタクトホール１９内に形成された金属膜１
２，１３を有しており、第３層配線Ｗ３ｂは、配線溝５
４及び深溝５３内に形成された金属膜１２，１３を有し
ている。配線溝５４は、金属膜５０の上方において、絶
縁膜５１の上面内に形成されている。深溝５３は、配線
溝５４の底面から絶縁膜Ｉ２の上面内にまで延在して形
成されている。図６４に示した構造において、絶縁膜Ｉ
２の上面から深溝５３の底面までの深さは、絶縁膜Ｉ２
の上面から金属膜５０の底面までの深さに等しい。絶縁
膜Ｉ２内に延在して形成されている部分の深溝５３は、
絶縁膜Ｉ２の一部である絶縁膜５２を挟んで、金属膜５
０の側面に対向している。絶縁膜５２は、絶縁膜Ｉ２と
同じ材質（この例の場合はシリコン酸化膜）から成り、
ＭＩＭ型キャパシタのキャパシタ誘電体膜として機能す
る。また、第２配線層Ｌ２内において、深溝５３内に形
成されている部分の金属膜１２，１３は、ＭＩＭ型キャ
パシタの第２電極として機能する。
【０１２３】金属膜１２，１３は、レイアウトによって
は、金属膜５０の互いに対向する側面のうちのいずれか
一方の側面のみに形成される場合もあるが、図６２に示
したように金属膜５０の両側面に形成されている方が、
キャパシタの第１電極と第２電極とが互いに対向する面
積を拡大できるため、キャパシタ容量を増大することが
できる。また、図６３に示したように、金属膜５０の周
囲を取り囲むように金属膜１２，１３を形成することに
より、図６２に示した場合よりもキャパシタ容量をさら
に増大することができる。
【０１２４】図６５〜６８は、図６４に示した本実施の
形態１１に係る半導体装置の製造方法を工程順に示す断
面図である。図６５を参照して、まず、デュアルダマシ
ンプロセスによって、第２配線層Ｌ２の絶縁膜Ｉ２内
に、第２層配線Ｗ２及び金属膜５０を形成する。金属膜
５０は、絶縁膜Ｉ２の上面内に形成されている。次に、
ＣＶＤ法によって、３０〜１００ｎｍ程度の膜厚の絶縁
膜１４を全面に形成する。次に、ＣＶＤ法によって、
０．７〜３．０μｍ程度の膜厚の絶縁膜５１を全面に形
成する。
【０１２５】図６６を参照して、次に、写真製版法及び
異方性ドライエッチング法によって、絶縁膜５１の上面
から絶縁膜Ｉ２の上面内にまで延在する深溝５３を、絶
縁膜Ｉ２，１４，５１内に部分的に形成する。深溝５３
は、金属膜５０の側面から絶縁膜５２の幅の分だけ離れ
た箇所に形成される。また、深溝５３は、その底面の深
さが金属膜５０の底面の深さよりも浅くならないように
形成される。
【０１２６】図６７を参照して、次に、写真製版法及び
異方性ドライエッチング法によって、コンタクトホール
１９を形成する。図６８を参照して、次に、写真製版法
及び異方性ドライエッチング法によって絶縁膜５１をパ
ターニングすることにより、コンタクトホール１９に部
分的に重なる配線溝２６と、深溝５３に部分的に重なる
配線溝５４とを、絶縁膜５１内に形成する。次に、全面
エッチバック法によって、絶縁膜５１から露出している
部分の絶縁膜１４を除去し、第２層配線Ｗ２の上面を露
出する。
【０１２７】次に、スパッタリング法によって、金属膜
１３を全面に形成する。次に、メッキ法によって、コン
タクトホール１９内、深溝５３内、及び配線溝２６，５
４内を完全に充填し得る膜厚で、金属膜１２を全面に形
成する。次に、ＣＭＰ法によって、絶縁膜５１の上面が
露出するまで金属膜１２，１３を研磨し、表面を平坦化
する。以上の工程により、図６４に示した構造が得られ
る。
【０１２８】このように本実施の形態１１に係る半導体
装置及びその製造方法によれば、上記実施の形態１と同
様に、複雑な工程を追加することなく、デュアルダマシ
ンプロセスの途中で、多層配線構造内にＭＩＭ型キャパ
シタを形成することができる。
【０１２９】また、本実施の形態１１に係る半導体装置
及びその製造方法によれば、第３配線層Ｌ３の配線溝２
６，５４内を金属膜１２，１３によって埋め込む工程
（図６９）において、深溝５３内に金属膜１２，１３を
併せて埋め込むことができる。即ち、ＭＩＭ型キャパシ
タの第２電極の形成と、第３層配線Ｗ３ａ，Ｗ３ｂの形
成とを、同一のＣＭＰ工程によって実現することができ
る。従って、第２電極の形成と第３層配線Ｗ３の形成と
で別々のＣＭＰ工程が必要であった上記各実施の形態１
〜１０と比較すると、製造工程数を削減することができ
る。
【０１３０】さらに、ＭＩＭ型キャパシタの第１電極と
第２電極とが同一平面内に形成されているため、第１電
極と第２電極とを積層して形成する場合と比較すると、
表面の平坦性に優れている。従って、多層配線構造内に
ＭＩＭ型キャパシタを形成した場合に、各配線層の表面
に生じる段差を抑制することができる。
【０１３１】実施の形態１２．図６９は、本発明の実施
の形態１２に係る半導体装置の構造を示す断面図であ
る。図６４に示した上記実施の形態１１に係る半導体装
置との構造上の相違点は、絶縁膜Ｉ２の一部である絶縁
膜５２の代わりに、絶縁膜Ｉ２とは別の絶縁膜５５が形
成されている点である。絶縁膜５５の材質は、絶縁膜Ｉ
２の材質であるシリコン酸化膜よりも誘電率が高い材
質、例えばＳｉ3Ｎ4，ＳｉＣ，Ｔａ2Ｏ3等である。絶縁
膜５５は、ＭＩＭ型キャパシタのキャパシタ誘電体膜と
して機能する。本実施の形態１２に係る半導体装置のそ
の他の構造は、上記実施の形態１１に係る半導体装置の
構造と同様である。
【０１３２】図７０〜７４は、図６９に示した本実施の
形態１２に係る半導体装置の製造方法を工程順に示す断
面図である。図７０を参照して、まず、写真製版法及び
異方性ドライエッチング法によって、絶縁膜Ｉ２の上面
内に溝５６を形成する。図７１を参照して、次に、ＣＶ
Ｄ法によって、溝５６内を完全に充填し得る膜厚で、絶
縁膜５５を全面に形成する。次に、ＣＭＰ法によって、
絶縁膜Ｉ２の上面が露出するまで絶縁膜５５を研磨し、
表面を平坦化する。
【０１３３】図７２を参照して、次に、デュアルダマシ
ンプロセスによって、絶縁膜Ｉ２内に、第２層配線Ｗ２
及び金属膜５０を形成する。金属膜５０は、互いに対向
する絶縁膜５５同士の間に形成される。図７３を参照し
て、次に、ＣＶＤ法によって、絶縁膜１４，５１をこの
順に全面に形成する。次に、写真製版法及び異方性ドラ
イエッチング法によって、深溝５３を、絶縁膜Ｉ２，１
４，５１内に部分的に形成する。深溝５３は、金属膜５
０とは反対側の絶縁膜５５の側面が露出するように形成
される。
【０１３４】図７４を参照して、次に、写真製版法及び
異方性ドライエッチング法によって、コンタクトホール
１９を形成する。次に、写真製版法及び異方性ドライエ
ッチング法によって、配線溝２６，５４を形成する。次
に、全面エッチバック法によって、絶縁膜５１から露出
している部分の絶縁膜１４を除去し、第２層配線Ｗ２の
上面を露出する。
【０１３５】次に、スパッタリング法によって、金属膜
１３を全面に形成する。次に、メッキ法によって、コン
タクトホール１９内、深溝５３内、及び配線溝２６，５
４内を完全に充填し得る膜厚で、金属膜１２を全面に形
成する。次に、ＣＭＰ法によって、絶縁膜５１の上面が
露出するまで金属膜１２，１３を研磨し、表面を平坦化
する。以上の工程により、図６９に示した構造が得られ
る。
【０１３６】このように本実施の形態１２に係る半導体
装置及びその製造方法によれば、上記実施の形態１と同
様に、複雑な工程を追加することなく、デュアルダマシ
ンプロセスの途中で、多層配線構造内にＭＩＭ型キャパ
シタを形成することができる。
【０１３７】また、キャパシタ誘電体膜が、絶縁膜Ｉ２
よりも誘電率が高い材質から成る絶縁膜５５によって構
成されているため、上記実施の形態１１に係る半導体装
置と比較すると、キャパシタ容量を増大することができ
る。
【０１３８】図７５は、本実施の形態１２の変形例に係
る半導体装置の構造を示す断面図である。第２配線層Ｌ
２内には第２層配線Ｗ２ａ，Ｗ２ｂが形成されている。
第３配線層Ｌ３の上面内には、第３層配線Ｗ３と、ＭＩ
Ｍ型キャパシタの第１電極として機能する金属膜５６と
が形成されている。金属膜５６の側面には絶縁膜５７が
形成されている。絶縁膜５７の材質はＳｉ3Ｎ4，Ｓｉ
Ｃ，Ｔａ2Ｏ3等であり、絶縁膜５７は、ＭＩＭ型キャパ
シタのキャパシタ誘電体膜として機能する。深溝５８
は、絶縁膜Ｉ３の上面から第２層配線Ｗ２ｂの上面にま
で延在して形成されている。深溝５８の内部は金属膜１
２，１３によって充填されている。絶縁膜５７を挟んで
金属膜５６に対向する部分の金属膜１２，１３は、ＭＩ
Ｍ型キャパシタの第２電極として機能する。図７５に示
した半導体装置は、図７０〜７４に示した工程に基づい
て、通常のデュアルダマシンプロセスによって製造する
ことができる。図７５に示した本実施の形態１２の変形
例に係る半導体装置及びその製造方法によっても、上記
実施の形態１２に係る効果と同様の効果を得ることがで
きる。
【０１３９】実施の形態１３．本実施の形態１３におい
ては、ＭＩＭ型キャパシタの第１電極の側面に形成され
るキャパシタ誘電体膜（図６９に示した絶縁膜５５）の
他の形成方法について説明する。図７６は、本発明の実
施の形態１３に係る半導体装置の構造の一部を抜き出し
て示す断面図である。図６９に示した絶縁膜５５の代わ
りに、絶縁膜６０が形成されている。絶縁膜６０は、絶
縁膜５５と同様に、シリコン酸化膜よりも誘電率が高い
材質から成る絶縁膜であり、ＭＩＭ型キャパシタのキャ
パシタ誘電体膜として機能する。本実施の形態１３に係
る半導体装置のその他の構造は、図６９に示した上記実
施の形態１２に係る半導体装置の構造と同様である。
【０１４０】図７７〜８０は、図７６に示した構造の形
成方法を工程順に示す断面図である。図７７を参照し
て、まず、写真製版法及び異方性ドライエッチング法に
よって、絶縁膜Ｉ２の上面内に凹部６１を形成する。図
７８を参照して、次に、ＣＶＤ法によって、絶縁膜６２
を全面に形成する。具体的に、絶縁膜６２は、絶縁膜Ｉ
２の上面上と、凹部６１の側面及び底面上とに形成され
る。絶縁膜６２は、図７６に示した絶縁膜６０と同じ材
質から成る絶縁膜である。
【０１４１】図７９を参照して、次に、深さ方向にエッ
チングレートの高い異方性ドライエッチング法によっ
て、絶縁膜６２を全面エッチバックする。これにより、
凹部６１の側面に残る絶縁膜６２として、絶縁膜６０が
形成される。図８０を参照して、次に、写真製版法及び
異方性ドライエッチング法によって、プラグ部Ｐ２に対
応するコンタクトホール６３を形成する。次に、写真製
版法及び異方性ドライエッチング法によって、コンタク
トホール６３に部分的に重なる配線溝６４を形成する。
【０１４２】次に、コンタクトホール６３内、配線溝６
４内、及び凹部６１内を完全に充填し得る膜厚で金属膜
５０を全面に形成する。ここで、金属膜５０を形成する
前にバリアメタルを全面に形成してもよい。次に、ＣＭ
Ｐ法によって、絶縁膜Ｉ２の上面が露出するまで金属膜
５０を研磨し、表面を平坦化する。以上の工程により、
図７６に示した構造が得られる。
【０１４３】このように本実施の形態１３に係る半導体
装置及びその製造方法によれば、絶縁膜Ｉ２よりも誘電
率が高い材質から成る絶縁膜６０によってキャパシタ誘
電体膜を形成することができるため、上記実施の形態１
２に係る半導体装置と同様に、上記実施の形態１１に係
る半導体装置よりもキャパシタ容量を増大できるという
効果が得られる。
【０１４４】実施の形態１４．図８１は、本発明の実施
の形態１４に係る半導体装置の構造を示す断面図であ
る。深溝７０は、配線溝５４の底面から絶縁膜Ｉ２の上
面内にまで延在して形成されている。絶縁膜Ｉ２内にお
いて、深溝７０は、金属膜５０の側面に接して形成され
ている。絶縁膜５１内に形成されている部分の深溝７０
の孔径は、絶縁膜Ｉ２内に形成されている部分の孔径よ
りも大きい。深溝７０の側面には、絶縁膜７１が形成さ
れている。絶縁膜７１の材質は、絶縁膜Ｉ２の材質であ
るシリコン酸化膜よりも誘電率が高い材質、例えばＳｉ
3Ｎ4，ＳｉＣ，Ｔａ2Ｏ3等である。金属膜５０の側面に
接触する部分の絶縁膜７１は、ＭＩＭ型キャパシタのキ
ャパシタ誘電体膜として機能する。また、第２配線層Ｌ
２内において、深溝７０内に形成されている部分の金属
膜１２，１３は、ＭＩＭ型キャパシタの第２電極として
機能する。本実施の形態１４に係る半導体装置のその他
の構造は、上記実施の形態１１に係る半導体装置の構造
と同様である。
【０１４５】図８２〜８５は、図８１に示した本実施の
形態１４に係る半導体装置の製造方法を工程順に示す断
面図である。まず、上記実施の形態１１と同様の工程を
経て、図６５に示した構造を得る。図８２を参照して、
次に、写真製版法及び異方性ドライエッチング法によっ
て、絶縁膜５１，１４，Ｉ２内に深溝７０を形成する。
ここでの異方性ドライエッチングは、金属膜５０に対し
て高い選択性を有する条件下で実行する。これにより、
金属膜５０の側面に接する深溝７０を、絶縁膜Ｉ２内に
自己整合的に形成することができる。
【０１４６】図８３を参照して、次に、ＣＶＤ法によっ
て、絶縁膜７１を全面に形成する。図８４を参照して、
次に、写真製版法及び異方性ドライエッチング法によっ
て、コンタクトホール１９を形成する。図８５を参照し
て、次に、写真製版法及び異方性ドライエッチング法に
よって、配線溝２６，５４を形成する。次に、全面エッ
チバック法によって、絶縁膜５１から露出している部分
の絶縁膜１４を除去し、第２層配線Ｗ２の上面を露出す
る。
【０１４７】次に、スパッタリング法によって、金属膜
１３を全面に形成する。次に、メッキ法によって、コン
タクトホール１９内、深溝７０内、及び配線溝２６，５
４内を完全に充填し得る膜厚で、金属膜１２を全面に形
成する。次に、ＣＭＰ法によって、絶縁膜５１の上面が
露出するまで金属膜１２，１３を研磨し、表面を平坦化
する。以上の工程により、図８１に示した構造が得られ
る。
【０１４８】このように本実施の形態１４に係る半導体
装置及びその製造方法によれば、上記実施の形態１と同
様に、複雑な工程を追加することなく、デュアルダマシ
ンプロセスの途中で、多層配線構造内にＭＩＭ型キャパ
シタを形成することができる。
【０１４９】また、キャパシタ誘電体膜が、絶縁膜Ｉ２
よりも誘電率が高い材質から成る絶縁膜７１によって構
成されているため、上記実施の形態１１に係る半導体装
置と比較すると、キャパシタ容量を増大することができ
る。
【０１５０】さらに、図８６に示すように、深溝７０を
形成するための写真製版工程においてフォトマスクの位
置ずれが生じる等して、深溝７０の形成箇所がずれた場
合であっても、キャパシタの両電極間の距離は変わらな
い（絶縁膜７１の膜厚に等しい距離に保たれる）ので、
キャパシタ容量が変動することを回避することができ
る。
【０１５１】実施の形態１５．図８７は、本発明の実施
の形態１５に係る半導体装置の構造を示す断面図であ
る。シリコン酸化膜から成る絶縁膜Ｉ２内には、デュア
ルダマシンプロセスによって形成された第２層配線Ｗ２
ａ，Ｗ２ｂが形成されている。第２層配線Ｗ２ａ，Ｗ２
ｂの材質は銅である。絶縁膜Ｉ３は、絶縁膜１４〜１７
がこの順に第２配線層Ｌ２の上面上に積層された構造を
有している。絶縁膜１４，１６の材質はＳｉ3Ｎ4，Ｓｉ
Ｃ等であり、絶縁膜１４は、第２層配線Ｗ２ａ，Ｗ２ｂ
の酸化防止膜としての機能を有し、絶縁膜１６は、金属
膜８２，８３，８６の酸化防止膜としての機能を有す
る。
【０１５２】絶縁膜１４，１５内には、第２配線層Ｌ２
の上面によって規定される底面を有する凹部８１が形成
されている。凹部８１の側面及び底面上には金属膜８３
が形成されている。金属膜８３の材質は銅であり、金属
膜８３は、ＭＩＭ型キャパシタの第１電極として機能す
る。金属膜８３上には絶縁膜８４が形成されている。絶
縁膜８４の材質はＳｉ3Ｎ4，ＳｉＣ，Ｔａ2Ｏ3等であ
り、絶縁膜８４は、ＭＩＭ型キャパシタのキャパシタ誘
電体膜として機能する。絶縁膜８４上には金属膜８５が
形成されており、金属膜８５上には金属膜８６が形成さ
れている。金属膜８５の材質はＴａＮ，Ｔａ，ＴｉＮ等
であり、金属膜８５は、金属膜８６のバリアメタルとし
て機能する。金属膜８６の材質は銅である。金属膜８
５，８６は、ＭＩＭ型キャパシタの第２電極として機能
する。
【０１５３】絶縁膜１６，１７内には第３層配線Ｗ３が
形成されている。また、絶縁膜１４，１５内には、第３
層配線Ｗ３と第２層配線Ｗ２ａとを互いに接続するため
のコンタクトホール８０が形成されている。コンタクト
ホール８０の内部は金属膜８２によって充填されてい
る。金属膜８２の材質は銅である。図８７において、コ
ンタクトホール８０の孔径は、第２層配線Ｗ２ａ，Ｗ２
ｂの各プラグ部Ｐ２の孔径よりも小さい。
【０１５４】図８８〜９３は、図８７に示した本実施の
形態１５に係る半導体装置の製造方法を工程順に示す断
面図である。図８８を参照して、まず、デュアルダマシ
ンプロセスによって、第２配線層Ｌ２の絶縁膜Ｉ２内
に、第２層配線Ｗ２ａ，Ｗ２ｂを形成する。次に、ＣＶ
Ｄ法によって、絶縁膜１４，１５をこの順に全面に形成
する。図８９を参照して、次に、写真製版法及び異方性
ドライエッチング法によって、コンタクトホール８０及
び凹部８１を、絶縁膜１４，１５内に形成する。コンタ
クトホール８０の形成によって、第２層配線Ｗ２ａの上
面の一部が露出し、凹部８１の形成によって、第２層配
線Ｗ２ｂの上面が露出する。
【０１５５】図９０を参照して、次に、メッキ法によっ
て、コンタクトホール８０内を完全に充填し得る膜厚
で、金属膜８７を全面に形成する。但し、ＣＶＤ法によ
ってＷ，Ｐｔ，Ｒｕ等の金属膜を形成してもよく、スパ
ッタリング法によってＡｌ等の金属膜を形成してもよ
い。図９１を参照して、次に、ＣＶＤ法によって、絶縁
膜８４を全面に形成する。次に、スパッタリング法によ
って、金属膜８５を全面に形成する。次に、メッキ法に
よって、凹部８１内を完全に充填し得る膜厚で、金属膜
８６を全面に形成する。図９２を参照して、次に、ＣＭ
Ｐ法によって、絶縁膜１５の上面が露出するまで金属膜
８５〜８７及び絶縁膜８４を研磨し、表面を平坦化す
る。図９３を参照して、次に、ＣＶＤ法によって、絶縁
膜１６，１７をこの順に全面に形成する。
【０１５６】次に、写真製版法及び異方性ドライエッチ
ング法によって、絶縁膜１６，１７内に配線溝２６を形
成する。次に、スパッタリング法によって、金属膜１３
を全面に形成する。次に、メッキ法によって、配線溝２
６内を完全に充填し得る膜厚で、金属膜１２を全面に形
成する。次に、ＣＭＰ法によって、絶縁膜１７の上面が
露出するまで金属膜１２，１３を研磨し、表面を平坦化
する。以上の工程により、図８７に示した構造が得られ
る。
【０１５７】このように本実施の形態１５に係る半導体
装置及びその製造方法によれば、上記実施の形態１と同
様に、複雑な工程を追加することなく、ダマシンプロセ
スの途中で、多層配線構造内にＭＩＭ型キャパシタを形
成することができる。
【０１５８】また、ＭＩＭ型キャパシタの第１電極とし
て機能する金属膜８３は、凹部８１の底面上のみならず
側面にも形成されている。そのため、例えば上記実施の
形態１に係る半導体装置と比較すると、第１電極と第２
電極とが互いに対向する面積を拡大することができ、キ
ャパシタ容量を増大することができる。
【０１５９】さらに、コンタクトホール８０内を金属膜
８２によって充填する工程と、凹部８１内に金属膜８３
を形成する工程とが、同一の工程によって実行されるた
め、これらの工程を別工程で実行する場合と比較する
と、製造工程数を削減することができる。
【０１６０】
【発明の効果】この発明のうち請求項１に係るものによ
れば、第１電極は、凹部の底面上のみならず側面にも形
成されている。そのため、第１電極と第２電極とが互い
に対向する面積を拡大することができ、キャパシタ容量
を増大することができる。
【０１６１】また、この発明のうち請求項２に係るもの
によれば、第１電極と第２電極とが互いに対向する面積
をさらに拡大でき、キャパシタ容量をさらに増大するこ
とができる。
【０１６２】また、この発明のうち請求項３に係るもの
によれば、第１電極と第２電極との間にリークが発生す
ることを抑制できる。
【０１６３】また、この発明のうち請求項４に係るもの
によれば、キャパシタの誘電体膜に高誘電率の膜を採用
することにより、キャパシタ容量を増大することができ
る。
【０１６４】また、この発明のうち請求項５に係るもの
によれば、キャパシタの誘電体膜が第１の金属膜の酸化
防止膜を兼用するため、これらの膜を個別に形成する場
合と比較すると、製造工程数を削減することができる。
【０１６５】また、この発明のうち請求項６に係るもの
によれば、第１電極と第２電極とが同一平面内に形成さ
れているため、第１電極と第２電極とを積層して形成す
る場合と比較すると、表面の平坦性に優れている。従っ
て、多層配線構造内にＭＩＭ型キャパシタを形成した場
合に、各配線層の表面に生じる段差を抑制することがで
きる。
【０１６６】また、この発明のうち請求項７に係るもの
によれば、第２の金属膜は、第１の金属膜の互いに対向
する側面にそれぞれ形成されているため、第１電極と第
２電極とが互いに対向する面積を拡大でき、キャパシタ
容量を増大することができる。
【０１６７】また、この発明のうち請求項８に係るもの
によれば、第１電極と第２電極との間にリークが発生す
ることを抑制できる。
【０１６８】また、この発明のうち請求項９に係るもの
によれば、キャパシタの誘電体膜に高誘電率の膜を採用
することにより、絶縁層の一部によって誘電体膜を構成
する場合と比較すると、キャパシタ容量を増大すること
ができる。
【０１６９】また、この発明のうち請求項１０に係るも
のによれば、第２の金属膜は、第１の金属膜の周囲を取
り囲んで形成されているため、第１電極と第２電極とが
互いに対向する面積をさらに拡大でき、キャパシタ容量
をさらに増大することができる。
【０１７０】また、この発明のうち請求項１１に係るも
のによれば、第１電極と第２電極との間にリークが発生
することを抑制できる。
【０１７１】また、この発明のうち請求項１２に係るも
のによれば、誘電体膜は、第１の金属膜上に直接形成さ
れるのではなく、第２の金属膜上に形成される。従っ
て、誘電体膜として、第１の金属膜の酸化防止膜以外の
膜を採用することができる。
【０１７２】しかも、第１の金属膜が複数に分割されて
いるため、分割された各第１の金属膜の上面積が縮小さ
れる。従って、ＣＭＰ工程において、ディッシングを低
減することができる。
【０１７３】また、この発明のうち請求項１３に係るも
のによれば、第２の金属膜がバリア膜として機能するた
め、誘電体膜として、第１の金属膜の酸化防止膜よりも
誘電率の高い材質から成る絶縁膜を採用することができ
る。その結果、キャパシタ容量を増大することができ
る。
【０１７４】また、この発明のうち請求項１４に係るも
のによれば、キャパシタの誘電体膜に高誘電率の膜を採
用することにより、キャパシタ容量を増大することがで
きる。
【０１７５】また、この発明のうち請求項１５に係るも
のによれば、キャパシタの誘電体膜が第１の金属膜の酸
化防止膜を兼用するため、これらの膜を個別に形成する
場合と比較すると、製造工程数を削減することができ
る。
【０１７６】また、この発明のうち請求項１６に係るも
のによれば、複雑な工程を追加することなく、ダマシン
プロセスの途中で、多層配線構造内にＭＩＭ型キャパシ
タを形成することができる。
【０１７７】また、この発明のうち請求項１７に係るも
のによれば、複雑な工程を追加することなく、ダマシン
プロセスの途中で、多層配線構造内にＭＩＭ型キャパシ
タを形成することができる。
【０１７８】しかも、キャパシタ誘電体膜の膜厚が工程
（ｃ）における成膜膜厚に完全に等しくなるため、キャ
パシタ誘電体膜の膜厚の変動を抑制でき、キャパシタ容
量のばらつきの少ない高性能のキャパシタを得ることが
できる。
【０１７９】また、この発明のうち請求項１８に係るも
のによれば、複雑な工程を追加することなく、ダマシン
プロセスの途中で、多層配線構造内にＭＩＭ型キャパシ
タを形成することができる。
【０１８０】しかも、第１の金属膜が、凹部の底面上の
みならず側面にも形成されるため、第１電極と第２電極
とが互いに対向する面積を拡大することができ、キャパ
シタ容量を増大することができる。
【０１８１】また、この発明のうち請求項１９に係るも
のによれば、第１電極と第２電極とが互いに対向する面
積をさらに拡大でき、キャパシタ容量をさらに増大する
ことができる。
【０１８２】また、この発明のうち請求項２０に係るも
のによれば、第１の金属電極の酸化防止膜と、キャパシ
タの誘電体膜とを兼用するため、これらの膜を個別に形
成する場合と比較すると、製造工程数を削減することが
できる。
【０１８３】しかも、工程（ｃ−２）で凹部を形成する
ためのエッチングを行う際に、所定の膜をエッチングス
トッパとして用いる。従って、工程（ｃ−２）における
エッチングのオーバーエッチによって誘電体膜の一部が
除去されることを回避できるため、キャパシタ容量のば
らつきの少ない高性能のキャパシタを得ることができ
る。
【０１８４】また、この発明のうち請求項２１に係るも
のによれば、第１の金属電極が複数に分割されて形成さ
れるため、分割された各第１の金属電極の上面積が縮小
される。従って、工程（ａ−３）でＣＭＰを実行する際
に、ディッシングを低減することができる。
【０１８５】また、この発明のうち請求項２２に係るも
のによれば、誘電体膜は、第１の金属電極上に直接形成
されるのではなく、拡散バリア膜上に形成される。従っ
て、誘電体膜として、第１の金属電極の酸化防止膜以外
の膜を採用することができる。例えば、酸化防止膜より
も誘電率の高い材質から成る絶縁膜を採用することによ
り、キャパシタ容量を増大することができる。
【０１８６】しかも、第１の金属電極が複数に分割され
て形成されるため、分割された各第１の金属電極の上面
積が縮小される。従って、工程（ａ−３）でＣＭＰを実
行する際に、ディッシングを低減することができる。
【０１８７】また、この発明のうち請求項２３に係るも
のによれば、工程（ｄ−２）で凹部を形成するためのエ
ッチングを行う際に、所定の膜をエッチングストッパと
して用いる。従って、工程（ｄ−２）におけるエッチン
グのオーバーエッチによって誘電体膜の一部が除去され
ることを回避できるため、キャパシタ容量のばらつきの
少ない高性能のキャパシタを得ることができる。
【０１８８】また、この発明のうち請求項２４に係るも
のによれば、複雑な工程を追加することなく、ダマシン
プロセスの途中で、多層配線構造内にＭＩＭ型キャパシ
タを形成することができる。
【０１８９】しかも、第１電極と第２電極とが同一平面
内に形成されているため、第１電極と第２電極とを積層
して形成する場合と比較すると、表面の平坦性に優れて
いる。従って、多層配線構造内にＭＩＭ型キャパシタを
形成した場合に、各配線層の表面に生じる段差を抑制す
ることができる。
【０１９０】また、この発明のうち請求項２５に係るも
のによれば、第２の配線層の配線溝内を金属膜で充填す
る工程において、延在部内を金属膜で併せて充填するこ
とができる。即ち、ＭＩＭ型キャパシタの第２の金属電
極の形成と、第２の配線層における配線の形成とを、同
一の工程によって実現することができる。従って、これ
らの工程を別々に実行する場合と比較すると、製造工程
数を削減することができる。
【０１９１】また、この発明のうち請求項２６に係るも
のによれば、第１の絶縁層とは異なる材質で誘電体膜を
形成することができるため、第１の絶縁層よりも誘電率
が高い材質によって誘電体膜を形成することにより、キ
ャパシタ容量を増大することができる。
【０１９２】また、この発明のうち請求項２７に係るも
のによれば、第１の絶縁層とは異なる材質で誘電体膜を
形成することができるため、第１の絶縁層よりも誘電率
が高い材質によって誘電体膜を形成することにより、キ
ャパシタ容量を増大することができる。
【０１９３】また、この発明のうち請求項２８に係るも
のによれば、第１の絶縁層とは異なる材質で誘電体膜を
形成することができるため、第１の絶縁層よりも誘電率
が高い材質によって誘電体膜を形成することにより、キ
ャパシタ容量を増大することができる。
【０１９４】また、この発明のうち請求項２９に係るも
のによれば、キャパシタ容量を増大することができる。
【０１９５】また、この発明のうち請求項３０に係るも
のによれば、第２の金属電極は、第１の金属電極の対向
する側面にそれぞれ形成されるため、第１の金属電極と
第２の金属電極とが互いに対向する面積を拡大でき、キ
ャパシタ容量を増大することができる。
【０１９６】また、この発明のうち請求項３１に係るも
のによれば、第２の金属電極は、第１の金属電極の周囲
を取り囲んで形成されるため、第１の金属電極と第２の
金属電極とが互いに対向する面積をさらに拡大でき、キ
ャパシタ容量をさらに増大することができる。
【図面の簡単な説明】
【図１】 ＢＥＯＬ工程で形成されたＭＩＭ型キャパシ
タを備える半導体装置の構造を示す断面図である。
【図２】 本発明の実施の形態１に係る半導体装置の構
造を示す断面図である。
【図３】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図４】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図５】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図６】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図７】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図８】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図９】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図１０】 本発明の実施の形態１に係る半導体装置の
製造方法を工程順に示す断面図である。
【図１１】 本発明の実施の形態１に係る半導体装置の
製造方法を工程順に示す断面図である。
【図１２】 本発明の実施の形態２に係る半導体装置の
構造を示す断面図である。
【図１３】 本発明の実施の形態２に係る半導体装置の
製造方法を工程順に示す断面図である。
【図１４】 本発明の実施の形態２に係る半導体装置の
製造方法を工程順に示す断面図である。
【図１５】 本発明の実施の形態２に係る半導体装置の
製造方法を工程順に示す断面図である。
【図１６】 本発明の実施の形態２に係る半導体装置の
製造方法を工程順に示す断面図である。
【図１７】 本発明の実施の形態２に係る半導体装置の
製造方法を工程順に示す断面図である。
【図１８】 本発明の実施の形態２に係る半導体装置の
製造方法を工程順に示す断面図である。
【図１９】 本発明の実施の形態２に係る半導体装置の
製造方法を工程順に示す断面図である。
【図２０】 本発明の実施の形態２に係る半導体装置の
製造方法を工程順に示す断面図である。
【図２１】 本発明の実施の形態３に係る半導体装置の
構造を示す断面図である。
【図２２】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に示す断面図である。
【図２３】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に示す断面図である。
【図２４】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に示す断面図である。
【図２５】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に示す断面図である。
【図２６】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に示す断面図である。
【図２７】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に示す断面図である。
【図２８】 本発明の実施の形態４に係る半導体装置の
構造を示す断面図である。
【図２９】 本発明の実施の形態４に係る半導体装置の
製造方法における一工程を示す断面図である。
【図３０】 本発明の実施の形態５に係る半導体装置の
構造を示す断面図である。
【図３１】 本発明の実施の形態５に係る半導体装置の
製造方法を工程順に示す断面図である。
【図３２】 本発明の実施の形態５に係る半導体装置の
製造方法を工程順に示す断面図である。
【図３３】 本発明の実施の形態５に係る半導体装置の
製造方法を工程順に示す断面図である。
【図３４】 本発明の実施の形態５に係る半導体装置の
製造方法を工程順に示す断面図である。
【図３５】 本発明の実施の形態５に係る半導体装置の
製造方法を工程順に示す断面図である。
【図３６】 本発明の実施の形態５に係る半導体装置の
製造方法を工程順に示す断面図である。
【図３７】 本発明の実施の形態５に係る半導体装置の
製造方法を工程順に示す断面図である。
【図３８】 本発明の実施の形態５に係る半導体装置の
製造方法を工程順に示す断面図である。
【図３９】 本発明の実施の形態６に係る半導体装置の
構造を示す断面図である。
【図４０】 本発明の実施の形態６に係る半導体装置の
製造方法を工程順に示す断面図である。
【図４１】 本発明の実施の形態６に係る半導体装置の
製造方法を工程順に示す断面図である。
【図４２】 本発明の実施の形態６に係る半導体装置の
製造方法を工程順に示す断面図である。
【図４３】 本発明の実施の形態６に係る半導体装置の
製造方法を工程順に示す断面図である。
【図４４】 本発明の実施の形態６に係る半導体装置の
製造方法を工程順に示す断面図である。
【図４５】 本発明の実施の形態７に係る半導体装置の
構造を示す断面図である。
【図４６】 本発明の実施の形態７に係る半導体装置の
製造方法を工程順に示す断面図である。
【図４７】 本発明の実施の形態７に係る半導体装置の
製造方法を工程順に示す断面図である。
【図４８】 本発明の実施の形態７に係る半導体装置の
製造方法を工程順に示す断面図である。
【図４９】 本発明の実施の形態７に係る半導体装置の
製造方法を工程順に示す断面図である。
【図５０】 本発明の実施の形態８に係る半導体装置の
構造を示す断面図である。
【図５１】 本発明の実施の形態８に係る半導体装置の
製造方法を工程順に示す断面図である。
【図５２】 本発明の実施の形態８に係る半導体装置の
製造方法を工程順に示す断面図である。
【図５３】 本発明の実施の形態８に係る半導体装置の
製造方法を工程順に示す断面図である。
【図５４】 本発明の実施の形態８に係る半導体装置の
製造方法を工程順に示す断面図である。
【図５５】 本発明の実施の形態９に係る半導体装置の
構造を示す断面図である。
【図５６】 本発明の実施の形態９に係る半導体装置の
製造方法を工程順に示す断面図である。
【図５７】 本発明の実施の形態９に係る半導体装置の
製造方法を工程順に示す断面図である。
【図５８】 本発明の実施の形態９に係る半導体装置の
製造方法を工程順に示す断面図である。
【図５９】 本発明の実施の形態９に係る半導体装置の
製造方法を工程順に示す断面図である。
【図６０】 本発明の実施の形態１０に係る半導体装置
の構造を示す断面図である。
【図６１】 本発明の実施の形態１０に係る半導体装置
の製造方法における一工程を示す断面図である。
【図６２】 本発明の実施の形態１１に係る半導体装置
の構造を示す上面図である。
【図６３】 本発明の実施の形態１１に係る半導体装置
の他の構造を示す上面図である。
【図６４】 図６２，６３に示した線分Ｘ１−Ｘ１に沿
った位置に関する断面構造を示す断面図である。
【図６５】 本発明の実施の形態１１に係る半導体装置
の製造方法を工程順に示す断面図である。
【図６６】 本発明の実施の形態１１に係る半導体装置
の製造方法を工程順に示す断面図である。
【図６７】 本発明の実施の形態１１に係る半導体装置
の製造方法を工程順に示す断面図である。
【図６８】 本発明の実施の形態１１に係る半導体装置
の製造方法を工程順に示す断面図である。
【図６９】 本発明の実施の形態１２に係る半導体装置
の構造を示す断面図である。
【図７０】 本発明の実施の形態１２に係る半導体装置
の製造方法を工程順に示す断面図である。
【図７１】 本発明の実施の形態１２に係る半導体装置
の製造方法を工程順に示す断面図である。
【図７２】 本発明の実施の形態１２に係る半導体装置
の製造方法を工程順に示す断面図である。
【図７３】 本発明の実施の形態１２に係る半導体装置
の製造方法を工程順に示す断面図である。
【図７４】 本発明の実施の形態１２に係る半導体装置
の製造方法を工程順に示す断面図である。
【図７５】 本発明の実施の形態１２の変形例に係る半
導体装置の構造を示す断面図である。
【図７６】 本発明の実施の形態１３に係る半導体装置
の構造の一部を抜き出して示す断面図である。
【図７７】 図７６に示した構造の形成方法を工程順に
示す断面図である。
【図７８】 図７６に示した構造の形成方法を工程順に
示す断面図である。
【図７９】 図７６に示した構造の形成方法を工程順に
示す断面図である。
【図８０】 図７６に示した構造の形成方法を工程順に
示す断面図である。
【図８１】 本発明の実施の形態１４に係る半導体装置
の構造を示す断面図である。
【図８２】 本発明の実施の形態１４に係る半導体装置
の製造方法を工程順に示す断面図である。
【図８３】 本発明の実施の形態１４に係る半導体装置
の製造方法を工程順に示す断面図である。
【図８４】 本発明の実施の形態１４に係る半導体装置
の製造方法を工程順に示す断面図である。
【図８５】 本発明の実施の形態１４に係る半導体装置
の製造方法を工程順に示す断面図である。
【図８６】 本発明の実施の形態１４に係る半導体装置
の製造方法の一工程を示す断面図である。
【図８７】 本発明の実施の形態１５に係る半導体装置
の構造を示す断面図である。
【図８８】 本発明の実施の形態１５に係る半導体装置
の製造方法を工程順に示す断面図である。
【図８９】 本発明の実施の形態１５に係る半導体装置
の製造方法を工程順に示す断面図である。
【図９０】 本発明の実施の形態１５に係る半導体装置
の製造方法を工程順に示す断面図である。
【図９１】 本発明の実施の形態１５に係る半導体装置
の製造方法を工程順に示す断面図である。
【図９２】 本発明の実施の形態１５に係る半導体装置
の製造方法を工程順に示す断面図である。
【図９３】 本発明の実施の形態１５に係る半導体装置
の製造方法を工程順に示す断面図である。
【図９４】 キャパシタを備える従来の半導体装置の構
造を示す断面図である。
【符号の説明】 ９〜１３，２１〜２３，２５，３０，３１，３３，３
４，３７〜４０，４４，５０，８２，８３，８５〜８７
金属膜、１４〜１７，１６ａ，３２，４５，５１，５
２，５５，５７，６０，６２，７１，８４，Ｉ２，Ｉ３
絶縁膜、Ｗ２，Ｗ２ａ，Ｗ２ｂ 第２層配線、Ｗ３、
Ｗ３ａ，Ｗ３ｂ 第３層配線、１８，２４，２７，２
８，３５，３６，４６，６１，８１ 凹部、１９，４
１，６３，８０コンタクトホール、２０，２６，４２，
５４，６４ 配線溝、５３，５８，７０ 深溝、５６
溝。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 雅弘 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F033 HH11 HH21 HH32 HH33 JJ01 JJ11 JJ21 JJ32 JJ33 KK08 KK11 KK19 KK21 KK32 KK33 MM02 MM12 MM13 NN06 NN07 PP15 PP26 QQ09 QQ16 QQ25 QQ31 QQ48 RR01 RR03 RR04 RR06 SS11 TT02 VV10 XX33 5F038 AC05 AC15 AV06 CD09 CD18 CD20 EZ15 EZ20

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 基板と、前記基板上に形成された半導体
    素子と、前記半導体素子を覆って前記基板上に形成され
    た層間絶縁膜と、前記層間絶縁膜内に形成され、前記半
    導体素子に電気的に接続されたＭＩＭ（Metal Insulato
    r Metal）型キャパシタとを備える半導体装置であっ
    て、 前記キャパシタは、 前記層間絶縁膜内に規定される凹部の側面及び底面上に
    形成され、第１電極として機能する第１の金属膜と、 前記第１の金属膜上に形成された誘電体膜と、 前記凹部内を充填し、前記誘電体膜を挟んで前記第１の
    金属膜に対向し、第２電極として機能する第２の金属膜
    とを有することを特徴とする半導体装置。
  2. 【請求項２】 前記キャパシタは、前記第１の金属膜、
    前記誘電体膜、及び前記第２の金属膜を含む構造を複数
    有し、 複数の前記第１の金属膜は、前記層間絶縁膜内に形成さ
    れた第１の配線によって互いに接続されており、 複数の前記第２の金属膜は、前記層間絶縁膜内に形成さ
    れた第２の配線によって互いに接続されており、 複数の前記第１の金属膜が一体として前記第１電極とし
    て機能し、 複数の前記第２の金属膜が一体として前記第２電極とし
    て機能することを特徴とする、請求項１に記載の半導体
    装置。
  3. 【請求項３】 前記キャパシタは、複数の前記第２の金
    属膜のそれぞれと複数の前記誘電体膜のそれぞれとの界
    面に形成されたバリア膜を複数さらに有し、 前記第２電極に印加される電圧は、前記第１電極に印加
    される電圧よりも高いことを特徴とする、請求項２に記
    載の半導体装置。
  4. 【請求項４】 複数の前記誘電体膜はいずれも、前記層
    間絶縁膜よりも誘電率が高い膜であることを特徴とす
    る、請求項３に記載の半導体装置。
  5. 【請求項５】 複数の前記誘電体膜はいずれも、前記第
    １の金属膜が酸化されることを防止し得る膜であること
    を特徴とする、請求項４に記載の半導体装置。
  6. 【請求項６】 基板と、前記基板上に形成された半導体
    素子と、前記半導体素子を覆って前記基板上に形成され
    た層間絶縁膜と、前記層間絶縁膜内に形成され、前記半
    導体素子に電気的に接続されたＭＩＭ（Metal Insulato
    r Metal）型キャパシタとを備える半導体装置であっ
    て、 前記層間絶縁膜は、所定の絶縁層を有し、 前記キャパシタは、 前記絶縁層の主面内に形成され、第１電極として機能す
    る第１の金属膜と、 前記絶縁層の前記主面内において、前記第１の金属膜の
    側面に形成された誘電体膜と、 前記絶縁層の前記主面内において、前記誘電体膜を挟ん
    で前記第１の金属膜に対向し、第２電極として機能する
    第２の金属膜とを有することを特徴とする半導体装置。
  7. 【請求項７】 前記誘電体膜及び前記第２の金属膜は、
    前記第１の金属膜の互いに対向する側面にそれぞれ形成
    されており、 複数の前記第２の金属膜は、前記層間絶縁膜内に形成さ
    れた配線によって互いに接続されており、 複数の前記第２の金属膜が一体として前記第２電極とし
    て機能することを特徴とする、請求項６に記載の半導体
    装置。
  8. 【請求項８】 複数の前記第２の金属膜のそれぞれと複
    数の前記誘電体膜のそれぞれとの界面に形成されたバリ
    ア膜を複数さらに備え、 前記第２電極に印加される電圧は、前記第１電極に印加
    される電圧よりも高いことを特徴とする、請求項７に記
    載の半導体装置。
  9. 【請求項９】 複数の前記誘電体膜はいずれも、前記層
    間絶縁膜よりも誘電率が高い膜であることを特徴とす
    る、請求項８に記載の半導体装置。
  10. 【請求項１０】 前記誘電体膜及び前記第２の金属膜
    は、前記第１の金属膜の周囲を取り囲んで形成されてい
    ることを特徴とする、請求項６に記載の半導体装置。
  11. 【請求項１１】 前記第２の金属膜と前記誘電体膜との
    界面に形成されたバリア膜をさらに備え、 前記第２電極に印加される電圧は、前記第１電極に印加
    される電圧よりも高いことを特徴とする、請求項１，
    ６，１０のいずれか一つに記載の半導体装置。
  12. 【請求項１２】 基板と、前記基板上に形成された半導
    体素子と、前記半導体素子を覆って前記基板上に形成さ
    れた層間絶縁膜と、前記層間絶縁膜内に形成され、前記
    半導体素子に電気的に接続されたＭＩＭ（Metal Insula
    tor Metal）型キャパシタとを備える半導体装置であっ
    て、 前記キャパシタは、 前記層間絶縁膜内に形成された配線によって互いに接続
    された複数の第１の金属膜と、 前記複数の第１の金属膜上に延在して形成され、前記複
    数の第１の金属膜とともに第１電極として機能する第２
    の金属膜と、 前記第２の金属膜上に形成された誘電体膜と、 前記誘電体膜を挟んで前記第２の金属膜に対向し、第２
    電極として機能する第３の金属膜とを有することを特徴
    とする半導体装置。
  13. 【請求項１３】 前記第２の金属膜は第１のバリア膜と
    して機能し、 前記キャパシタは、 前記第１の金属膜と前記配線との界面に形成された第２
    のバリア膜と、 前記第３の金属膜と前記誘電体膜との界面に形成された
    第３のバリア膜とをさらに有することを特徴とする、請
    求項１２に記載の半導体装置。
  14. 【請求項１４】 前記誘電体膜は、前記層間絶縁膜より
    も誘電率が高い膜であることを特徴とする、請求項１１
    又は１３に記載の半導体装置。
  15. 【請求項１５】 前記誘電体膜は、前記第１の金属膜が
    酸化されることを防止し得る膜であることを特徴とす
    る、請求項１４に記載の半導体装置。
  16. 【請求項１６】 複数の金属配線を有する多層配線層内
    にＭＩＭ（Metal Insulator Metal）型キャパシタを形
    成するために、 （ａ）絶縁層の上面内に、金属配線と第１の金属電極と
    を形成する工程と、 （ｂ）前記絶縁層の前記上面上に誘電体膜を形成する工
    程と、 （ｃ）前記誘電体膜の上面によって底面が規定される凹
    部を前記第１の金属電極の上方に有する第１の絶縁膜
    を、前記誘電体膜上に形成する工程と、 （ｄ）前記凹部内を金属膜によって埋め込むことによ
    り、第２の金属電極を形成する工程と、 （ｅ）前記工程（ｄ）よりも後に実行され、前記第１の
    絶縁膜上に第２の絶縁膜を形成する工程と、 （ｆ）前記第２の絶縁膜の上面から前記第１の金属電極
    の上面に繋がるコンタクトホールを形成する工程と、 （ｇ）前記工程（ｆ）よりも後に実行され、第２の絶縁
    膜内に、前記コンタクトホールに重なる配線溝を形成す
    る工程と、 （ｈ）前記配線溝及びコンタクトホール内を金属膜によ
    って充填する工程とを備える、半導体装置の製造方法。
  17. 【請求項１７】 複数の金属配線を有する多層配線層内
    にＭＩＭ（Metal Insulator Metal）型キャパシタを形
    成するために、 （ａ）絶縁層の上面内に、金属配線と第１の金属電極と
    を形成する工程と、 （ｂ）前記第１の金属電極の上面によって底面が規定さ
    れる凹部を有する第１の絶縁膜を、前記絶縁層の前記上
    面上に形成する工程と、 （ｃ）前記凹部の側面及び前記底面上に誘電体膜を形成
    する工程と、 （ｄ）前記凹部内を充填する金属膜を前記誘電体膜上に
    形成することにより、第２の金属電極を形成する工程
    と、 （ｅ）前記工程（ｄ）よりも後に実行され、前記第１の
    絶縁膜上に第２の絶縁膜を形成する工程と、 （ｆ）前記第２の絶縁膜の上面から前記第１の金属電極
    の上面に繋がるコンタクトホールを形成する工程と、 （ｇ）前記工程（ｆ）よりも後に実行され、第２の絶縁
    膜内に、前記コンタクトホールに重なる配線溝を形成す
    る工程と、 （ｈ）前記配線溝及びコンタクトホール内を金属膜によ
    って充填する工程とを備える、半導体装置の製造方法。
  18. 【請求項１８】 複数の金属配線を有する多層配線層内
    にＭＩＭ（Metal Insulator Metal）型キャパシタを形
    成するために、 （ａ）絶縁層の上面内に第１の金属電極を形成する工程
    と、 （ｂ）前記第１の金属電極の上面によって底面が規定さ
    れる凹部を有する絶縁膜を、前記絶縁層の前記上面上に
    形成する工程と、 （ｃ）前記凹部の側面及び前記底面上に第１の金属膜を
    形成する工程と、 （ｄ）前記第１の金属膜上に誘電体膜を形成する工程
    と、 （ｅ）前記凹部内を充填する第２の金属膜を前記誘電体
    膜上に形成することにより、第２の金属電極を形成する
    工程とを備える、半導体装置の製造方法。
  19. 【請求項１９】 前記凹部は、分割された複数の凹部を
    含み、 前記第１の金属膜は、前記複数の凹部の各々の側面及び
    底面上に形成された複数の第１の金属膜を含み、 前記誘電体膜は、前記複数の第１の金属膜の各々の上に
    形成された複数の誘電体膜を含み、 前記第２の金属膜は、前記複数の凹部の各々の内部を充
    填する複数の第２の金属膜を含む、請求項１８に記載の
    半導体装置の製造方法。
  20. 【請求項２０】 複数の金属配線を有する多層配線層内
    にＭＩＭ（Metal Insulator Metal）型キャパシタを形
    成するために、 （ａ）絶縁層の上面内に第１の金属電極を形成する工程
    と、 （ｂ）前記第１の金属電極が酸化されることを防止し得
    る材質から成る誘電体膜を、前記第１の金属電極の上面
    上に形成する工程と、 （ｃ）前記誘電体膜上に第２の金属電極を形成する工程
    と、 （ｄ）前記工程（ｂ）と前記工程（ｃ）との間に実行さ
    れ、前記誘電体膜とは材質が異なる所定の膜を、前記誘
    電体膜を覆って前記絶縁層の前記上面上に形成する工程
    とを備え、 前記工程（ｃ）は、 （ｃ−１）前記所定の膜上に絶縁膜を形成する工程と、 （ｃ−２）前記第１の金属電極の上方に位置する部分の
    前記絶縁膜を、前記所定の膜をエッチングストッパに用
    いてエッチングすることにより、凹部を形成する工程
    と、 （ｃ−３）前記工程（ｃ−２）によって露出した部分の
    前記所定の膜を除去する工程と、 （ｃ−４）前記工程（ｃ−３）よりも後に実行され、前
    記凹部内を金属膜で充填することにより、前記第２の金
    属電極を形成する工程とを有する、半導体装置の製造方
    法。
  21. 【請求項２１】 前記工程（ａ）は、 （ａ−１）分割された複数の凹部を、前記絶縁層の前記
    上面内に形成する工程と、 （ａ−２）前記複数の凹部内をそれぞれ充填し得る膜厚
    で、金属膜を形成する工程と、 （ａ−３）前記工程（ａ−２）で形成された前記金属膜
    を、前記絶縁層の前記上面が露出するまで、ＣＭＰ（Ch
    emical Mechanical Polishing）によって除去する工程
    とを有する、請求項２０に記載の半導体装置の製造方
    法。
  22. 【請求項２２】 複数の金属配線を有する多層配線層内
    にＭＩＭ（Metal Insulator Metal）型キャパシタを形
    成するために、 （ａ）絶縁層の上面内に第１の金属電極を形成する工程
    と、 （ｂ）前記第１の金属電極の材質が膜外へ拡散すること
    を防止するための拡散バリア膜を、前記第１の金属電極
    上に形成する工程と、 （ｃ）前記拡散バリア膜上に誘電体膜を形成する工程
    と、 （ｄ）前記誘電体膜上に第２の金属電極を形成する工程
    とを備え、 前記工程（ａ）は、 （ａ−１）分割された複数の凹部を、前記絶縁層の前記
    上面内に形成する工程と、 （ａ−２）前記複数の凹部内をそれぞれ充填し得る膜厚
    で、金属膜を形成する工程と、 （ａ−３）前記工程（ａ−２）で形成された前記金属膜
    を、前記絶縁層の前記上面が露出するまで、ＣＭＰ（Ch
    emical Mechanical Polishing）によって除去する工程
    とを有する、半導体装置の製造方法。
  23. 【請求項２３】 （ｅ）前記工程（ｃ）と前記工程
    （ｄ）との間に実行され、前記誘電体膜とは材質が異な
    る所定の膜を、前記誘電体膜を覆って前記絶縁層の前記
    上面上に形成する工程をさらに備え、 前記工程（ｄ）は、 （ｄ−１）前記所定の膜上に絶縁膜を形成する工程と、 （ｄ−２）前記第１の金属電極の上方に位置する部分の
    前記絶縁膜を、前記所定の膜をエッチングストッパに用
    いてエッチングすることにより、凹部を形成する工程
    と、 （ｄ−３）前記工程（ｄ−２）によって露出した部分の
    前記所定の膜を除去する工程と、 （ｄ−４）前記工程（ｄ−３）よりも後に実行され、前
    記凹部内を金属膜で充填することにより、前記第２の金
    属電極を形成する工程とを有する、請求項２２に記載の
    半導体装置の製造方法。
  24. 【請求項２４】 複数の配線層を有する多層配線層内に
    ＭＩＭ（Metal Insulator Metal）型キャパシタを形成
    するために、 （ａ）第１の配線層が有する第１の絶縁層の上面内に、
    第１の金属電極を形成する工程と、 （ｂ）誘電体膜を介して前記第１の金属電極の側面に対
    向する第２の金属電極を、前記第１の絶縁層の前記上面
    内に形成する工程とを備える、半導体装置の製造方法。
  25. 【請求項２５】 前記工程（ｂ）は、 （ｂ−１）前記第１の絶縁層の前記上面上に、第２の配
    線層が有する第２の絶縁層を形成する工程と、 （ｂ−２）前記第２の絶縁層の上面内に、前記第１の絶
    縁層の前記上面内にまで延在する延在部を一部に有する
    配線溝を形成する工程と、 （ｂ−３）前記配線溝内を金属膜で充填することによ
    り、前記延在部内を充填する前記金属膜として、前記第
    ２の金属電極を形成する工程とを有し、 前記誘電体膜は、前記第１の金属電極と前記延在部とに
    よって挟まれる部分の前記第１の絶縁層である、請求項
    ２４に記載の半導体装置の製造方法。
  26. 【請求項２６】 前記工程（ｂ）は、 （ｂ−１）前記第１の絶縁層の前記上面内に溝を形成す
    る工程と、 （ｂ−２）前記溝内を前記誘電体膜で充填する工程とを
    有する、請求項２４に記載の半導体装置の製造方法。
  27. 【請求項２７】 前記工程（ａ）は、 （ａ−１）前記第１の絶縁層の前記上面内に凹部を形成
    する工程と、 （ａ−２）前記凹部内を金属膜で充填することにより、
    前記第１の金属電極を形成する工程とを有し、 前記工程（ｂ）は、 （ｂ−１）前記工程（ａ−１）と前記工程（ａ−２）と
    の間に実行され、前記誘電体膜を前記凹部の側面に形成
    する工程を有する、請求項２４に記載の半導体装置の製
    造方法。
  28. 【請求項２８】 前記工程（ｂ）は、 （ｂ−１）前記第１の絶縁層の前記上面内に凹部を形成
    することにより、前記第１の金属電極の前記側面を露出
    する工程と、 （ｂ−２）前記凹部内に前記誘電体膜を形成する工程
    と、 （ｂ−３）前記工程（ｂ−２）よりも後に実行され、前
    記凹部内を金属膜で充填することにより、前記第２の金
    属電極を形成する工程とを有する、請求項２４に記載の
    半導体装置の製造方法。
  29. 【請求項２９】 前記誘電体膜は、前記第１の絶縁層よ
    りも誘電率が高い材質から成る誘電体膜である、請求項
    ２６〜２８のいずれか一つに記載の半導体装置の製造方
    法。
  30. 【請求項３０】 前記工程（ｂ）において、前記誘電体
    膜及び前記第２の金属電極は、前記第１の金属電極の対
    向する側面にそれぞれ形成される、請求項２４に記載の
    半導体装置の製造方法。
  31. 【請求項３１】 前記工程（ｂ）において、前記誘電体
    膜及び前記第２の金属電極は、前記第１の金属電極の周
    囲を取り囲んで形成される、請求項２４に記載の半導体
    装置の製造方法。
JP2001269827A 2001-05-30 2001-09-06 半導体装置及びその製造方法 Pending JP2003051501A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001269827A JP2003051501A (ja) 2001-05-30 2001-09-06 半導体装置及びその製造方法
US10/122,387 US6734489B2 (en) 2001-05-30 2002-04-16 Semiconductor element and MIM-type capacitor formed in different layers of a semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001162414 2001-05-30
JP2001-162414 2001-05-30
JP2001269827A JP2003051501A (ja) 2001-05-30 2001-09-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003051501A true JP2003051501A (ja) 2003-02-21

Family

ID=26615972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001269827A Pending JP2003051501A (ja) 2001-05-30 2001-09-06 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6734489B2 (ja)
JP (1) JP2003051501A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312007A (ja) * 2003-04-03 2004-11-04 Samsung Electronics Co Ltd 金属−絶縁体−金属キャパシタを含む二重ダマシン配線構造及びその製造方法
US6849920B2 (en) 2002-04-26 2005-02-01 Nec Electronics Corporation Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same
US6982200B2 (en) 2003-01-08 2006-01-03 Renesas Technology Corporation Semiconductor device manufacturing method
WO2006001349A1 (ja) * 2004-06-23 2006-01-05 Nec Corporation 容量素子が搭載された半導体装置
JP2006108583A (ja) * 2004-10-08 2006-04-20 Nec Electronics Corp 半導体装置
JP2006310891A (ja) * 2006-08-07 2006-11-09 Toshiba Corp 半導体装置及びその製造方法
JP2007189161A (ja) * 2006-01-16 2007-07-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2008085350A (ja) * 2007-10-18 2008-04-10 Renesas Technology Corp 半導体集積回路装置の製造方法および半導体集積回路装置
JP2011211236A (ja) * 2011-07-15 2011-10-20 Renesas Electronics Corp 半導体装置
KR101079879B1 (ko) * 2004-04-13 2011-11-03 매그나칩 반도체 유한회사 금속전극 커패시터 제조방법
JP4829792B2 (ja) * 2003-09-30 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 電子デバイス及びこれを製造する方法
US8264062B2 (en) 2006-01-27 2012-09-11 Fujitsu Semiconductor Limited Semiconductor device having capacitor capable of reducing additional processes and its manufacture method
US8551857B2 (en) 2010-02-26 2013-10-08 Hitachi, Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179419A (ja) * 2002-11-27 2004-06-24 Toshiba Corp 半導体装置及びその製造方法
CN100362646C (zh) * 2002-12-27 2008-01-16 富士通株式会社 半导体装置、dram集成电路装置及其制造方法
DE10301243B4 (de) * 2003-01-15 2009-04-16 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung, insbesondere mit Kondensatoranordnung
KR20040073691A (ko) * 2003-02-14 2004-08-21 삼성전자주식회사 금속-절연체-금속 커패시터 및 비아 컨택을 갖는 반도체소자의 제조 방법
US6680521B1 (en) * 2003-04-09 2004-01-20 Newport Fab, Llc High density composite MIM capacitor with reduced voltage dependence in semiconductor dies
JP2006086155A (ja) * 2004-09-14 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
FR2884649B1 (fr) * 2005-04-19 2007-07-20 St Microelectronics Sa Procede de fabrication d'un circuit integre comprenant un condensateur avec une electrode en cuivre
FR2890783B1 (fr) * 2005-09-12 2007-11-30 St Microelectronics Circuit electronique integre incorporant un condensateur
US7488643B2 (en) * 2006-06-21 2009-02-10 International Business Machines Corporation MIM capacitor and method of making same
KR100864927B1 (ko) * 2006-11-13 2008-10-23 동부일렉트로닉스 주식회사 반도체 소자의 엠아이엠 형성 방법
US8445913B2 (en) * 2007-10-30 2013-05-21 Spansion Llc Metal-insulator-metal (MIM) device and method of formation thereof
DE102008006962B4 (de) * 2008-01-31 2013-03-21 Advanced Micro Devices, Inc. Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
US7741188B2 (en) * 2008-03-24 2010-06-22 International Business Machines Corporation Deep trench (DT) metal-insulator-metal (MIM) capacitor
US8409960B2 (en) 2011-04-08 2013-04-02 Micron Technology, Inc. Methods of patterning platinum-containing material
CN102347273B (zh) * 2011-10-29 2013-11-13 上海华力微电子有限公司 半导体器件制作方法
US9831171B2 (en) * 2014-11-12 2017-11-28 Infineon Technologies Ag Capacitors with barrier dielectric layers, and methods of formation thereof
US9373680B1 (en) * 2015-02-02 2016-06-21 Globalfoundries Inc. Integrated circuits with capacitors and methods of producing the same
US9613862B2 (en) 2015-09-02 2017-04-04 International Business Machines Corporation Chamferless via structures
US20190181337A1 (en) * 2016-09-25 2019-06-13 Intel Corporation Barriers for metal filament memory devices
US20200328271A1 (en) * 2019-04-09 2020-10-15 Semiconductor Components Industries, Llc Metal insulator metal (mim) capacitors
US20220328237A1 (en) * 2021-04-09 2022-10-13 Qualcomm Incorporated Three dimensional (3d) vertical spiral inductor and transformer
US11769793B2 (en) * 2021-09-10 2023-09-26 Microchip Technology Incorporated Metal-insulator-metal (MIM) capacitor module

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905280A (en) * 1997-02-11 1999-05-18 Micron Technology, Inc. Capacitor structures, DRAM cell structures, methods of forming capacitors, methods of forming DRAM cells, and integrated circuits incorporating capacitor structures and DRAM cell structures
US5879985A (en) * 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
US6285050B1 (en) * 1997-12-24 2001-09-04 International Business Machines Corporation Decoupling capacitor structure distributed above an integrated circuit and method for making same
KR100275727B1 (ko) * 1998-01-06 2001-01-15 윤종용 반도체 장치의 커패시터 형성방법
JP3686248B2 (ja) * 1998-01-26 2005-08-24 株式会社日立製作所 半導体集積回路装置およびその製造方法
US6384446B2 (en) * 1998-02-17 2002-05-07 Agere Systems Guardian Corp. Grooved capacitor structure for integrated circuits
JP2000036568A (ja) * 1998-07-17 2000-02-02 Toshiba Corp 半導体記憶装置及びその製造方法
US6010933A (en) * 1998-07-17 2000-01-04 Vanguard International Semiconductor Method for making a planarized capacitor-over-bit-line structure for dynamic random access memory (DRAM) devices
US6207524B1 (en) * 1998-09-29 2001-03-27 Siemens Aktiengesellschaft Memory cell with a stacked capacitor
KR100280288B1 (ko) 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
JP4094174B2 (ja) * 1999-06-04 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
TW418506B (en) * 1999-07-07 2001-01-11 Taiwan Semiconductor Mfg DRAM capacitor fabricating by inlay technology
US6498364B1 (en) * 2000-01-21 2002-12-24 Agere Systems Inc. Capacitor for integration with copper damascene processes
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
US6528366B1 (en) * 2001-03-01 2003-03-04 Taiwan Semiconductor Manufacturing Company Fabrication methods of vertical metal-insulator-metal (MIM) capacitor for advanced embedded DRAM applications
US6710425B2 (en) * 2001-04-26 2004-03-23 Zeevo, Inc. Structure to increase density of MIM capacitors between adjacent metal layers in an integrated circuit

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849920B2 (en) 2002-04-26 2005-02-01 Nec Electronics Corporation Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same
US6924206B2 (en) 2002-04-26 2005-08-02 Nec Electronics Corporation Method of manufacturing a semiconductor capacitive element in a semiconductor device
US6982200B2 (en) 2003-01-08 2006-01-03 Renesas Technology Corporation Semiconductor device manufacturing method
JP2004312007A (ja) * 2003-04-03 2004-11-04 Samsung Electronics Co Ltd 金属−絶縁体−金属キャパシタを含む二重ダマシン配線構造及びその製造方法
JP4829792B2 (ja) * 2003-09-30 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 電子デバイス及びこれを製造する方法
KR101079879B1 (ko) * 2004-04-13 2011-11-03 매그나칩 반도체 유한회사 금속전극 커패시터 제조방법
WO2006001349A1 (ja) * 2004-06-23 2006-01-05 Nec Corporation 容量素子が搭載された半導体装置
JPWO2006001349A1 (ja) * 2004-06-23 2008-04-17 日本電気株式会社 容量素子が搭載された半導体装置
US8227893B2 (en) 2004-06-23 2012-07-24 Nec Corporation Semiconductor device with capacitor element
JP2006108583A (ja) * 2004-10-08 2006-04-20 Nec Electronics Corp 半導体装置
JP2007189161A (ja) * 2006-01-16 2007-07-26 Fujitsu Ltd 半導体装置及びその製造方法
US8264062B2 (en) 2006-01-27 2012-09-11 Fujitsu Semiconductor Limited Semiconductor device having capacitor capable of reducing additional processes and its manufacture method
US8524568B2 (en) 2006-01-27 2013-09-03 Fujitsu Semiconductor Limited Semiconductor device having capacitor capable of reducing additional processes and its manufacture method
US9099464B2 (en) 2006-01-27 2015-08-04 Fujitsu Semiconductor Limited Semiconductor device having capacitor capable of reducing additional processes and its manufacture method
US9165881B2 (en) 2006-01-27 2015-10-20 Fujutsu Semiconductor Limited Semiconductor device having capacitor capable of reducing additional processes and its manufacture method
JP2006310891A (ja) * 2006-08-07 2006-11-09 Toshiba Corp 半導体装置及びその製造方法
JP2008085350A (ja) * 2007-10-18 2008-04-10 Renesas Technology Corp 半導体集積回路装置の製造方法および半導体集積回路装置
US8551857B2 (en) 2010-02-26 2013-10-08 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
JP2011211236A (ja) * 2011-07-15 2011-10-20 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
US6734489B2 (en) 2004-05-11
US20020179955A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
JP2003051501A (ja) 半導体装置及びその製造方法
US20050263848A1 (en) Metal-insulator-metal capacitor having a large capacitance and method of manufacturing the same
US7410892B2 (en) Methods of fabricating integrated circuit devices having self-aligned contact structures
JP3895126B2 (ja) 半導体装置の製造方法
US20050153575A1 (en) Semiconductor device with analog capacitor and method of fabricating the same
US7439130B2 (en) Semiconductor device with capacitor and method for fabricating the same
US7560795B2 (en) Semiconductor device with a capacitor
JP2001274340A (ja) 半導体装置及びその製造方法
JP2001203263A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
KR980012544A (ko) 반도체 장치 및 그 제조방법
KR102469899B1 (ko) Mol 인터커넥트 구조 및 제조 방법
KR100771866B1 (ko) 높은 정전용량을 갖는 커패시터, 이를 포함하는 집적회로장치 및 그 제조방법
KR20020085803A (ko) 반도체 장치 및 그 제조 방법
US20050087838A1 (en) Method of forming metal-insulator-metal (MIM) capacitors at copper process
US20110260231A1 (en) Memory device and method for manufacturing the same
US11665889B2 (en) Semiconductor memory structure
TWI791214B (zh) 積體電路元件及其製造方法
JPH11274428A (ja) 半導体装置及びその製造方法
KR20040085241A (ko) 자기 정렬 콘택용 측벽 스페이서 구조물 및 이의 제조 방법
US7084057B2 (en) Bit line contact structure and fabrication method thereof
US20130234288A1 (en) Trench Structure for an MIM Capacitor and Method for Manufacturing the Same
KR100886642B1 (ko) 캐패시터의 제조 방법
JP2002270689A (ja) 半導体装置の製造方法
JP4018615B2 (ja) 半導体装置及びその製造方法
TWI750574B (zh) 半導體記憶體結構及其形成方法