JP4094174B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4094174B2
JP4094174B2 JP15875899A JP15875899A JP4094174B2 JP 4094174 B2 JP4094174 B2 JP 4094174B2 JP 15875899 A JP15875899 A JP 15875899A JP 15875899 A JP15875899 A JP 15875899A JP 4094174 B2 JP4094174 B2 JP 4094174B2
Authority
JP
Japan
Prior art keywords
wiring
layer
pattern
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15875899A
Other languages
English (en)
Other versions
JP2000349150A (ja
JP2000349150A5 (ja
Inventor
晋一 深田
一男 野尻
隆 湯之上
尚二 堀田
英雄 青木
隆文 大島
伸好 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP15875899A priority Critical patent/JP4094174B2/ja
Priority to TW089110702A priority patent/TW490844B/zh
Priority to KR1020000030405A priority patent/KR100798166B1/ko
Priority to US09/585,629 priority patent/US6340632B1/en
Publication of JP2000349150A publication Critical patent/JP2000349150A/ja
Priority to US09/998,649 priority patent/US6528400B2/en
Priority to US10/046,814 priority patent/US6555464B2/en
Priority to US10/355,116 priority patent/US6774020B2/en
Publication of JP2000349150A5 publication Critical patent/JP2000349150A5/ja
Priority to KR1020070038214A priority patent/KR100773182B1/ko
Priority to KR1020070095727A priority patent/KR20070103331A/ko
Application granted granted Critical
Publication of JP4094174B2 publication Critical patent/JP4094174B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、いわゆるダマシン（damascene ）法を用いて形成された多層配線構造、およびそのような多層配線構造を有する半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置の高性能化および微細化に伴い、多層配線技術は半導体装置製造において必要な技術となっている。半導体集積回路における配線層の形成法として、絶縁膜上にアルミニウム（Ａｌ）合金またはタングステン（Ｗ）などの高融点金属薄膜を成膜した後、フォトリソグラフィ工程により配線用薄膜上に配線パターンと同一形状のレジストパターンを形成し、それをマスクとしてドライエッチング工程により配線パターンを形成する方法が知られている。しかし、このＡｌ合金等を用いる方法では配線の微細化に伴い、配線抵抗の増大が顕著となり、それに伴い配線遅延が増加し、半導体装置の性能が低下する等の問題がある。特に高性能なロジックＬＳＩにおいては、その性能阻害要因として大きな問題が生じている。
【０００３】
このため、絶縁膜に形成した溝上に銅（Ｃｕ）を主導体層とする配線用金属を埋め込んだ後、溝外部の余分な金属をＣＭＰ法（化学機械研磨法）を用いて除去することにより溝内に配線パターンを形成する方法（いわゆるダマシン法）が検討されている。
【０００４】
【発明が解決しようとする課題】
しかし、ダマシン法、特に、デュアル（dual）ダマシン法（配線形成用の配線溝と層間接続配線が形成される接続孔とを形成した後に配線および層間接続配線を同時に形成するダマシン法）による多層配線の形成工程について、本発明者らが検討したところ、以下のような問題があることを認識した。なお、以下の問題点は本発明者らが独自に検討したものであり、特に公知にされたわけではない。
【０００５】
すなわち、本発明者らの検討によれば、デュアルダマシン法による溝（配線溝）および孔（接続孔）の形成方法は、大きく分けて２つの方式がある。孔先方式とセルフアライン方式である。
【０００６】
孔先方式は、下層配線上に形成された層間絶縁膜（配線形成用の絶縁膜である線間絶縁膜を含む）に、下層配線に到達する深い孔をまず形成する。この孔の形成は、孔パターンにパターニングされたフォトレジスト膜を層間絶縁膜上に形成し、これをマスクとして、たとえばドライエッチング法により層間絶縁膜をエッチングする。次に、反射防止材料、レジスト等でこの孔を埋め込み、その後、層間絶縁膜に配線溝を形成する。配線溝の形成は、孔の形成と同様に、溝パターンにパターニングされたフォトレジスト膜を層間絶縁膜上に形成し、このフォトレジスト膜をマスクとして、層間絶縁膜をエッチングする。配線溝の形成前に孔を反射防止材料等で埋め込むのは、配線溝形成用のフォトレジスト膜の露光を正確に行い、加工精度を向上するためである。すなわち、孔部が埋め込まれていないと、その部分のフォトレジスト膜の表面が、孔形状を反映して平坦にならない。このような凹凸の存在する状況で露光を行えば、凹凸の存在部（孔部）での露光光の散乱が生じ、精密に溝パターンが形成されない。特に、上下配線層間を接続する接続用配線が形成される孔部（接続孔）には配線溝が形成されるため、このような加工精度の低下の問題が多くの部分で発生する。
【０００７】
孔部を上記のように反射防止材等で埋め込めば、配線溝パターンを露光する際の問題はほぼ解消される。しかし、配線溝形成後に孔内に残存した埋め込み材（反射防止材等）を除去しなければならない。ところが、このような埋め込み材を除去することが困難であり、接続孔底部への埋め込み材残留による上下配線層間の接続不良あるいは接続抵抗増加の問題がある。特に、近年の微細化された半導体装置では接続孔径が縮小され、またアスペクト比も大きくなるため、その困難性はいっそう大きくなる。
【０００８】
一方、セルフアライン方式では、配線溝および接続孔は以下のように形成できる。すなわち、下層配線上に層間絶縁膜（この場合の層間絶縁膜には配線形成用の線間絶縁膜を含まない）を形成し、さらにシリコン窒化膜を形成する。このシリコン窒化膜に孔パターン加工を施し、さらに線間絶縁膜（たとえばシリコン酸化膜）を形成する。つまり、層間絶縁膜と線間絶縁膜との間に孔パターンに加工された中間層（シリコン窒化膜層）を形成する。そして線間絶縁膜に溝パターンを形成し、溝パターン加工後は中間層（溝パターンが形成されたシリコン窒化膜）をマスクにいて孔加工を施す。このようなセルフアライン方式では、前記のような孔（接続孔）内への埋め込み材の残留、あるいは、溝加工を行う際の加工精度の低下を回避できる。
【０００９】
しかし、前記の中間層は、溝加工の際（エッチングの際）のエッチングストッパとして機能するものであり、また孔加工のエッチングマスクとしても機能する。このため、中間層の膜厚は相当に厚くする必要があり、本発明者らの検討ででは、少なくとも１００ｎｍ程度の膜厚は必要である。シリコン窒化膜は高誘電性の材料として知られており、層間絶縁膜、線間絶縁膜の低誘電率化にとって大きなマイナス要因となる。配線間あるいは配線層間の誘電率が大きくなれば配線間容量が大きくなり、半導体装置の高速化、高性能化の阻害要因となる。また孔は配線と孔の双方がドライエッチされる領域で規定されるため、孔形成のマスクと溝形成のマスクとのマスク合わせずれにより、出来上がりの孔径が小さくなる事態が発生しうる。孔径の縮小化は、線間接続配線に必要な抵抗値の確保を阻害し、半導体装置の高速化、高性能化の阻害要因となる。
【００１０】
また、マスク合わせずれを避けるために、溝パターンを大きくすると配線幅及びピッチの微細化が妨げられ、高集積化が妨げられる。
【００１１】
本発明の目的は、微細なデュアルダマシン溝の形成であっても接続孔内への異物の残留を回避し、配線接続の信頼性および半導体装置性能の向上を図ることにある。
【００１２】
また、本発明の他の目的は、接続孔の加工面積を確保して、配線層間の接続抵抗が低減できる技術を提供し、半導体装置の性能向上を図ることにある。
【００１３】
また、本発明のさらに他の目的は、配線間の容量を低減し、半導体装置の性能向上が図れる技術を提供することにある。
【００１４】
また、本発明のさらに他の目的は、半導体装置の集積度を向上できる技術を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
すなわち、本発明の半導体装置の製造方法は、基板上に形成された絶縁層（層間絶縁膜および線間絶縁膜）上に配線溝形成時のエッチングマスクとなる配線溝パターン層を形成する。次に、その配線溝パターン層上に層間接続孔形成時のエッチングマスクとなる孔パターン層を形成する。そして、この孔パターン層上よりドライエッチング加工し、絶縁層に所定の深さに孔パターンを転写した後、孔パターン層のみ除去し、絶縁層に転写された孔パターン及び配線溝パターン層をマスクに絶縁層を加工する。
【００１８】
本発明の半導体装置あるいは製造方法では、層間接続孔の合わせズレを吸収するために配線幅を部分的に広げた領域のない配線構造を前提としている。このため、配線間のスペースをフォトリソグラフィの最小寸法まで縮小することが可能となり微細な配線加工に対応することができる。ところが、配線溝パターン層とその上に形成される孔パターンの合わせズレが問題となる。この合わせズレ対策として、第１に、絶縁層に所定の深さに孔パターンを転写するのに先立ちこの孔パターン層を貫通して配線溝パターン層のドライエッチング加工工程を加えるという方法と、第２に、配線溝パターンの長手方向に直交する孔パターン径を配線溝幅より大きくし、この孔パターン層上より配線溝パターン層がエッチングされない条件でドライエッチング加工し、絶縁層に所定の深さに孔パターンを転写するという方法の２通りの方法を提供する。
【００１９】
また、本発明の半導体装置の製造方法では、絶縁膜上の配線溝パターン層には、膜厚が５０ｎｍ程度の薄いシリコン窒化膜を用いる。配線溝パターン層が十分に薄いため、その上に形成される孔パターン層は、十分に高い精度での加工が可能になる。すなわち本発明の方法では、レジストパターン（孔パターン層を形成するためのパターン層）は５０ｎｍ程度の小さな段差上に形成されるので、レジスト下に形成される反射防止膜の塗布等の簡単な対策で容易に段差を緩和できる。したがって、前記した孔先方式のような平坦化工程（反射防止材料等による接続孔の埋め込みは不要である。さらに、配線溝パターンと孔パターンの合わせズレに対しては、絶縁層に所定深さの孔パターンを転写する際にそのエッチング初期段階において、この配線溝パターン層を貫通して孔パターンを形成できる。これは、配線溝パターン層が薄いシリコン窒化膜よりなることからエッチング工程上特に大きな困難なく実施できる。このように先に孔加工を行うことより、孔径を確保してセルフアライン方式のデメリットを補うことが可能となる。この場合、絶縁層に開けられた孔の底部は合わせズレ領域で多少エッチング不足になることが考えられるが、絶縁層の下にエッチングストッパ層を設け、孔エッチングがオーバーエッチングになっても許容できるようにしておくことで対処が可能である。一方、配線溝パターンの長手方向に直交する孔パターン径を配線溝幅より大きくし、配線溝パターン層がエッチングされない条件で孔パターンをドライエッチング加工により転写する場合には、配線溝パターンと配線溝幅より広い孔パターンとの重畳領域で孔パターンがエッチング転写される。孔パターン層は、あらかじめマスクずれを見込んでその孔径を大きく形成するため、配線溝パターンのパターン幅と同じ開口径を確保できる。
【００２０】
このようにして、先孔方式のデメリット、すなわち接続孔内の充填物の残留を回避して、なおかつ先孔方式のメリットである接続孔径の確保が容易に行える。つまり、本発明の製造方法では、孔パターンのドライエッチングを先に進め、後から溝パターンのドライエッチングを行うため、孔パターンの形状は先に決まっており、合わせズレにより孔径が小さくなるようなことはない。
【００２１】
また、ストッパ層であるシリコン窒化膜に着目すると、セルフアライン方式では溝パターンのエッチングストッパであり、同時に孔パターンのドライエッチマスクとしても機能するため最低でも１００ｎｍ以上の膜厚が必要であったが、本発明の半導体装置では、溝パターンのエッチングストッパの機能しか求めていない。そのためセルフアライン方式に比べ中間ストッパ層を薄くすることが可能である。しかも時間管理でエッチングすることにより孔パターンの深さを制御すれば、中間ストッパ層を用いる必要がなくそれなしでも加工が実現できる。これにより半導体装置の配線間容量を低減し、半導体装置の性能向上を図れる。
【００２２】
なお、本願発明の特徴を列挙して示せば、以下の通りである。
【００２３】
１．半導体装置の製造方法であって、（ａ）基板上に第１絶縁層を形成する工程、（ｂ）第１絶縁層上に、配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、（ｃ）配線溝パターン層上に、接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、（ｄ）孔パターン層の存在下で、配線溝パターン層と第１絶縁層とにエッチング処理を施し、第１絶縁層に所定の深さの孔パターンを転写する工程、（ｅ）孔パターン層を除去する工程、（ｆ）配線溝パターン層および孔パターンの存在下でエッチング処理を施し、第１絶縁層に配線溝パターンを転写する工程、を含む。
【００２４】
２．一定幅で形成された配線溝と、配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、（ａ）基板上に第１絶縁層を形成する工程、（ｂ）第１絶縁層上に、配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、（ｃ）配線溝パターン層上に、層間接続部材が形成される接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、（ｄ）孔パターン層の存在下でエッチング処理を施し、第１絶縁層に所定の深さの孔パターンを転写する工程、（ｅ）孔パターン層を除去する工程、（ｆ）配線溝パターン層および孔パターンの存在下でエッチング処理を施す工程、を含む。
【００２５】
３．一定幅で形成された配線溝と、配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、（ａ）基板上に第１絶縁層を形成する工程、（ｂ）第１絶縁層上に、配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、（ｃ）配線溝パターン層上に、層間接続部材が形成される接続孔を形成する際のエッチングマスクとなる孔パターン層を、配線溝パターン層のパターン幅と実質的に同一寸法のパターン径で形成する工程、（ｄ）孔パターン層の存在下でエッチング処理を施し、第１絶縁層に所定の深さの孔パターンを転写する工程、（ｅ）孔パターン層を除去する工程、（ｆ）配線溝パターン層および孔パターンの存在下でエッチング処理を施す工程、を含む。
【００２６】
４．前記項２または３記載の半導体装置の製造方法であって、（ｄ）工程におけるエッチング処理により、配線溝パターン層の一部が第１絶縁層とともにエッチングされる。
【００２７】
５．前記項１〜４の何れか一項に記載の半導体装置の製造方法であって、（ｄ）工程で孔パターンは第１絶縁層の下部まで形成され、（ｆ）工程で配線溝が形成される。
【００２８】
６．前記項１〜４の何れか一項に記載の半導体装置の製造方法であって、（ｄ）工程で孔パターンは第１絶縁層の途中までエッチングされ、（ｆ）工程で配線溝と接続孔とが形成される。
【００２９】
７．前記項１〜６の何れか一項に記載の半導体装置の製造方法であって、（ａ）工程の前に、第１絶縁層に対してエッチング選択比を有する第２絶縁層を形成する工程を有し、（ｆ）工程におけるドライエッチング処理は、第２絶縁層のエッチング速度が第１絶縁層のエッチング速度よりも小さい条件で行う第１エッチングと、第２絶縁層がエッチングされる条件で行う第２エッチングとの２段階エッチングで行われる。
【００３０】
８．半導体装置の製造方法であって、（ａ）第１ストッパ絶縁層、第１絶縁層およびストッパ層を順次形成する工程、（ｂ）ストッパ層に配線溝パターンを転写する工程、（ｃ）（ｂ）工程の後、接続孔の孔パターン層を形成する工程、（ｄ）孔パターン層の存在下で、ストッパ層および第１絶縁層を除去する条件のエッチング処理を施し、第１絶縁層の途中までエッチングして孔パターンを転写する工程、（ｅ）孔パターン層を除去する工程、（ｆ）孔パターンおよび配線溝パターンが形成されたストッパ層の存在下でエッチング処理を施し、接続孔および配線溝を形成する工程、を含む。
【００３１】
９．前記項１〜８の何れか一項に記載の半導体装置の製造方法であって、（ｃ）工程で、孔パターン層はスタックドビア部を開口する形状で構成され、（ｄ）工程で孔パターンは第１絶縁層の下部まで形成される。
【００３２】
１０．前記項１〜９の何れか一項に記載の半導体装置の製造方法であって、（ｂ）工程と（ｃ）工程との間に、平坦化膜を形成する工程を有する。
【００３３】
１１．前記項１０に記載の半導体装置の製造方法であって、平坦化膜は反射防止膜である。
【００３４】
１２．前記項１〜１１の何れか一項に記載の半導体装置の製造方法であって、（ｆ）工程で配線溝と接続孔が形成され、その後配線溝と接続孔とに導電膜を埋め込み配線と層間接続部材とを形成する。
【００３５】
１３．配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、（ａ）第１ストッパ絶縁層、層間絶縁層、第２ストッパ絶縁層、線間絶縁層およびストッパ層を順次形成する工程、（ｂ）ストッパ層に配線溝パターンを転写する工程、（ｃ）（ｂ）の後、層間接続部材が形成される接続孔の孔パターンマスクを形成する工程、（ｄ）孔パターンマスクの存在下で、線間絶縁層および第２ストッパ絶縁層にエッチング処理を施し、孔パターンを転写する工程、（ｅ）孔パターンマスクを除去する工程、（ｆ）孔パターンおよび配線溝パターンが形成されたストッパ層の存在下でエッチング処理を施す工程、を含む。
【００３６】
１４．前記項１３記載の半導体装置の製造方法であって、（ｂ）工程の配線溝パターンの転写後、配線溝パターンの形成に使用されたレジスト層が除去され、ストッパ層上に直接、孔パターンマスクが形成される。
【００３７】
１５．前記項１３または１４記載の半導体装置の製造方法であって、（ｆ）工程におけるエッチング処理は、孔パターン領域においては第１ストッパ絶縁層で、配線溝パターン領域においては第２ストッパ絶縁層で、加工が終了または停止する。
【００３８】
１６．前記項１３、１４または１５記載の半導体装置の製造方法であって、第１および第２ストッパ絶縁層ならびにストッパ層は、シリコン窒化膜からなる。
【００３９】
１７．前記項１６記載の半導体装置の製造方法であって、ストッパ層の膜厚は、第１および第２ストッパ絶縁層の膜厚よりも厚い。
【００４０】
１８．前記項１３〜１７の何れか一項に記載の半導体装置の製造方法であって、孔パターンマスクがレジストマスクである。
【００４１】
１９．前記項１３〜１８の何れか一項に記載の半導体装置の製造方法であって、（ｆ）工程の後に、ストッパ層を除去する工程を有する。
【００４２】
２０．前記項１５に記載の半導体装置の製造方法であって、（ｆ）工程の後に、ストッパ層、第１ストッパ層及び第２ストッパ層を除去する工程を有し、その後、配線溝と接続孔に導電膜を埋め込み配線と層間接続部材とを形成する。
【００４３】
２１．配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、（ａ）第１ストッパ絶縁層、第１絶縁層およびストッパ層を順次形成する工程、（ｂ）ストッパ層に配線溝パターンを転写する工程、（ｃ）層間接続部材が形成される接続孔の孔パターンマスクを形成する工程、（ｄ）孔パターンマスクの存在下で、ストッパ層および第１絶縁層にエッチング処理を施し、第１絶縁層の途中までエッチングして孔パターンを転写する工程、（ｅ）孔パターンマスクを除去する工程、（ｆ）孔パターンおよび配線溝パターンが形成されたストッパ層の存在下でエッチング処理を施し、接続孔および配線溝を形成する工程、を含む。
【００４４】
２２．配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、（ａ）第１ストッパ絶縁層、第１層間絶縁層、マーカ絶縁層、第２層間絶縁層およびストッパ層を順次形成する工程、（ｂ）ストッパ層に配線溝パターンを転写する工程、（ｃ）層間接続部材が形成される接続孔の孔パターンマスクを形成する工程、（ｄ）孔パターンマスクの存在下で、第２層間絶縁層およびマーカ絶縁層にエッチング処理を施し、孔パターンを転写する工程、（ｅ）孔パターンマスクを除去する工程、（ｆ）孔パターンおよび配線溝パターンが形成されたストッパ層の存在下でエッチング処理を施し、接続孔および配線溝を形成する工程を含み、（ｄ）工程におけるエッチング処理の終点をマーカ絶縁層に含まれる元素のプラズマ発光により検出し、（ｆ）工程における孔パターンのエッチング処理の終点を第１ストッパ絶縁層に達する点で決定する。
【００４５】
２３．配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、（ａ）第１層間絶縁層、マーカ絶縁層、第２層間絶縁層およびストッパ層を順次形成する工程、（ｂ）ストッパ層に配線溝パターンを転写する工程、（ｃ）層間接続部材が形成される接続孔の孔パターンマスクを形成する工程、（ｄ）孔パターンマスクの存在下で、第２層間絶縁層およびマーカ絶縁層にエッチング処理を施し、孔パターンを転写する工程、（ｅ）孔パターンマスクを除去する工程、（ｆ）孔パターンおよび配線溝パターンが形成されたストッパ層の存在下でエッチング処理を施し、接続孔および配線溝を形成する工程を含み、（ｆ）工程における溝パターンのエッチング処理の終点をマーカ絶縁層に含まれる元素のプラズマ発光により検出する。
【００４６】
２４．配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、（ａ）第１ストッパ絶縁層、第１層間絶縁層、第２ストッパ絶縁、第２層間絶縁層、マーカ絶縁層、第３層間絶縁層およびストッパ層を順次形成する工程、（ｂ）ストッパ層に配線溝パターンを転写する工程、（ｃ）層間接続部材が形成される接続孔の孔パターンマスクを形成する工程、（ｄ）孔パターンマスクの存在下で、第３層間絶縁層、マーカ絶縁層、第２層間絶縁層および第２ストッパ絶縁層にエッチング処理を施し、孔パターンを転写する工程、（ｅ）孔パターンマスクを除去する工程、（ｆ）孔パターンおよび配線溝パターンが形成されたストッパ層の存在下でエッチング処理を施し、接続孔および配線溝を同時に形成する工程を含み、（ｆ）工程における溝パターンのエッチング処理の終点をマーカ絶縁層に含まれる元素のプラズマ発光により検出する。
【００４７】
２５．配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、（ａ）第１層間絶縁層、第２層間絶縁層およびストッパ層を順次形成する工程、（ｂ）ストッパ層に配線溝パターンを転写する工程、（ｃ）層間接続部材が形成される接続孔の孔パターンマスクを形成する工程、（ｄ）孔パターンマスクの存在下で、ストッパ層および第２層間絶縁層にエッチング処理を施し、孔パターンを転写する工程、（ｅ）孔パターンマスクを除去する工程、（ｆ）孔パターンおよび配線溝パターンが形成されたストッパ層の存在下でエッチング処理を施し、接続孔および配線溝を同時に形成する工程を含み、第１層間絶縁層と第２層間絶縁層とは互いにエッチング速度の異なる材料からなり、（ｆ）工程における溝パターンのエッチング処理の終点を第２層間絶縁層に達する点で決定する。
【００４８】
２６．一定幅で形成された配線溝と、配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、（ａ）基板上に第１絶縁層を形成する工程、（ｂ）第１絶縁層上に、配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、（ｃ）配線溝パターン層上に、層間接続部材が形成される接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、（ｄ）孔パターン層の存在下で、配線溝パターン層のエッチング速度が第１絶縁層のエッチング速度よりも遅い条件でエッチング処理を施し、第１絶縁層に所定の深さの孔パターンを転写する工程、（ｅ）孔パターン層を除去する工程、（ｆ）配線溝パターン層および孔パターンの存在下でエッチング処理を施す工程、を含む。
【００４９】
２７．前記項２６記載の半導体装置の製造方法であって、配線溝パターン層の幅方向の孔パターンの径寸法が溝パターン層の幅寸法より大きい。
【００５０】
２８．前記項１〜２７の何れか一項に記載の半導体装置の製造方法であって、さらに、（ｇ）基板全面にバリア金属層および銅層を形成する工程、（ｈ）（ｆ）工程のエッチング処理により形成される配線溝および接続孔の内部以外の領域のバリア金属層および銅層を化学機械研磨法により除去する工程、を含む。
【００５１】
２９．前記項２８記載の半導体装置の製造方法であって、（ｈ）工程において配線溝パターン層またはストッパ層が除去される。
【００５２】
３０．前記項２９記載の半導体装置の製造方法であって、配線溝パターン層もしくはストッパ層、または、配線溝パターン層もしくはストッパ層をパターニングするためのマスク層が導電性の材料で構成される。
【００５３】
３１．配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、（ａ）第１絶縁層およびストッパ層を順次形成する工程、（ｂ）ストッパ層に配線溝パターンを転写する工程、（ｃ）層間接続部材が形成される接続孔の孔パターンマスクを形成する工程、（ｄ）孔パターンマスクの存在下で、ストッパ層および第１絶縁層の一部に第１エッチング処理を施し、孔パターンを転写する工程、（ｅ）孔パターンマスクを除去する工程、（ｆ）孔パターンおよび配線溝パターンが形成されたストッパ層の存在下で第２エッチング処理を施し、接続孔および配線溝を形成する工程を含み、第１または第２エッチング処理の何れかまたは両方で、ストッパ層および第１絶縁層の稜部がエッチングされる。
【００５４】
３２．配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、（ａ）第１絶縁層およびストッパ層を順次形成する工程、（ｂ）ストッパ層に配線溝パターンを転写する工程、（ｃ）層間接続部材が形成される接続孔の孔パターンマスクを形成する工程、（ｄ）孔パターンマスクの存在下で、第１絶縁層の一部に第１エッチング処理を施し、孔パターンを転写する工程、（ｅ）孔パターンマスクを除去する工程、（ｆ）孔パターンおよび配線溝パターンが形成されたストッパ層の存在下で第２エッチング処理を施し、接続孔および配線溝を形成する工程を含み、第１または第２エッチング処理の少なくとも何れかの処理において、ストッパ層の端部がエッチングされる。
【００５５】
３３．前記項３１または３２記載の半導体装置の製造方法であって、さらに、（ｇ）基板全面にバリア金属層および銅層を形成する工程、（ｈ）配線溝および接続孔の内部以外の領域のバリア金属層および銅層を化学機械研磨法により除去する工程、を含み、（ｈ）工程において、配線溝上部に位置する銅層およびバリア金属層の一部、ストッパ層、ならびに第１絶縁層の表面部が除去される。
【００５６】
３４．前記項３３記載の半導体装置の製造方法であって、銅層は、シード層として機能する第１銅層と、メッキ法により形成される第２銅層とで構成される。
【００５７】
３５．配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、（ａ）下層配線上に、第１絶縁層およびストッパ層を順次形成する工程、（ｂ）ストッパ層に配線溝パターンを転写する工程、（ｃ）層間接続部材が形成される接続孔の孔パターンマスクを形成する工程、（ｄ）孔パターンマスクの存在下で、第１絶縁層にエッチング処理を施し、孔パターンを転写する工程、（ｅ）孔パターンマスクを除去する工程、（ｆ）孔パターンおよび配線溝パターンが形成されたストッパ層の存在下で第２エッチング処理を施し、接続孔および配線溝を形成する工程を含み、（ｃ）工程の孔パターンマスクは、下層配線に合わせて形成される。
【００５８】
３６．配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、（ａ）下層配線上に、第１絶縁層およびストッパ層を順次形成する工程、（ｂ）ストッパ層に配線溝パターンを転写する工程、（ｃ）層間接続部材が形成される接続孔の孔パターンマスクを形成する工程、（ｄ）孔パターンマスクの存在下で、第１絶縁層にエッチング処理を施し、孔パターンを転写する工程、（ｅ）孔パターンマスクを除去する工程、（ｆ）孔パターンおよび配線溝パターンが形成されたストッパ層の存在下で第２エッチング処理を施し、接続孔および配線溝を形成する工程を含み、（ｃ）工程の孔パターンマスクは、下層配線と配線溝パターンとの中央に合わせて形成される。
【００５９】
３７．前記項１〜３６の何れか一項に記載の半導体装置の製造方法であって、（ｃ）工程の孔パターンの平面形状が転写されて、接続孔の平面形状が構成され、（ｂ）及び（ｃ）工程のパターン平面形状の和が転写されて、配線の平面形が構成される。
【００６０】
３８．前記項１〜３７の何れか一項に記載の半導体装置の製造方法であって、（ｂ）のマスクは、レジストまたはハードマスクで構成される。
【００６１】
３９．前記項１〜３８の何れか一項に記載の半導体装置の製造方法であって、接続孔の径と、配線の配線幅とは、実質的に等しい。
【００６２】
４０．配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置であって、下層配線と配線溝内の配線とを隔てる層間絶縁層にマーカ絶縁層が含まれ、マーカ絶縁層は、配線溝の底面と下層配線との間に形成されている。
【００６３】
４１．配線溝内に形成された配線と、配線とその下層配線とを接続する層間接続部材とを有する半導体装置であって、配線の断面形状が、表面に向かうに従いより大きな傾きでその幅を増大させた形状である。
【００６４】
４２．半導体装置の製造方法であって、その下層に配線を有し、その表面が平坦化された絶縁膜上に反射防止膜を形成する工程と、反射防止膜上にレジスト膜を塗布形成し、レジスト膜にパターン化された露光光を照射する工程と、を有する。
【００６５】
４３．前記項４２記載の半導体装置の製造方法であって、配線は、絶縁膜の下層絶縁膜に形成された配線溝内に導電体を埋め込み、配線溝以外の領域の導電体をＣＭＰ法により除去することにより形成され、表面が平坦化された絶縁膜は、下層配線および配線上に堆積法により形成される。
【００６６】
４４．前記項４２記載の半導体装置の製造方法であって、配線は、導電膜の堆積およびフォトリソグラフィ法によるパターニングにより形成され、表面が平坦化された絶縁膜は、配線を覆う絶縁膜の堆積と、堆積された絶縁膜の表面にＣＭＰ法を施して形成される。
【００６７】
４５．半導体装置の製造方法であって、第１絶縁膜上に第１絶縁膜に対してエッチング選択比を有する第２絶縁膜を堆積する工程と、第２絶縁膜上に配線溝パターンにパターニングされた第１レジスト膜を形成する工程と、第１レジスト膜の存在下で第２絶縁膜にエッチング処理を施し、配線溝パターンを第２絶縁膜に転写する工程と、第２絶縁膜上に反射防止膜を形成する工程と、反射防止膜上に第２レジスト膜を塗布形成する工程と、第２レジスト膜に接続孔パターンに整形された露光光を照射する工程と、を有する。
【００６８】
４６．前記項４５記載の半導体装置の製造方法であって、第２絶縁膜の膜厚は、反射防止膜形成後のその表面が平坦と見なせる程度に薄い。
【００６９】
４７．前記項４５または４６記載の半導体装置の製造方法であって、第２絶縁膜の膜厚は、第１絶縁膜および第２レジスト膜の膜厚よりも薄い。
【００７０】
４８．半導体装置の製造方法であって、配線溝用マスクを形成した後、反射防止膜を形成する工程と、反射防止膜上に接続孔用マスクを形成する工程と、配線溝用マスクおよび接続孔用マスクを用いて絶縁膜に配線溝および接続孔を転写する工程と、を有する。
【００７１】
４９．前記項４８記載の半導体装置の製造方法であって、反射防止膜は平坦化膜として作用する。
【００７２】
５０．半導体装置の製造方法であって、配線溝用マスクを形成した後、平坦化膜を形成する工程と、平坦化膜上に接続孔用マスクを形成する工程と、配線溝用マスクおよび接続孔用マスクを用いて絶縁膜に配線溝および接続孔を転写する工程と、を有する。
【００７３】
５１．前記項５０記載の半導体装置の製造方法であって、接続孔用マスクに対して自己整合的に平坦化膜及び配線溝用マスクを除去する。
【００７４】
５２．層間絶縁膜に形成された配線溝と、配線溝に形成された配線と、層間絶縁膜に形成された接続孔と、接続孔に形成された接続部材とを有する半導体装置であって、接続孔の径は、実質的に配線溝の配線幅と等しく、配線と、接続接続部材とは一体に形成される。
【００７５】
５３．前記項５２記載の半導体装置であって、配線の平面形状は、接続孔の平面形状と、接続孔の径の配線幅の部分との和で構成される。
【００７６】
５４．前記項５２記載の半導体装置であって、配線溝と接続孔とは、接続孔の平面形状の面積で重なる。
【００７７】
５５．前記項５２、５３または５４記載の半導体装置であって、さらに、接続孔の径よりも大きい一定幅の配線幅を有する第１配線を有し、第１配線と接続孔とは、接続孔の平面形状の面積で重なる。
【００７８】
５６．半導体装置の製造方法であって、被パターン膜上に第１マスク膜を形成した後、反射防止膜を形成する工程と、反射防止膜上に第２マスク膜を形成する工程と、第１および第２マスク膜を用いて被パターン膜にパターンを転写する工程と、を有する。
【００７９】
５７．半導体装置の製造方法であって、被パターン膜上に第１マスク膜を形成した後、平坦化膜を形成する工程と、平坦化膜上に第２マスク膜を形成する工程と、第１および第２マスク膜を用いて被パターン膜にパターンを転写する工程と、を有する。
【００８０】
５８．前記項５６または５７記載の半導体装置の製造方法であって、第２マスク膜に対して自己整合的に反射防止膜または平坦化膜、および第１マスク膜を除去する。
【００８１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００８２】
（実施の形態１）
図１〜図２２は、本実施の形態の半導体装置の製造方法の一例を工程順に示した断面図である。以下図面を用いて工程順に説明する。
【００８３】
まず、図１に示すように、たとえばｐ- 型の単結晶シリコンからなる半導体基板１を用意し、半導体基板１の主面に素子分離領域２を形成する。素子分離領域２はたとえば以下のようにして形成できる。まず、半導体基板１の主面上にシリコン酸化膜（ＳｉＯ）およびシリコン窒化膜（ＳｉＮ）を順次形成し、このシリコン窒化膜をパターニングされたフォトレジスト膜を用いてエッチングし、このエッチングされたシリコン窒化膜をマスクとして半導体基板１に浅溝を形成する。その後、浅溝を埋め込む絶縁膜たとえばシリコン酸化膜を堆積し、ＣＭＰ（Chemical Mechanical Polishing ）法等を用いて浅溝以外の領域のシリコン酸化膜を除去し、さらにウェットエッチング法等によりシリコン窒化膜を除去する。これにより素子分離領域２が形成される。
【００８４】
次に、パターニングされたフォトレジスト膜をマスクとして不純物をイオン注入し、ｐウェル３およびｎウェル４を形成する。ｐウェル３にはｐ型の導電型を示す不純物たとえばボロン（Ｂ）をイオン注入し、ｎウェル４にはｎ型の導電型を示す不純物たとえばリン（ｐ）をイオン注入する。この後、各ウェル領域にＭＩＳＦＥＴのしきい値を制御するための不純物をイオン注入してもよい。
【００８５】
次に、ゲート絶縁膜５となるシリコン酸化膜、ゲート電極６となる多結晶シリコン膜およびキャップ絶縁膜７となるシリコン酸化膜を順次堆積して積層膜を形成し、フォトリソグラフィによりパターニングされたフォトレジスト膜をマスクとして前記積層膜をエッチングする。これにより、ゲート絶縁膜５、ゲート電極６およびキャップ絶縁膜７を形成する。ゲート絶縁膜５はたとえば熱ＣＶＤ法により形成することができ、ゲート電極６はＣＶＤ（Chemical Vapor Deposition ）法により形成することができる。ゲート電極６の抵抗値を低減するためにｎ型あるいはｐ型の不純物をＭＩＳＦＥＴのチャネル型に応じてドープしてもよい。すなわち、ｎチャネルＭＩＳＦＥＴのゲート電極にはｎ型不純物を、ｐチャネルＭＩＳＦＥＴのゲート電極にはｐ型不純物をドープしてもよい。この場合イオン注入法を用いることができる。なお、ゲート電極６の上部にＷＳｉx 、ＭｏＳｉx 、ＴｉＳｉx 、ＴａＳｉx などの高融点金属シリサイド膜を積層してもよく、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）等のバリアメタル層を介してタングステン等の金属層を形成してもよい。これによりゲート電極６のシート抵抗値を低減し、ＭＩＳＦＥＴの動作速度を向上できる。キャップ絶縁膜７はたとえばＣＶＤ法により堆積することができる。
【００８６】
次に、半導体基板１上にたとえばＣＶＤ法でシリコン酸化膜を堆積した後、このシリコン酸化膜を異方性エッチングすることにより、ゲート電極６の側壁にサイドウォールスペーサ８を形成する。その後、フォトレジスト膜をマスクとして、ｐウェル３にｎ型不純物（たとえばリン、ヒ素）をイオン注入し、ｐウェル３上のゲート電極６の両側にｎ型半導体領域９を形成する。ｎ型半導体領域９は、ゲート電極６およびサイドウォールスペーサ８に対して自己整合的に形成される。また、ｎ型半導体領域９は、ｎチャネルＭＩＳＦＥＴＱｎのソース、ドレイン領域として機能する。同様に、フォトレジスト膜をマスクとして、ｎウェル４にｐ型不純物（たとえばボロン）をイオン注入し、ｎウェル４上のゲート電極６の両側にｐ型半導体領域１０を形成する。ｐ型半導体領域１０は、ゲート電極６およびサイドウォールスペーサ８に対して自己整合的に形成され、ｐチャネルＭＩＳＦＥＴＱｐのソース、ドレイン領域として機能する。
【００８７】
なお、サイドウォールスペーサ８の形成前に低濃度の不純物半導体領域を形成し、サイドウォールスペーサ８の形成後に高濃度の不純物半導体領域を形成していわゆるＬＤＤ（Lightly Doped Drain ）構造としてもよい。
【００８８】
次に、図２に示すように、半導体基板１上にスパッタ法またはＣＶＤ法でシリコン酸化膜を堆積した後、そのシリコン酸化膜をたとえばＣＭＰ法で研磨することにより、表面が平坦化された第１層間絶縁膜１１を形成する。第１層間絶縁膜１１は、シリコン窒化膜、ＳＯＧ（Spin On Glass ）膜、ＢＰＳＧ（Boron Phosphor Silicate Glass ）膜、ＰＳＧ（Phosphor Silicate Glass ）膜等の積層膜で形成しても良い。
【００８９】
次に、フォトリソグラフィ技術を用いて第１層間絶縁膜１１に接続孔１２を形成する。この接続孔１２は、ｎ型半導体領域９あるいはｐ型半導体領域１０上の必要部分に形成する。
【００９０】
次に、接続孔１２内にプラグ１３をたとえば以下のようにして形成する。まず、接続孔１２の内部を含む半導体基板１の全面に窒化チタン（ＴｉＮ）膜を形成する。窒化チタン膜はたとえばＣＶＤ法により形成できる。ＣＶＤ法は被膜の段差被覆性に優れるため、微細な接続孔１２内にも均一な膜厚で窒化チタン膜を形成できる。次に、接続孔１２を埋め込むタングステン（Ｗ）膜を形成する。タングステン膜は、たとえばＣＶＤ法で形成できる。ＣＶＤ法であれば同様に微細な接続孔１２内をタングステンで埋め込むことができる。次に、接続孔１２以外の領域の窒化チタン膜およびタングステン膜をたとえばＣＭＰ法により除去してプラグ１３を形成できる。なお、窒化チタン膜の形成前にたとえばチタン（Ｔｉ）膜を堆積し、熱処理を行って接続孔１２の底部における半導体基板（ｎ型あるいはｐ型の半導体領域９，１０）をシリサイド化してもよい。このようなシリサイド層を形成することにより、接続孔１２底部でのコンタクト抵抗を低減できる。
【００９１】
次に、半導体基板１の全面に、たとえばタングステン膜を形成し、このタングステン膜をフォトリソグラフィ技術によりパターニングし、第１配線層の配線１４を形成する。タングステン膜は、ＣＶＤ法あるいはスパッタ法により形成できる。
【００９２】
次に、図３に示すように、配線１４を覆う絶縁膜たとえばシリコン酸化膜を形成し、この絶縁膜をＣＭＰ法により平坦化して第２層間絶縁膜１５を形成する。
【００９３】
次に、第２層間絶縁膜１５上に接続孔が形成される領域に開口を有するフォトレジスト膜を形成し、このフォトレジスト膜をマスクとしてエッチングを施す。これにより第２層間絶縁膜１５の所定の領域に接続孔１６を形成する。
【００９４】
次に、接続孔１６内にプラグ１７を形成する。プラグ１７は以下のようにして形成できる。まず、接続孔１６の内部を含む半導体基板１の全面にバリア層を形成し、さらに接続孔１６を埋め込む銅（Ｃｕ）膜を形成する。その後、接続孔１６以外の領域の銅膜およびバリア膜をＣＭＰ法により除去してプラグ１７を形成する。
【００９５】
バリア層は銅の第２層間絶縁膜１５等周辺への拡散を防止する機能を有し、たとえば窒化チタン膜を例示できる。なお、窒化チタン膜には限られず、銅の拡散防止機能を有する限り他の金属膜であってもよい。たとえば、窒化チタンに代えてタンタル（Ｔａ）、窒化タンタル（ＴａＮ）を用いることもできる。次工程以下のバリア層については窒化チタン膜を例示して説明するが、タンタル、窒化タンタル等に代えることができることは前記と同様である。
【００９６】
銅膜は主導電層として機能し、たとえばメッキ法で形成できる。メッキ膜の形成前にシード膜として薄い銅膜をスパッタ法により形成できる。また、銅膜は、スパッタ法により形成してもよい。この場合、スパッタにより銅膜を形成後、熱処理により銅膜を流動化させて、接続孔または配線溝へ埋め込み特性を向上するようにしてもよい。次工程以下の銅膜についてはメッキ法で形成する場合を例示するが、スパッタ法を用いてもよいことは前記と同様である。
【００９７】
次に、図４に示すように、第２層間絶縁膜１５上にストッパ絶縁膜１８を形成し、さらに第２配線層形成用の絶縁膜１９を形成する。ストッパ絶縁膜１８は、絶縁膜１９への溝加工の際にエッチングストッパとなる膜であり、絶縁膜１９に対してエッチング選択比を有する材料を用いる。ストッパ絶縁膜１８は、たとえばシリコン窒化膜とする。絶縁膜１９は、配線間の線間容量を低く抑えるため、誘電率の小さな材料を用いる。絶縁膜１９は、たとえばシリコン酸化膜とする。なお、ストッパ絶縁膜１８と絶縁膜１９には次に説明する第２層配線が形成される。このため、その合計膜厚は第２配線層に必要な設計膜厚で決められる。また、配線間容量を低減することを考慮すれば、誘電率の高いシリコン窒化膜からなるストッパ絶縁膜１８の膜厚はストッパ機能を達するに十分な膜厚であればできるだけ薄いことが望ましい。
【００９８】
次に、絶縁膜１９上に配線パターンに開口が形成されたフォトレジスト膜をパターニングし、このフォトレジスト膜をマスクとして第１のエッチングを施す。この第１のエッチングにより絶縁膜１９に配線溝２０の一部を形成する。このエッチングの際にはシリコン酸化膜がエッチングされ易くシリコン窒化膜がエッチングされ難い条件を選択する。これによりストッパ絶縁膜１８（シリコン窒化膜）をエッチングストッパとして用いる。その後、シリコン窒化膜がエッチングされる条件を選択して第２のエッチングを施す。前記したようにストッパ絶縁膜１８の膜厚は十分に薄く形成されているため、第２のエッチングでのオーバーエッチングは少なくてよく、第２層間絶縁膜１５の過剰エッチングを抑制できる。このように２段階のエッチングを用いることにより、配線溝２０の深さを均一かつ確実に形成することができる。
【００９９】
次に、配線溝２０の内部に第２配線層の配線２１を形成する。配線２１は、バリア層および主導電層からなり、バリア層はたとえば窒化チタン膜、主導電層はたとえば銅である。配線２１の形成は以下のようにして行う。まず、配線溝２０の内部を含む半導体基板１の全面に窒化チタン膜を形成し、その後配線溝２０を埋め込む銅膜を形成する。窒化チタン膜の形成にはたとえばＣＶＤ法を、銅膜の形成にはたとえばメッキ法を用いる。メッキ法による銅膜の形成前にたとえばスパッタ法により銅のシード膜を形成できる。その後、配線溝２０以外の領域の銅膜および窒化チタン膜をＣＭＰ法により除去して配線２１を形成できる。なお、窒化チタン膜を他の材料に代えることができる点、銅膜をスパッタ法等他の製法により形成できる点は前記の通りである。
【０１００】
次に、図５に示すように、第２配線層の配線２１および絶縁膜１９上にストッパ絶縁膜２２、層間絶縁膜２３、配線形成用のストッパ絶縁膜２４、配線形成用の絶縁膜２５を順次形成する。ストッパ絶縁膜２２，２４は、層間絶縁膜２３あるいは絶縁膜２５に対してエッチング選択比を有する材料で構成され、たとえばシリコン窒化膜とすることができる。一方層間絶縁膜２３あるいは絶縁膜２５はシリコン酸化膜とすることができる。
【０１０１】
次に、絶縁膜２５およびストッパ絶縁膜２４に配線溝２６を、層間絶縁膜２３およびストッパ絶縁膜２２に接続孔２７を形成する。この配線溝２６および接続孔２７の形成には、本発明による溝および孔の形成方法である後述の第５配線層の溝４４および孔４５の形成方法が適用でき、この溝および孔形成方法は、第5 配線層の説明の際に詳述するので、ここでの説明は省略する。
【０１０２】
次に、配線溝２６および接続孔２７の内部に第３配線層の配線２８を形成する。この配線２８と下層配線である配線２１とを接続する接続部材は、配線２８と一体に形成される。すなわち、配線２８はいわゆるデュアルダマシン法により形成される。配線２８の形成方法はたとえば以下のように行なう。まず、配線溝２６および接続孔２７の内部を含む半導体基板１の全面にバリア層となる窒化チタン膜をたとえばＣＶＤ法により形成し、その後配線溝２６および接続孔２７を埋め込む銅膜をたとえばメッキ法により形成する。その後、ＣＭＰ法を用いて配線溝２６以外の領域の銅膜および窒化チタン膜を除去し、接続部材と一体に形成された配線２８を形成する。
【０１０３】
なお、前記した第２配線層のように、まず接続部材（プラグ）を形成し、その後配線溝に配線２８を形成するいわゆるシングルダマシン法を用いてもよい。
【０１０４】
次に、図６に示すように、絶縁膜２５および配線２８上に、ストッパ絶縁膜２９、層間絶縁膜３０、配線形成用のストッパ絶縁膜３１、配線形成用の絶縁膜３２を順次形成する。これらの絶縁膜２９〜３２については、各々前記ストッパ絶縁膜２２、層間絶縁膜２３、配線形成用のストッパ絶縁膜２４、配線形成用の絶縁膜２５と同様である。また、ストッパ絶縁膜２９および層間絶縁膜３０に接続部材用の接続孔３３ａを、ストッパ絶縁膜３１および絶縁膜３２に配線溝３３ｂを前記第３配線層の場合と同様に形成する。この溝３３ａおよび孔３３ｂの形成方法は、次に説明する第5 配線層の溝４４および孔４５の加工方法を適用できる。さらに、第３配線層の配線２８と同様に第４配線層の配線３３を形成する。配線３３は前記の通り下層の配線２８と接続する接続部材と一体に形成されるデュアルダマシン法で形成されるが、接続部材と配線とが別々に形成されるシングルダマシン法で形成してもよいことは第３配線層の場合と同じである。
【０１０５】
次に、本発明による溝および孔形成方法である第５配線層の形成方法を説明する。図７に示すように、第４配線層の配線３３および絶縁膜３２上に絶縁膜３４〜３８を順次堆積する。絶縁膜３４、３６は、たとえば各々シリコン窒化膜からなり、膜厚はたとえば各々５０ｎｍとする。絶縁膜３５は、たとえばシリコン酸化膜からなり、膜厚はたとえば４５０ｎｍとする。絶縁膜３７は、たとえばシリコン酸化膜からなり、膜厚は、たとえば３５０ｎｍとする。絶縁膜３８は、たとえばシリコン窒化膜からなり、膜厚は、たとえば１００ｎｍとする。
【０１０６】
シリコン窒化膜（絶縁膜３４，３６，３８）は、たとえばプラズマＣＶＤ法を用いて形成できる。プラズマＣＶＤ法を用いることにより成膜温度の低温化を図ることができる。配線形成工程は、半導体装置の製造工程（いわゆる前工程）のうち、最終工程に近い工程のため、すでに形成されたデバイス構造（不純物拡散層、シリサイド層等）に影響を及ぼさない温度（たとえば４００℃程度の低温）で処理することが望まれる。このような低温化の要請に合致する成膜方法としてプラズマＣＶＤ法はメリットが大きい。また、シリコン酸化膜（絶縁膜３５，３７）は、たとえばプラズマＣＶＤ法を用いて形成できる。プラズマＣＶＤ法を用いる場合には原料ガスとしてＴＥＯＳ（Tetraethylorthosilicate:テトラエトキシシラン）を用いることができる。ＴＥＯＳを用いてシリコン酸化膜（以下ＴＥＯＳ酸化膜という）を形成すると、膜形成時のクラスタ流動性を高くでき、ステップカバレッジに優れたシリコン酸化膜が形成できる。また、比較的低温（たとえば４００℃以下）の成膜温度で緻密なシリコン酸化膜が形成できる。なお、ＴＥＯＳ酸化膜に代えて、低誘電率のＳＯＧ（Spin On Glass ）膜を用いることもできる。たとえばフッ素を含むＳＯＧ膜等である。低誘電率のＳＯＧを用いれば、配線間容量を低減でき、半導体装置の高性能化に寄与できる。
【０１０７】
絶縁膜３４、３５には、後に説明するように接続孔４５が形成され、絶縁膜３４は接続孔４５を形成する際のエッチングストッパとして機能する。すなわち、絶縁膜３５に対して絶縁膜３４がエッチングされにくい条件で絶縁膜３５をエッチングする。絶縁膜３４に適用されるシリコン窒化膜はシリコン酸化膜に比較して高誘電率の材料であり、配線間容量を低減するにはその膜厚はできるだけ薄いことが望ましい。絶縁膜３４の膜厚は、接続孔形成の際のエッチングストッパに要求される必要最低限の膜厚を選択できる。絶縁膜３４の膜厚を低く抑えることにより配線層間の配線間容量を低減できる。前記５０ｎｍはこのような要求に従ったものである。
【０１０８】
絶縁膜３６、３７には、後に説明するように配線溝４４が形成され、絶縁膜３４，３５の場合と同様に、絶縁膜３６は配線溝４４を形成する際のエッチングストッパとして機能する。絶縁膜３６は配線溝が形成される際のエッチングストッパとしての機能が要求されるのみであり、前記したセルフアライン方式のように、配線溝形成時のエッチングストッパとしての機能、および接続孔形成時のエッチングマスクとしての機能の両方の機能が要求されるわけではない。このため、絶縁膜３６の膜厚をセルフアライン方式の場合より薄く形成でき、配線間容量を低減できる。絶縁膜３６にもシリコン窒化膜が適用されるため、絶縁膜３４の場合と同様、シリコン窒化膜の膜厚はできるだけ薄いことが望ましい。前記５０ｎｍはこのような要求に従ったものである。
【０１０９】
絶縁膜３８は、後に説明するように、配線溝形成時のマスクとして機能する。絶縁膜３８は、後に説明するように、配線形成時には除去することが可能であるため、その膜厚が配線間容量（デバイス特性）に及ぼす影響はない。よって、絶縁膜３８の膜厚は、マスクとして機能する膜厚よりも大きければよく、必ずしも必要最小限の膜厚である必要はない。前記１００ｎｍはこのような条件を考慮したものである。
【０１１０】
なお、本実施の形態では、接続孔４５あるいは配線溝４４を形成する際のストッパ膜としてシリコン窒化膜を例示しているが、シリコン酸化膜やＳＯＧ膜に対するエッチング選択比を有する材料であればシリコン窒化膜には限られない。たとえばＴＥＯＳ酸化膜に対してエッチング選択比を有する他のシリコン酸化膜であってもよい。
【０１１１】
シリコン酸化膜（絶縁膜３５、３７）の膜厚は、配線に要求される厚さ、および配線層間の離間距離により任意に選択できる。ただし、配線厚さは、配線幅との関連で必要な配線断面積を確保できる条件で設計値が選択され、配線層間の離間距離は、配線間の耐電圧あるいは線間容量から要求される設計値が選択される。よって、シリコン酸化膜の膜厚はこれら設計値を考慮して選択される。
【０１１２】
次に、図８に示すように、絶縁膜３８上に、フォトリソグラフィ技術を用いてレジスト膜３９を形成する。レジスト膜３９は、配線パターン４０ａおよびスタックドビア（Stacked Via ）部４０ｂである配線溝が形成される領域に開口が形成されるように、つまり配線溝パターンおよびビアパターンにパターニングされる。パターン幅ｄL は、たとえば３５０ｎｍである。
【０１１３】
また、図１３（ａ）に示すように、配線パターン４０ａは、それが直線的に形成される部分では、同一幅で形成される。つまり、図１３（ｂ）に示すように、接続孔が形成される領域に、接続孔用のフォトマスクと配線溝用のフォトマスクとの合わせズレを考慮して、配線溝用のパターンにパターン幅（配線溝幅）よりも広い領域（いわゆるドックボーン領域Ｄ）を設ける場合があるが、本実施の形態ではそのような広い領域を形成しない。このため、配線間隔Ｓａを最小限に形成でき、配線形成の集積度を向上でき、論理を高集積化できる。また、配線パターン４０ａが直線状で単純であるため、フォトリソグラフィ時の露光光の干渉が生じず、現像パターンの加工精度を向上できる。
【０１１４】
なお、レジスト膜３９の形成前に反射防止膜を形成してもよい。本実施の形態では第４配線層の形成にＣＭＰ法を用いているため、また、第４配線層上にＣＶＤ法を用いて絶縁膜３４〜３８を形成しているため、絶縁膜３８上は平坦化されて形成される。しかし、絶縁膜は一般に露光光の波長領域で透明であり、仮に反射防止膜が形成されなければ、第４配線層の配線３３にまで露光光が到達し、配線３３により散乱光が生じ、散乱光によるレジスト膜３９の露光精度が低下して精密な加工が阻害される。しかし、絶縁膜３８上に反射防止膜を形成する場合には、このような散乱光は発生せず、レジスト膜３９の加工（パターニング）精度を向上できる。
【０１１５】
次に、図９に示すように、レジスト膜３９の存在下でドライエッチング処理を施し、絶縁膜３８に（反射防止膜が形成されている場合には反射防止膜にも）配線溝パターン４０ａ，４０ｂを転写する。ドライエッチングの条件は、シリコン窒化膜がエッチングされる条件を選択する。すなわち、圧力をたとえば５０ｍＴｏｒｒ、エッチングガスをたとえばＣＨＦ3 、Ｏ2 、Ａｒの混合ガスとし、その流量をたとえば各々２０、２０、２００ｓｃｃｍ、ＲＦ（Radio Frequency ）投入電力をたとえば１２００Ｗ、基板温度をたとえば０℃の条件を選択できる。このような条件を選択した場合、シリコン窒化膜である絶縁膜３８のエッチング速度とその下層の絶縁膜３７（シリコン酸化膜）のエッチング速度がほぼ同じとなる。つまり絶縁膜３８を絶縁膜３７に対して選択的にエッチングすることは困難である。しかし、前記の通り、絶縁膜３８の膜厚は、絶縁膜３７に対して十分に薄く、絶縁膜３８のエッチング処理の際に多少オーバーエッチングを行っても絶縁膜３７のエッチングされる量はその膜厚に比して相対的に少ない量である。このため、このエッチング処理においては選択性は特に要求されない。
【０１１６】
なお、反射防止膜が形成されている場合には、反射防止膜のエッチングは、以下の条件を選択できる。すなわち、すなわち、圧力をたとえば７５０ｍＴｏｒｒ、エッチングガスをたとえばＣＨＦ3 、ＣＦ4 、Ａｒの混合ガスとし、その流量をたとえば各々１０、９０、９５０ｓｃｃｍ、ＲＦ投入電力をたとえば９００Ｗ、基板温度をたとえば４０℃の条件を選択できる。
【０１１７】
次に、図１０に示すように、レジスト膜３９を除去する。このようにして配線の溝パターン４０ａ，４０ｂが転写された配線溝パターン層が形成される。配線溝パターン層は、シリコン窒化膜である絶縁膜３８からなる。
【０１１８】
次に、図１１に示すように、配線溝パターン層である絶縁膜３８を覆うように反射防止膜４１を形成し、さらにレジスト膜４２を形成する。反射防止膜４１は、たとえばノボラック系樹脂等の有機材料を用いることができる。本実施の形態では、前記の通り絶縁膜３８を薄く形成しているため、反射防止膜４１を通常に塗布するのみで、溝パターン４０（絶縁膜３８の段差）を埋め込んで反射防止膜４１の表面を平坦化することができる。すなわち、反射防止膜４１は、表面を平坦化する平坦化膜として作用する。平坦化膜である反射防止膜を設けることによりレジスト膜４２を平坦に形成して露光による散乱あるいは段差に起因する露光焦点のズレを防止し、レジスト膜４２のパターニング精度を向上できる。
【０１１９】
次に、図１２に示すように、レジスト膜４２に孔パターン４３を形成する。孔パターン４３の形成は、孔パターンに整形された露光光の照射と現像とによる通常のフォトリソグラフィ手法を用いる。本実施の形態では、図１３（ａ）に示すように、孔パターン４３の口径ｄH は、溝パターン４０ａ，４０ｂのパターン幅ｄL と同じに形成する。このため、溝パターン４０ａ，４０ｂと孔パターン４３とのマスク合わせにズレが生じた場合、図１３（ａ）に示すように、孔パターン４３は、溝パターン４０ａ，４０ｂからはみ出して形成される。一般に溝パターン４０ａ，４０ｂと孔パターン４３とを正確に合わせることは困難なため、本実施の形態は溝パターン４０ａ，４０ｂと孔パターン４３がずれて形成されることを前提としている。すなわち、本実施の形態の場合、孔パターン４３は、溝パターン４０ａ，４０ｂの開口が形成されていない領域つまり絶縁膜３８が残されている領域上にも形成される。この点、図１３（ｂ）に示すように、配線溝Ｇの一部を広げた領域（ドッグボーン領域Ｄ）を有するような場合と相違する。このような場合には、配線ピッチＰｂを図１３（ａ）の場合の配線ピッチＰａより大きくする（Ｐｂ＞Ｐａ）必要があり、配線密度が低下する。また、孔パターン４３のマスクズレを考慮してドッグボーン領域Ｄを形成しているため、孔パターン４３の下部には絶縁膜３８に相当する膜（シリコン窒化膜で構成される）は形成されない。その結果、本実施の形態とは次に説明する接続孔のエッチング条件が相違する。すなわち、本実施の形態では、シリコン窒化膜３８がエッチングされる条件で孔パターン４３が転写されるが、図１３（ｂ）のような場合にはシリコン窒化膜３８がエッチングされないような条件でエッチングされる。これにより、図１７および図２２を用いて後述するように、孔パターン４３の平面形状を有する接続孔４５に層間接続配線５０ａ，５０ｂが形成され、溝パターン４０ａ，４０ｂと孔パターン４３の和の平面形状を有する配線溝４４ａ，４４ｂに配線４９ａ，４９ｂが形成される。
【０１２０】
なお、図１３（ａ）のＡ−Ｂ線に沿った断面が図１２のＡ−Ｂに対応する。このように、本実施の形態においては、配線パターン４０ａおよびビア部４０ｂの幅ｄL と、孔パターン４３の口径ｄH を同じに形成しているので、溝パターンである配線パターン４０ａ、ビア部４０ｂ間の間隔、配線ピッチを縮小でき、配線を高密度化して論理を高集積化できる。また、絶縁膜３８をエッチングする条件で孔パターン４３を転写することにより、接続孔４５を孔パターン４３の平面形状で形成でき、その口径をｄH にすることができるとともに配線４９ａ，４９ｂのパターンの平面形状を溝パターン４０ａ，４０ｂと孔パターン４３との和の平面形状にすることができるので、配線４９ａ，４９ｂと接続孔４５との重なり面積を孔パターン４３の平面形状とすることができ、配線４９ａ，４９ｂの抵抗を低減できる。このように、本実施の形態においては、配線を高密度化できるとともに配線４９ａ，４９ｂの抵抗をを低減できる。すなわち、ビア部４０ｂにおいても、ビア配線４９ｂの平面形状は、溝パターン４０ｂと孔パターン４３との和の平面形状で形成され、ビア配線４９ｂと接続孔４５との重なり面積を孔パターン４３の平面形状とすることができるので、ビア配線であるスタックドビア部４９ｂの抵抗を低減できる。すなわち、層間接続配線５０ａ，５０ｂを、配線４９ａ，４９ｂの幅Ｌｗと同じ寸法を有し、かつ孔パターン４３の平面形状で形成できる。また、ＧＮＤ電位やＶｃｃ（Ｖｃｃ＞ＧＮＤ電位）を供給する電源配線やクロック配線など、配線４９ａ，４９ｂよりも配線幅の広い配線４０ｃは、図１３（ｃ）に示すように、ドッグボーンを設けなくてもよく、同一幅で直線的に形成されており、加工精度を向上できる。すなわち、本実施の形態では、図１３（ａ）および図１３（ｃ）に示す溝パターン４０ａ，４０ｂ，４０ｃで構成される。
【０１２１】
次に、図１４に示すように、孔パターン４３が形成されたレジスト膜４２の存在下でエッチング処理を施し、反射防止膜４１、絶縁膜３７、３６、絶縁膜３８の一部に孔パターン４３を転写する。反射防止膜４１のエッチングには、前記同様、圧力をたとえば７５０ｍＴｏｒｒ、エッチングガスをたとえばＣＨＦ3 、ＣＦ4 、Ａｒの混合ガスとし、その流量をたとえば各々１０、９０、９５０ｓｃｃｍ、ＲＦ投入電力をたとえば９００Ｗ、基板温度をたとえば４０℃の条件を選択できる。絶縁膜３７、３６、絶縁膜３８の一部のエッチング処理には、次の２通りの方法を採ることができる。
【０１２２】
第１の方法は、図１４に示したような孔パターン４３を、１ステップでエッチング処理する方法である。この場合、エッチング処理の条件は、シリコン窒化膜とシリコン酸化膜とが同等のエッチング速度でエッチングされる条件を選択する。たとえば、圧力を５０ｍＴｏｒｒ、エッチングガスをＣＨＦ3 、Ｏ2 、Ａｒの混合ガスとし、その流量を各々５０、１０、５００ｓｃｃｍ、ＲＦ投入電力を３２００Ｗ、基板温度を−２０℃の条件を選択できる。このような条件を選択した場合、シリコン窒化膜からなる絶縁膜３８、シリコン酸化膜からなる絶縁膜３７、およびシリコン窒化膜からなる絶縁膜３６までほぼ同じ速度でにエッチングされる。エッチングの深さ（孔パターン４３の深さ）は、エッチング処理時間で制御できる。
【０１２３】
第２の方法は、まずシリコン窒化膜がエッチングされる条件で絶縁膜３８の一部を除去する第１ステップのエッチングと、シリコン酸化膜はエッチングされるがシリコン窒化膜はエッチングされ難い選択エッチングの条件で絶縁膜３７をエッチングする第２ステップのエッチングと、さらにシリコン窒化膜がエッチングされる条件で絶縁膜３６をエッチングする第３ステップのエッチングとの３段階のエッチングを行なう方式である。このような３段階方式によれば、孔パターン４３のエッチング深さを容易に制御できる。すなわち、第２段階のエッチングを選択エッチングとすることにより、絶縁膜３６を第２段階のエッチング処理のストッパとして機能させることができ、時間管理によらなくても孔パターン４３の深さを均一化することができる。第１ステップおよび第３ステップのエッチング条件は、たとえば圧力を３０ｍＴｏｒｒ、エッチングガスをＣ4 Ｆ8 、Ｏ2 、Ａｒの混合ガスとし、その流量を各々１２、７、４００ｓｃｃｍ、ＲＦ投入電力を３４００Ｗ、基板温度を０℃の条件を選択できる。第２ステップのエッチング条件は、たとえば圧力を５０ｍＴｏｒｒ、エッチングガスをＣＨＦ3 、Ｏ2 の混合ガスとし、その流量を各々２０、２０ｓｃｃｍ、ＲＦ投入電力を１２００Ｗ、基板温度を０℃の条件を選択できる。
【０１２４】
前記第１の方法、第２の方法のいずれの方法においても、孔パターン４３は絶縁膜３８を貫通して形成される。すなわち、孔パターン４３と溝パターン４０ａ，４０ｂとがずれて形成されても、孔パターン４３は溝パターン４０ａ，４０ｂに対して自己整合的に形成されず、孔パターン４３の開口径は設計通りの値ｄH が確保できる。すなわち孔パターン４３は溝パターン４０ａ，４０ｂによらずその口径ｄH が確保され、従来のセルフアライン方式の場合のような接続孔径の減少の不具合は発生しない。
【０１２５】
また、前記第１の方法、第２の方法、のいずれの方法においても、この段階で絶縁膜３６を突き抜けて孔パターン４３が絶縁膜３６に形成される。すなわち、絶縁膜３６に孔パターン４３が転写される。これは、後に説明するように配線溝形成のためのエッチング処理において、同時に接続孔形成を行うためである。すなわち、絶縁膜３７をエッチングして配線溝を形成する際に、絶縁膜３６を貫通して孔パターン４３が絶縁膜３６に形成されていると、その孔パターン４３領域の絶縁膜３５も同時にエッチングされ、接続孔の一部が配線溝と同時に形成できる。この点は、後に詳述する。
【０１２６】
なお、前記第１の方法の場合、孔パターン４３と溝パターン４０ａ，４０ｂの目外れ（ズレ）に起因して、図示するように孔パターン４３の底部に段差Ｓが生じる。このような段差Ｓが生じても、後に説明するように、絶縁膜３４がストッパ機能を果たすため孔底部のエッチング深さが均一化され、問題は生じない。
【０１２７】
次に、図１５に示すように、たとえばアッシング法を用いて、レジスト膜４２および反射防止膜４１を除去する。この段階で絶縁膜３８（溝パターン層）による溝パターン４０ａ，４０ｂ、絶縁膜３６，３７および絶縁膜３８の一部による孔パターン４３が形成される。
【０１２８】
その後、図１６に示すように、溝パターン４０ａ，４０ｂおよび孔パターン４３の存在下で、エッチング処理を施し、溝パターン４０ａ，４０ｂを絶縁膜３７に、孔パターン４３を絶縁膜３５に転写する。これにより配線溝４４ａ，４４ｂおよび接続孔４５の一部が形成される。すなわち、溝パターン４０ａ，４０ｂおよび孔パターン４３以外の領域には絶縁膜３８が形成されているため、これがマスクとして機能し、溝パターン４０ａ，４０ｂの領域で絶縁膜３７がエッチングされる。孔パターン４３の領域では、すでに絶縁膜３７，３６に孔パターンが形成されているため、絶縁膜３５がエッチングされる。このエッチングは溝および孔の両パターン領域で同時に進行し、配線溝４４ａ，４４ｂおよび接続孔４５の一部が同時に形成される。すなわち、接続孔４５は、孔パターン４３の平面形状で形成されるので、接続孔４５の寸法Ｌｗは、実質的に配線溝４４ａ，４４ｂの配線幅Ｌｗと等しく構成される。これにより配線４９ａ，４９ｂの抵抗を低減できる。
【０１２９】
このエッチング処理の条件は、シリコン窒化膜がエッチングされ難く、シリコン酸化膜がエッチングされる条件を選択する。すなわち、たとえば、圧力を３０ｍＴｏｒｒ、エッチングガスをＣ4 Ｆ8 、Ａｒ、Ｏ2 、ＣＯの混合ガスとし、その流量を各々２０、５００、９、１００ｓｃｃｍ、ＲＦ投入電力を３６００Ｗ、基板温度を−２０℃とすることができる。
【０１３０】
このような条件を選択すれば、シリコン窒化膜がエッチングされ難く、シリコン酸化膜がエッチングされやすいため、絶縁膜３６が溝エッチングのストッパとして、絶縁膜３４が孔エッチングのストッパとして機能する。これにより多少のオーバーエッチングは許容され、溝深さおよび孔深さの均一性を向上できる。また、溝深さおよび孔深さの制御を時間管理により行う必要がなく、安定して溝および孔加工が施せる。さらに、溝底部と孔底部のエッチング終了時点を揃える必要がなく、溝あるいは孔のいずれかが先にエッチングを終了してもよい。また、前記した孔パターン４３底部の段差Ｓが存在する場合でもオーバーエッチングの段階で段差Ｓが吸収され、孔底部の平坦性が実現できる。
【０１３１】
ただし、絶縁膜３５および３７の膜厚を最適化して出来るだけ溝および孔のエッチング終了時点を揃えることが好ましい。エッチング終了時点を揃えることにより、ストッパとして機能する絶縁膜３４、３６の膜厚を薄くすることができ、つまり誘電率の高いシリコン窒化膜の膜厚を薄くでき、線間容量の低減に寄与できる。
【０１３２】
次に、図１７に示すように、シリコン窒化膜がエッチングされる条件でエッチング処理を行い、絶縁膜３８、溝パターン４０ａ，４０ｂ底部の絶縁膜３６、孔パターン４３底部の絶縁膜３４をエッチングする。これにより配線溝４４ａ，４４ｂおよび接続孔４５を完成する。このエッチング処理の条件は、たとえば、圧力を５０ｍＴｏｒｒ、エッチングガスをＣＨＦ3 、Ｏ2 、Ａｒの混合ガスとし、その流量を各々２０、２０、４００または６００ｓｃｃｍ、ＲＦ投入電力を１２００Ｗ、基板温度を０℃の条件を選択できる。このエッチング処理によりシリコン酸化膜もエッチングされ得るが、絶縁膜３８、３６、３４の膜厚は絶縁膜３５，３７に比較して十分薄いため、多少のオーバーエッチングを施しても特に問題は生じない。また、絶縁膜３８は絶縁膜３６，３４に比較して厚く形成しているが、前記溝および孔の同時エッチングの際にマスクとして機能しているためその膜厚が減少し、本エッチング工程においては容易にエッチングされ除去される。
【０１３３】
なお、本エッチング工程では、孔パターン４３底部の絶縁膜３４が除去されれば十分であり、必ずしも絶縁膜３６，３８が除去される必要はない。すなわち、本工程の目的は接続孔４５の完成であり、接続孔４５が開口されればそれで十分である。しかし、前記の通り絶縁膜３６，３８も絶縁膜３４と同時にエッチングされるものであり、絶縁膜３６がエッチングされれば配線溝底部の高誘電率材料であるシリコン窒化膜が除去され、配線間容量の低減に寄与できる。また、絶縁膜３８が除去されても同様に配線間容量を低減できる。このような効果は存在する。
【０１３４】
次に、図１８に示すように、バリアメタル層４６を形成する。バリアメタル層４６は配線および層間接続配線の主成分である銅の拡散を防止するとともに、銅とシリコン酸化膜との接着性を向上させる機能を有する。バリアメタル層４６としてはたとえばタンタル（Ｔａ）膜を用いることができる。タンタル膜をバリアメタル層４６に適用する場合、その膜厚は絶縁膜３７上（基板平面上）において１００ｎｍ程度とする。なお、タンタル膜に代えて窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）等を用いても良い。これらの金属化合物膜であっても銅の拡散を防止できる限りバリアメタル層４６に適用できる。バリアメタル層４６は、たとえばターゲットと基板との距離が２００ｍｍ程度離間したロングスロースパッタ法を用いることができる。これにより、微細な接続孔４５の底部にも比較的均一な膜厚でバリアメタル層４６を形成できる。なお、ロングスロースパッタ法に代えてＣＶＤ法を用いてもよく、また、通常のスパッタ法を用いてもよい。
【０１３５】
次に、図１９に示すように、バリアメタル層４６上にシード層４７を形成する。シード層４７は、次に説明する銅のメッキ層を形成するための種（シード）となる層であり、銅で構成される。シード層４７は前記のロングスロースパッタ法を用いることができるが、それに代えてＣＶＤ法をあるいは通常のスパッタ法を用いてもよい。シード層４７の膜厚は基板平面上で１００ｎｍ程度とする。
【０１３６】
次に、図２０に示すように、銅のメッキ層４８を形成する。メッキ法は、電解メッキ、無電解メッキのいずれの方法を用いても良い。メッキ層４８の膜厚は基板平面上で３００ｎｍ程度とする。これにより配線溝４４ａ，４４ｂおよび接続孔４５を同時に埋め込む。
【０１３７】
なお、本実施の形態では、メッキ法による銅膜（メッキ層４８）の形成を示したが、スパッタ法により形成しても良い。この場合、シード層４７は必要ではない。スパッタ法により銅膜を形成する場合には、接続孔４５および配線溝４４ａ，４４ｂに銅が埋め込まれるように熱処理を施して銅をリフローさせることができる。
【０１３８】
次に、図２１に示すように、ＣＭＰ法を用いてメッキ層４８およびシード層４７を研磨する。銅は研磨速度が大きいので、まず先に銅の部分が除去される。
【０１３９】
さらに研磨を継続し、図２２に示すように、絶縁膜３７上のバリアメタル層４６（タンタル膜）も除去する。これにより配線溝４４の領域以外のバリアメタル層４６および銅膜（メッキ層４８およびシード層４７）を除去する。
【０１４０】
ＣＭＰ法による研磨には過酸化水素等の酸化剤を含みアルミナ砥粒が分散された研磨スラリーを使用できる。また、銅膜とバリアメタル層（タンタル膜）を同一プラテンで一括研磨する方法を採ることができる。研磨所要時間は、バリアメタル層４６の除去が終了する状態（100 ％研磨）で2.５分、オーバー研磨0.５分を含めて３分とした。なお、ＣＭＰ法による研磨の後、濃度0.１％のアンモニア水溶液を用いた洗浄さらに純水を用いた洗浄の2 段階のブラシスクラブ洗浄により、基板表面に付着した研磨砥粒及び銅を除去できる。
【０１４１】
以上のようにして、第５配線層の配線４９ａ，４９ｂと、第４配線層の配線３３と接続する層間接続配線５０ａ，５０ｂが完成する。配線４９ａ，４９ｂには層間接続配線５０ａ，５０ｂが一体に形成されることは前記説明から明らかである。これにより、層間接続配線５０ａ，５０ｂの寸法Ｌｗを実質的に配線４９ａ，４９ｂの配線幅Ｌｗと等しく構成できる。また、層間接続配線５０ａ，５０ｂの平面形状は、孔パターン４３の平面形状で構成され、配線４９ａ，４９ｂは、溝パターン４０ａ，４０ｂと孔パターン４３の和の平面形状で構成される。
【０１４２】
その後、同様の方法で第６配線層以上の任意の配線層が形成できるが詳細な説明は省略する。なお、前述の通り、第３配線層の配線２８、第４配線層の配線３３も、第５配線層の配線４９ａ，４９ｂと同様の方法で形成される。また、第１配線層、第２配線層の配線を第５配線層の配線４９ａ，４９ｂと同様の方法で形成しても良いのは無論である。
【０１４３】
本実施の形態によれば、前記各工程で説明した効果に加えて、微細な配線を信頼性よく、また、低い配線間容量で形成できる。すなわち、先孔方式のように孔パターンの開口径で接続孔を形成できるため、層間接続配線の配線断面積を確保でき、一方、先孔方式の場合に問題となった深い孔内へのレジストあるいは反射防止材料の充填をする必要がない。このため、レジストあるいは反射防止材料の残留による信頼性の低下等の問題が発生しない。また、本実施の形態では中間ストッパとして機能する絶縁膜３６を薄く形成できるため、セルフアライン方式で問題となったよう配線間容量の増加が生じない。また、孔パターン４３の口径ｄH と、溝パターン４０ａ，４０ｂのパターン幅ｄL とを同じ寸法で形成することにより、配線４９ａ，４９ｂのピッチを縮小でき、配線密度を向上し、集積化できる。また、溝パターン４０ａ，４０ｂの形成後、孔パターン４３を形成し、孔パターン４３を溝パターン４０ａ，４０ｂに転写する、すなわち、シリコン窒化膜３８を孔パターン４３の形状にエッチングすることにより、層間接続配線５０ａ，５０ｂを孔パターン４３の平面形状で形成でき、配線４９ａ，４９ｂの抵抗を低減できる。このように、配線ピッチを縮小でき、配線の密度を向上し、集積化できるとともに、配線４９ａ，４９ｂの抵抗を低減できる。
【０１４４】
なお、本実施の形態では、図１４の工程において孔パターン４３の形成を絶縁膜３５の途中で止めたが、図２５に示すように、絶縁膜３４の表面に達するまで行ってもよい。このような場合でも、絶縁膜３４（シリコン窒化膜）が形成されているため、前記の図１５と同様にレジスト膜４２、反射防止膜４１の除去工程におけるマスクとして作用し（図２６）、また、図２６のような状態で、図１６と同様に溝パターン４０ａ，４０ｂの転写を絶縁膜３７に行ったとしても、絶縁膜３４がこの転写の際のエッチングストッパとして機能する。
【０１４５】
また、配線のうち、上下配線を接続するスタックドビア部４９ｂについては、配線溝形成用の溝パターンの形成を省略できる。すなわち、図２７に示すように、上下配線を接続する部分についてはパターニングせず、配線層内に延在する配線パターン５１のパターニングを行い、次に、図２８に示すように、孔パターン５２ａ，５２ｂが形成されたレジスト膜５３を形成する。次に、レジスト膜５３の存在下で前記図１４におけるエッチング処理を行う。このエッチングではシリコン窒化膜がエッチングされる条件で絶縁膜３８がエッチングされるため、図２９のように孔パターン５２ｂの下部に絶縁膜３８が形成されていてもよい。このような場合、上下配線を接続する部分の配線溝パターン４０ｂと接続孔パターン４３の合わせズレを考慮する必要がなく、工程を簡略化できるとともに、ビア配線４９ｂの抵抗を低抵抗に確保できる。
【０１４６】
なお、図２３（ａ）に本実施の形態により形成される配線４９ａの平面パターンを示す。図２３（ｂ）および（ｃ）は、図２３（ａ）におけるＡ−Ｂ線断面図およびＣ−Ｄ線断面図を各々示す。図示するように、配線ピッチＰａを縮小しても接続孔５０ａの径ｄｈは口径Ｗより大きくなり、接続孔部分の抵抗を低減でき、集積度の向上と接続孔部の低抵抗化をはかれる。
【０１４７】
一方、図２４に、接続孔をセルフアライメントで形成する場合（シリコン窒化膜３８が図１４の工程でエッチングされない場合）を比較として示す。図示するように、孔パターン４３が配線４９ａに対して目外れして形成される場合には、接続孔は、孔パターン４３と配線４９ａの重なり部分に形成される。このため、接続孔の口径ｄ’は、孔パターン４３の口径ｄより小さくなり（ｄ’＜ｄ）、接続孔部分の抵抗が大きくなる。これを防止するために孔パターン４３の口径を大きくすれば、パターンの合わせずれを考慮して配線４９ａのピッチＰｃを大きくせざるを得ず、本実施の形態の場合のピッチＰａよりも大きくなる（Ｐｃ＞Ｐａ）。ただし、図２４に示すようなセルフアラインで形成した場合には、図１４に示すエッチング工程で２段階のエッチングを行う必要がなく、それに相当するエッチング工程を簡略化して１段階のエッチング工程にできるというメリットがある。
【０１４８】
（実施の形態２）
図３０および図３１は、本発明の他の実施の形態である半導体装置の製造方法をその工程順に示した一部断面図である。図３０および図３１では、実施の形態１の第５配線層のみを示し、また、図１〜図２９における左側部分を示して図面を簡略化している。
【０１４９】
本実施の形態の製造方法は、実施の形態１における図１２までの工程と同様の工程の後、図３０（ａ）に示すように、第４配線層上に、絶縁膜３４〜３８を順次形成し、絶縁膜３８に溝パターン４０をパターニングした後、反射防止膜４１、レジスト膜４２を形成し、レジスト膜４２に孔パターン４３を形成する。なお、図１３（ａ）に示すように、孔パターン４３が溝パターン４０に対して外れていることも同様である。
【０１５０】
次に、図３０（ｂ）に示すように、孔パターン４３が形成されたレジスト膜４２の存在下でこれをマスクとし、エッチング処理を施す。反射防止膜４１のエッチング条件は実施の形態１と同様である。絶縁膜３６のエッチング条件は、実施の形態１の場合と相違し、シリコン酸化膜がエッチングされ、シリコン窒化膜がエッチングされ難い条件で行う。たとえば圧力を５０ｍＴｏｒｒ、エッチングガスをＣＨＦ3 、Ｏ2 の混合ガスとし、その流量を各々２０、２０ｓｃｃｍ、ＲＦ投入電力を１２００Ｗ、基板温度を０℃の条件を選択できる。このような条件では、シリコン酸化膜はエッチングされるが、シリコン窒化膜がエッチングされ難いため、絶縁膜３８がエッチングされず、絶縁膜３８はレジスト膜４２とともに絶縁膜３７のエッチングマスクとして機能する。このため、絶縁膜３８（シリコン窒化膜）がその上部に形成されている領域の絶縁膜３７はエッチングされず、孔パターン４３と溝パターン４０とがずれて形成されている領域では、孔パターン４３は絶縁膜３８に対して自己整合的に形成される。このため、接続孔は配線溝から外れて形成されることはなく、配線間寸法が小さく、高密度に配線が形成されていても配線溝と接続孔とのマスクずれの影響が生じない。
【０１５１】
なお、本実施の形態においても、絶縁膜３６に孔パターン４３が転写されている必要がある。絶縁膜３６をエッチングする際にはシリコン窒化膜がエッチングされる条件でエッチングを行う必要がある。このため、本実施の形態では、絶縁膜３７、３６に孔パターン４３を転写するに際して、シリコン窒化膜がエッチングされ難い条件の第１ステップのエッチングと、シリコン窒化膜がエッチングされる条件の第２ステップのエッチングとの２段階で行うこととなる。
【０１５２】
次に、実施の形態１の図１５の工程と同様にレジスト膜４２および反射防止膜４１を除去し（図３０（ｃ））、その後、実施の形態１の図１６の工程と同様に配線溝の溝パターン４０を絶縁膜３７に、孔パターン４３を絶縁膜３５に転写する（図３１（ｄ））。さらに図３１（ｅ）に示すように、シリコン窒化膜である絶縁膜３８、溝パターン４０底部の絶縁膜３６、孔パターン４３底部の絶縁膜３４を除去し、配線溝４４および接続孔４５を形成する。その後の工程は、実施の形態１と同様である。
【０１５３】
本実施の形態の製造方法によれば、接続孔４５が配線溝４４に対して自己整合的に形成され、配線の形成密度の向上に寄与できる。
【０１５４】
（実施の形態３）
図３２および図３３は、本発明のさらに他の実施の形態である半導体装置の製造方法をその工程順に示した一部断面図である。図３２および図３３では、実施の形態２と同様に実施の形態１の第５配線層のみを示し、また、図１〜図２９における左側部分を示して図面を簡略化している。
【０１５５】
本実施の形態の製造方法は、実施の形態１における図１２までの工程と同様の工程の後、第４配線層上に、絶縁膜３４〜３８を順次形成し、絶縁膜３８には溝パターン４０をパターニングする。その後反射防止膜４１、孔パターン４３を有するレジスト膜４２を形成する。なお、本実施の形態では、孔パターン４３が溝パターン４０に対して目外れしていない場合を説明する（図３２（ａ））。
【０１５６】
次に、図３２（ｂ）に示すように、孔パターン４３が形成されたレジスト膜４２の存在下でこれをマスクとし、エッチング処理を施す。反射防止膜４１のエッチング条件は実施の形態１と同様である。このエッチング処理により、絶縁膜３７、３６に孔パターン４３を転写する。この場合のエッチング処理は、シリコン窒化膜がエッチングされる条件による絶縁膜３７、３６の連続エッチング、あるいはシリコン酸化膜がエッチングされるがシリコン窒化膜はエッチングされない条件による第１ステップのエッチングの後、シリコン窒化膜がエッチングされる条件による第２ステップのエッチングの２段階エッチングのいずれかを選択できる。シリコン窒化膜がエッチングされる条件、シリコン酸化膜はエッチングされるがシリコン窒化膜がエッチングされ難い条件は、前記例示した条件を各々選択できる。
【０１５７】
なお、本実施の形態においても、絶縁膜３６に孔パターン４３が転写されている必要がある。
【０１５８】
次に、実施の形態１の図１５の工程と同様にレジスト膜４２および反射防止膜４１を除去し（図３２（ｃ））、その後、実施の形態１の図１６の工程と同様に配線溝の溝パターン４０を絶縁膜３７に、孔パターン４３を絶縁膜３５に転写する（図３３（ｄ））。さらに図３３（ｅ）に示すように、シリコン窒化膜である絶縁膜３８、溝パターン４０底部の絶縁膜３６、孔パターン４３底部の絶縁膜３４を除去し、配線溝４４および接続孔４５を形成する。その後の工程は、実施の形態１と同様である。
【０１５９】
（実施の形態４）
図３４および図３５は、本発明の他の実施の形態である半導体装置の製造方法をその工程順に示した一部断面図である。図３４および図３５では、実施の形態２と同様に実施の形態１の第５配線層のみを示し、また、図１〜図２９における左側部分を示して図面を簡略化している。
【０１６０】
本実施の形態の製造方法は、実施の形態１における図１５までの工程と同様の工程の後、第４配線層の配線３３および絶縁膜３２上に、絶縁膜３４〜３８を順次形成し、絶縁膜３８には溝パターン４０を形成する。その後孔パターン４３を有するレジスト膜を用いて絶縁膜３７，３６に孔パターン４３を転写し、レジスト膜（および反射防止膜）を除去する（図３４（ａ））。
【０１６１】
ただし、絶縁膜３８の膜厚は実施の形態１の場合（１００ｎｍ）よりも薄くし、７０ｎｍとする。
【０１６２】
次に、図３４（ｂ）に示すように、配線溝の溝パターン４０を絶縁膜３７に、孔パターン４３を絶縁膜３５に転写する。この転写の際のエッチング条件は、実施の形態１の場合と同様である。また、この転写の際のエッチングにおいては、絶縁膜３８が７０ｎｍと薄く形成されているため、エッチングの途中で絶縁膜３８の端部がエッチングされて後退する。この結果、図３４（ｂ）に示すように、溝パターン４０の端部になだらかな肩部５４が形成される。また、溝パターン４０の絶縁膜３７への転写が終了し、絶縁膜３６が溝パターン４０底部に露出した後は、絶縁膜３６がエッチング雰囲気に曝されることとなる。このときさらにエッチングを継続すれば、絶縁膜３６の端部も同様にエッチングにより後退し、孔パターン４３の端部にもなだらかな肩部５５が形成される。
【０１６３】
このような肩部５４，５５が形成されることにより、配線溝および接続孔の開口部が広がり、金属膜の埋め込みを容易にできる。なお、この肩部５４，５５の断面形状は、前記した形成の原理（マスク層端部のエッチングによる後退）から、表面に向かうに従いより大きな傾きで配線溝あるいは接続孔の幅を増大させた形状となる。
【０１６４】
次に、図３４（ｃ）に示すように、絶縁膜３８、溝パターン４０底部の絶縁膜３６、および孔パターン４３底部の絶縁膜３４をエッチングにより除去する。これにより配線溝４４および接続孔４５を形成する。本工程のエッチング条件は、実施の形態１の場合と同様である。
【０１６５】
次に、実施の形態１の図１８の工程と同様にバリアメタル層４６を形成し（図３４（ｄ））、さらに実施の形態１の図１９、２０の工程と同様に、シード層４７およびメッキ層４８を形成する（図３５（ｅ））。なお、本実施の形態の場合は、接続孔４５および配線溝４４の開口部が肩部５４、５５によりラウンディングが形成されているため、バリアメタル層４６、シード層４７のスパッタが容易に行える。すなわち、開口が広がっているため、溝あるいは孔の側壁、底面にも成膜されやすい。また、メッキ層４８の形成においても開口が広がっているため、埋め込み特性に優れる。
【０１６６】
次に、図３５（ｆ）に示すように、メッキ層４８およびシード層４７をＣＭＰ法により研磨し、さらに、図３５（ｇ）に示すように、バリアメタル層４６もＣＭＰ法により除去する。本工程のＣＭＰ法は、実施の形態１の場合と同様である。
【０１６７】
ただし、本実施の形態のＣＭＰ法による研磨では、絶縁膜３７上のバリアメタル層４６が除去された状態（ジャストエッチング）で研磨を停止するのではなく、さらに絶縁膜３７の上面をも研磨するようにオーバーエッチング（オーバー研磨）を施す。このオーバーエッチングは配線溝４４の肩部５４の幅が一定以上縮小されるまで行う。このようにオーバーエッチングを施すことにより、肩部５４のラウンディング部分を除去し、配線幅を小さくして配線間のショートあるいは耐電圧の低下を防止することができる。すなわち、肩部５４のラウンディングが残存した状態で研磨を終了すれば、配線間の距離が肩部５４の広がり分だけ短くなり、隣接配線間ショートの発生や隣接配線間の耐電圧の低下原因になる可能性がある。しかし本実施の形態のように絶縁膜３７の表面を余分に研磨し、肩部５４の相当部分まで除去すれば、配線幅の広がりが縮小され、前記のような不具合は生じない。
【０１６８】
その後の工程は実施の形態１と同様である。
【０１６９】
本実施の形態によれば、配線溝４４および接続孔４５の開口部を広く形成し、バリアメタル層４６、シード層４７、メッキ層４８の形成を容易に、あるいは埋め込み特性を良好にすることができる。
【０１７０】
また、配線形成時のＣＭＰ法をオーバー研磨することにより、配線溝４４の開口部の広がり部分を除去し、配線間隔を広く保って、配線間のリーク電流の低下、絶縁耐圧の向上を図れる。
【０１７１】
なお、本実施の形態において配線用金属の形成は、メッキ法を例示したが、スパッタ法と熱処理によるリフローにより形成しても良い。特にリフローを用いる場合には、本実施の形態の肩部５４，５５（ラウンディング部）の形成は、なめらかな金属原子の流動を促進し、埋め込み特性向上の効果は顕著である。
【０１７２】
（実施の形態５）
本実施の形態５は、実施の形態４の肩部５４，５５の形成方法が異なる。すなわち、本実施の形態４の肩部５４，５５は、図３６に示すような方法によっても実現できる。図３６は、本発明のさらに他の実施の形態である半導体装置の製造方法をその工程順に示した一部断面図である。
【０１７３】
すなわち、実施の形態１の図１６に示す工程と同様に溝パターン４０を絶縁膜３７に転写する（図３６（ａ））。このとき。孔パターン４３は絶縁膜３４に達しないようにエッチングを停止する。また、この段階では溝パターン４０の肩だれは生じないように絶縁膜３８の膜厚は十分に厚く形成する（たとえば１００ｎｍ）。
【０１７４】
次に、図３６（ｂ）に示すように、シリコン窒化膜がエッチングされる条件で絶縁膜３８および絶縁膜３６の一部をエッチングする。この段階で、絶縁膜３８、３６の端部５６がエッチングにより除去される。
【０１７５】
次に、図３６（ｃ）に示すように、シリコン酸化膜がエッチングされるがシリコン窒化膜がエッチングされ難い条件でエッチングを継続する。絶縁膜３８、３６の端部５６にはシリコン窒化膜が形成されていないため、端部５６の部分はエッチングマスクとして機能せず、また、この部分はシリコン窒化膜が薄く形成されることとなるため、このエッチング工程で肩部５７が形成される。
【０１７６】
その後、図３６（ｄ）に示すように、絶縁膜３８、溝パターン４０底部の絶縁膜３６、および孔パターン４３底部の絶縁膜３４をエッチングにより除去する。これにより配線溝４４および接続孔４５を形成する。その後の工程は実施の形態４と同様である。
【０１７７】
本実施の形態によれば、実施の形態４と同様に肩部５７にラウンディングを形成するため、実施の形態４と同様の効果が得られる。
【０１７８】
（実施の形態６）
図３７は、本発明の半導体装置の製造方法の一例を工程順に示した一部断面図である。図３７では、実施の形態１の第５配線層の任意の部分を示し、また、配線部分とその下層の層間接続配線の部分とを示して図面を簡略化している。
【０１７９】
本実施の形態では、実施の形態１において中間ストッパとして機能する絶縁膜３６が無い場合を説明する。
【０１８０】
まず、図３７（ａ）に示すように、下層配線３３上に絶縁膜３４、３５および絶縁膜３８を順次形成する、絶縁膜３４、３８はたとえばシリコン窒化膜からなり、絶縁膜３５はたとえばシリコン酸化膜からなる、絶縁膜３４，３５，３８は実施の形態１と同様であるが、絶縁膜３５は１層で絶縁膜３７の役割をも兼ねるため、その膜厚は８５０〜９００ｎｍとする。次に、実施の形態１と同様にレジスト膜３９を用いて絶縁膜３８に溝パターン４０を転写する。
【０１８１】
次に、図３７（ｂ）に示すように、絶縁膜３８の溝パターン４０を埋め込む反射防止膜４１を実施の形態１と同様に形成し、さらに孔パターン４３を有するレジスト膜４２を実施の形態１と同様に形成する。
【０１８２】
次に、図３７（ｃ）に示すように、レジスト膜４２をマスクとして、絶縁膜３５に孔パターン４３を転写する。転写は、実施の形態１におけると同様にシリコン酸化膜がエッチングされる条件でエッチング処理により行い、孔パターン４３の絶縁膜３５における深さは５００ｎｍとする。孔パターン４３の深さ制御はエッチング処理時間の管理により行う。
【０１８３】
次に、図３７（ｄ）に示すように、レジスト膜４２および反射防止膜４１を除去する。除去方法は実施の形態１と同様である。
【０１８４】
次に、図３７（ｅ）に示すように、溝パターン４０を有する絶縁膜３８をマスクとして、溝パターン４０を絶縁膜３５に転写する。転写はシリコン酸化膜がエッチングされる条件でのエッチング処理により行う。エッチング条件は実施の形態１と同様である。溝パターン４０の深さは４００ｎｍとし、その深さ制御はエッチング処理時間の時間管理により行う。
【０１８５】
このエッチング処理の際、あらかじめ絶縁膜３５に孔パターン４３が転写されているため、この孔パターン４３の領域も同時にエッチングされ、溝パターン４０が４００ｎｍの深さでエッチングされた段階で、孔パターン４３の底部は絶縁膜３４に達する。
【０１８６】
次に、図３７（ｆ）に示すように、絶縁膜３８および孔パターン４３底部の絶縁膜３４が除去され、配線溝４４および接続孔４５が完成する。この除去工程は、シリコン窒化膜がエッチングされる条件でのエッチング処理により行う。その後の工程は実施の形態１と同様である。
【０１８７】
本実施の形態の製造方法によれば、中間ストッパであるシリコン窒化膜が形成されていないので、誘電率の高いシリコン窒化膜が配線溝底部に形成されない。この結果、配線間容量を減少し、半導体装置の性能を向上できる。
【０１８８】
（実施の形態７）
図３８は、本発明の半導体装置の製造方法の一例を工程順に示した一部断面図である。図３８では、実施の形態１の第５配線層の任意の部分を示し、また、配線部分とその下層の層間接続配線の部分とを示して図面を簡略化している。
【０１８９】
本実施の形態では、実施の形態１において中間ストッパとして機能する絶縁膜３６がなく、配線溝および接続孔形成用の絶縁膜にマーカ層５８を有する場合を説明する。
【０１９０】
まず、図３８（ａ）に示すように、下層配線３３上に絶縁膜３４、絶縁膜３５、マーカ層５８、絶縁膜３７および絶縁膜３８を順次形成する。絶縁膜３４，３５，３７，３８については実施の形態１と同様である。マーカ層５８は、たとえばシリコン窒化膜、ＰＳＧ（Phosphor-Silicate-Glass ）、ＢＰＳＧ（Boron-Phosphor-Silicate-Glass ）等を用いることができ、その膜厚は１０〜５０ｎｍとすることができる。マーカ層５８は、後に説明するようにエッチングの際のマーカに用いることができる。絶縁膜３５，３７の膜厚は、合計８５０ｎｍとなるように形成し、マーカ層５８の位置は、次工程で説明する孔パターンの形成深さに位置するように形成する。たとえば絶縁膜３７の上面から５００ｎｍの位置とする。すなわち、絶縁膜３５の膜厚を約３５０ｎｍ、絶縁膜３７の膜厚を約５００ｎｍとする（このときマーカ層の膜厚を無視している）。
【０１９１】
次に、実施の形態１と同様にレジスト膜３９を用いて絶縁膜３８に溝パターン４０を転写する。
【０１９２】
次に、図３８（ｂ）に示すように、絶縁膜３８の溝パターン４０を埋め込む反射防止膜４１を実施の形態１と同様に形成し、さらに孔パターン４３を有するレジスト膜４２を実施の形態１と同様に形成する。
【０１９３】
次に、図３８（ｃ）に示すように、レジスト膜４２をマスクとして、絶縁膜３５に孔パターン４３を転写する。転写は、実施の形態１におけると同様にシリコン酸化膜がエッチングされる条件でエッチング処理により行う。孔パターン４３の深さはマーカ層５８により検出する。すなわち、マーカ層５８には窒素（Ｎ）、ボロン（Ｂ）、リン（Ｐ）等が含まれるため、エッチング処理のプラズマ発光分析（プラズマ分光分析）を行い、窒素、ボロン、リン等のマーカ層５８に含まれる元素発光をモニタし、この発光が検出された時点でエッチングを停止し、孔パターン４３の深さを制御できる。これにより、孔パターン４３の深さ制御を容易に行うことができる。
【０１９４】
次に、図３８（ｄ）に示すように、レジスト膜４２および反射防止膜４１を除去する。除去方法は実施の形態１と同様である。
【０１９５】
次に、図３８（ｅ）に示すように、溝パターン４０を有する絶縁膜３８をマスクとして、溝パターン４０を絶縁膜３５に転写する。転写はシリコン酸化膜がエッチングされる条件でのエッチング処理により行う。エッチング条件は実施の形態１と同様である。溝パターン４０の深さは４００ｎｍとし、その深さ制御はエッチング処理時間の時間管理により行う。このエッチング処理の際、あらかじめ絶縁膜３５に孔パターン４３が転写されているため、この孔パターン４３の領域も同時にエッチングされ、孔パターン４３の底部が絶縁膜３４に達することは実施の形態６と同様である。
【０１９６】
次に、図３８（ｆ）に示すように、絶縁膜３８および孔パターン４３底部の絶縁膜３４が除去され、配線溝４４および接続孔４５が完成する。この除去工程は、シリコン窒化膜がエッチングされる条件でのエッチング処理により行う。その後の工程は実施の形態１と同様である。
【０１９７】
本実施の形態の製造方法によれば、誘電率の高いシリコン窒化膜が中間層に用いられないため、配線間容量を減少し半導体装置の性能を向上できることに加え、孔パターン４３転写の際のパターン深さの制御を容易に行うことができる。
【０１９８】
なお、本実施の形態の製造方法により形成される半導体装置では、配線底部より下層にマーカ層が形成されることとなる。
【０１９９】
（実施の形態８）
図３９は、本発明の半導体装置の製造方法の一例を工程順に示した一部断面図である。図３９では、実施の形態１の第５配線層の任意の部分を示し、また、配線部分とその下層の層間接続配線の部分とを示して図面を簡略化している。
【０２００】
まず、図３９（ａ）に示すように、下層配線３３上に絶縁膜３４〜３７、マーカ層５８、絶縁膜３７’および絶縁膜３８を順次形成する。絶縁膜３４，３６，３８はたとえばシリコン窒化膜からなり、絶縁膜３５，３７，３７’は、たとえばシリコン酸化膜からなる。これら絶縁膜は実施の形態１と同様である。また、マーカ層５８は、実施の形態７と同様である。
【０２０１】
絶縁膜３７，３７’の膜厚は合計で４５０ｎｍとし、マーカ層５８の位置は絶縁膜３７’の上面から４００ｎｍの位置とする。すなわち、絶縁膜３７の膜厚は、マーカ層５８の膜厚を無視すれば５０ｎｍである。
【０２０２】
次に、実施の形態１と同様にレジスト膜３９を用いて絶縁膜３８に溝パターン４０を転写する。
【０２０３】
次に、図３９（ｂ）に示すように、絶縁膜３８の溝パターン４０を埋め込む反射防止膜４１を実施の形態１と同様に形成し、さらに孔パターン４３を有するレジスト膜４２を実施の形態１と同様に形成する。
【０２０４】
次に、図３９（ｃ）に示すように、レジスト膜４２をマスクとして、絶縁膜３５に孔パターン４３を転写する。転写は、シリコン酸化膜はエッチングされるがシリコン窒化膜がエッチングされ難い条件のエッチング処理により行う。すなわち、シリコン窒化膜である絶縁膜３６をエッチングストッパに用いる。これにより、孔パターン４３のパターン深さを容易に制御できる。さらに孔パターン４３底部の絶縁膜３６をエッチングして除去する。
【０２０５】
次に、図３９（ｄ）に示すように、レジスト膜４２および反射防止膜４１を除去する。除去方法は実施の形態１と同様である。
【０２０６】
次に、図３９（ｅ）に示すように、溝パターン４０を有する絶縁膜３８をマスクとして、溝パターン４０を絶縁膜３７’に転写する。転写はシリコン酸化膜がエッチングされる条件でのエッチング処理により行う。エッチング条件は実施の形態１と同様である。ここで、溝パターン４０のエッチング深さ制御にマーカ層５８を用いる。すなわち、マーカ層５８に窒素、ボロン、リン等の含まれる元素発光をプラズマ発光分析によりモニタし、この発光が検出された時点でエッチングを停止し、溝パターン４０の深さを制御できる。これにより、溝パターン４０の深さ制御を容易に行うことができる。溝パターン４０の深さはマーカ層５８の形成深さである４００ｎｍに制御性よく形成される。このエッチング処理の際、あらかじめ絶縁膜３５に孔パターン４３が転写されているため、この孔パターン４３の領域も同時にエッチングされ、孔パターン４３の底部が絶縁膜３４に達することは実施の形態６と同様である。なお、シリコン窒化膜である絶縁膜３４が形成されているため、孔パターン４３底部で多少のオーバーエッチングが行われても問題は生じない。
【０２０７】
次に、図３９（ｆ）に示すように、絶縁膜３８および孔パターン４３底部の絶縁膜３４が除去され、配線溝４４および接続孔４５が完成する。この除去工程は、シリコン窒化膜がエッチングされる条件でのエッチング処理により行う。その後の工程は実施の形態１と同様である。
【０２０８】
本実施の形態の製造方法によれば、誘電率の高いシリコン窒化膜が中間層に用いられるものの、そのシリコン窒化膜は配線溝底面より下層に形成されるため、配線間容量の増加には大きくは寄与しない。すなわち、シリコン窒化膜（絶縁膜３６は配線間を接続する層間接続配線に接して形成されており、このような層間接続配線は配線形成領域に全部に形成されているわけではない。つまり、配線の形成されるごく一部にのみ層間接続配線が形成されるので、層間接続配線と絶縁膜３６で構成されるキャパシタのトータル容量は少なくなる。一方、本実施の形態によれば孔パターン４３の深さ制御、およびパターン４０の深さ制御ともに容易に制御できる。すなわち配線溝と接続孔の形成が精密に行える。このような深さ方向の精密性（加工容易性）の向上はストッパ絶縁膜（絶縁膜３４，３６）の膜厚を低減できる余地を生み、配線間の容量を低減できる可能性を提供する。つまり半導体装置の性能向上に寄与できる。
【０２０９】
（実施の形態９）
図４０は、本発明の半導体装置の製造方法の一例を工程順に示した一部断面図である。図４０では、実施の形態１の第５配線層の任意の部分を示し、また、配線部分とその下層の層間接続配線の部分とを示して図面を簡略化している。
【０２１０】
本実施の形態では、実施の形態８における絶縁膜３６を用いない場合を説明する。
【０２１１】
まず、図４０（ａ）に示すように、下層配線３３上に絶縁膜３４、３５、マーカ層５８、絶縁膜３５’および絶縁膜３８を順次形成する。絶縁膜３４，３８はたとえばシリコン窒化膜からなり、絶縁膜３５，３５’は、たとえばシリコン酸化膜からなる。これら絶縁膜は実施の形態１と同様である。また、マーカ層５８は、実施の形態７と同様である。
【０２１２】
絶縁膜３５，３５’の膜厚は合計で８５０ｎｍとし、マーカ層５８の位置は絶縁膜３５’の上面から４００ｎｍの位置とする。すなわち、絶縁膜３５の膜厚は、マーカ層５８の膜厚を無視すれば４５０ｎｍである。
【０２１３】
次に、実施の形態１と同様にレジスト膜３９を用いて絶縁膜３８に溝パターン４０を転写する。
【０２１４】
次に、図４０（ｂ）に示すように、絶縁膜３８の溝パターン４０を埋め込む反射防止膜４１を実施の形態１と同様に形成し、さらに孔パターン４３を有するレジスト膜４２を実施の形態１と同様に形成する。
【０２１５】
次に、図４０（ｃ）に示すように、レジスト膜４２をマスクとして、絶縁膜３５，３５’に孔パターン４３を転写する。転写は、シリコン酸化膜がエッチングされる条件のエッチング処理により行う。また、孔パターン４３の深さは時間管理により制御し、その深さは５００ｎｍとする。なお、このエッチングの際に孔パターン４３はマーカ層５８を貫通することとなるが、マーカ層からのプラズマ発光は無視する。
【０２１６】
次に、図４０（ｄ）に示すように、レジスト膜４２および反射防止膜４１を除去する。除去方法は実施の形態１と同様である。
【０２１７】
次に、図４０（ｅ）に示すように、溝パターン４０を有する絶縁膜３８をマスクとして、溝パターン４０を絶縁膜３５’に転写する。転写はシリコン酸化膜がエッチングされる条件でのエッチング処理により行う。エッチング条件は実施の形態１と同様である。ここで、実施の形態８と同様に溝パターン４０のエッチング深さ制御にマーカ層５８を用いる。すなわち、マーカ層５８に含まれる元素発光をプラズマ発光分析によりモニタし、この発光が検出された時点でエッチングを停止し、溝パターン４０の深さを制御する。これにより、溝パターン４０の深さ制御を容易に行うことができる。このエッチング処理の際、あらかじめ絶縁膜３５に孔パターン４３が転写されているため、この孔パターン４３の領域も同時にエッチングされ、孔パターン４３の底部が絶縁膜３４に達することは実施の形態６と同様である。なお、シリコン窒化膜である絶縁膜３４が形成されているため、孔パターン４３底部で多少のオーバーエッチングが行われても問題は生じない。
【０２１８】
次に、図４０（ｆ）に示すように、絶縁膜３８および孔パターン４３底部の絶縁膜３４が除去され、配線溝４４および接続孔４５が完成する。この除去工程は、シリコン窒化膜がエッチングされる条件でのエッチング処理により行う。その後の工程は実施の形態１と同様である。
【０２１９】
本実施の形態の製造方法によれば、誘電率の高いシリコン窒化膜が中間層に用いられず、シリコン窒化膜による配線間容量の増加が生じない。この結果半導体装置の性能を向上できる。一方、配線溝４４の形成はマーカ層５８を用いて制御性よく行うことができる。
【０２２０】
（実施の形態１０）
図４１は、本発明の半導体装置の製造方法の一例を工程順に示した一部断面図である。図４１では、実施の形態１の第５配線層の任意の部分を示し、また、配線部分とその下層の層間接続配線の部分とを示して図面を簡略化している。
【０２２１】
まず、図４１（ａ）に示すように、下層配線３３上に絶縁膜３４、絶縁膜５９、５９’および絶縁膜３８を順次形成する。絶縁膜３４，３８はたとえばシリコン窒化膜からなり、絶縁膜５９、５９’は、たとえばシリコン酸化膜からなる。絶縁膜５９には接続孔が形成され接続孔内には層間接続配線が形成される。すなわち、絶縁膜５９は層間絶縁膜として機能する。絶縁膜５９’には配線溝が形成され、配線溝内には配線が形成される。すなわち絶縁膜５９’は線間絶縁膜として機能する。
【０２２２】
また、絶縁膜５９にはＴＥＯＳ酸化膜を用いることができるが、絶縁膜５９’にはたとえばＴＥＯＳ酸化膜に対してエッチング選択比を有する材料を用いることができる。たとえばＳＯＧ（Spin On Glass ）等である。このように絶縁膜５９’として、絶縁膜５９に対してエッチング選択比を有する材料を用いることにより、溝パターンを絶縁膜５９’に転写する際に、絶縁膜５９をエッチングストッパとして用いることができる。さらに、絶縁膜５９’には有機ＳＯＧ、フッ素含有のＳＯＧ等低誘電率材料を用いることができる。このように低誘電率材料を線間絶縁膜（絶縁膜５９’）に用いることにより、同層配線間の線間容量を低減できる。一方配線層間の線間容量は、絶縁膜５９の膜厚を増加することにより低減できる。なお、絶縁膜５９の膜厚は４５０ｎｍとし、絶縁膜５９’の膜厚は４００ｎｍとする。
【０２２３】
次に、実施の形態１と同様にレジスト膜３９を用いて絶縁膜３８に溝パターン４０を転写する。
【０２２４】
次に、図４１（ｂ）に示すように、絶縁膜３８の溝パターン４０を埋め込む反射防止膜４１を実施の形態１と同様に形成し、さらに孔パターン４３を有するレジスト膜４２を実施の形態１と同様に形成する。
【０２２５】
次に、図４１（ｃ）に示すように、レジスト膜４２をマスクとして、絶縁膜５９，５９’に孔パターン４３を転写する。この転写工程は、まず、ＣＨＦ3 およびＣ4 Ｆ8 の混合ガスを用いたエッチングによる第１処理と、Ｃ4 Ｆ8 ガスを用いたエッチングによる第２処理の２段階のエッチングにより行う。第１処理のエッチングはＳＯＧがエッチングされるがＴＥＯＳ酸化膜がエッチングされ難い条件であり、絶縁膜５９（ＴＥＯＳ酸化膜）の上面でエッチングがストップする。すなわち絶縁膜５９を第１処理のエッチングストッパに用いる。これにより孔パターン４３の深さ調整を容易に行い、深さの均一性を向上できる。一方、第２処理のエッチングは、ＴＥＯＳ酸化膜がエッチングされる条件であり、絶縁膜５９にも孔パターン４３を転写できる。第２処理によるエッチング深さは約５０ｎｍとする。
【０２２６】
次に、図４１（ｄ）に示すように、レジスト膜４２および反射防止膜４１を除去する。除去方法は実施の形態１と同様である。
【０２２７】
次に、図４１（ｅ）に示すように、溝パターン４０を有する絶縁膜３８をマスクとして、溝パターン４０を絶縁膜５９’に転写する。転写はＳＯＧおよびＴＥＯＳ酸化膜（絶縁膜５９および５９’）がともにエッチングされる条件（Ｃ4 Ｆ8 の混合ガスを用いたエッチング）で行う。これにより、溝パターン４０が絶縁膜５９’に転写されるとともに、孔パターン４３が絶縁膜５９にさらに深く転写される。溝パターン４０の深さはエッチング処理の時間管理により制御する。なお、孔パターン４３の底部には絶縁膜３４が形成されているため多少のオーバーエッチングは問題にならない。一方、溝パターン４０の底部が絶縁膜５９の上面に達した段階で孔パターン４３の底部が絶縁膜３４の上面に達している必要がある。このため、前記図４１（ｃ）の工程の段階で十分に深い孔パターン４３が形成されている必要がある。また、図４１（ｅ）の工程における絶縁膜５９’（ＳＯＧ）と絶縁膜５９（ＴＥＯＳ酸化膜）とのエッチング速度の相違は、それを見込んで前記図４１（ｃ）の工程の段階における孔パターン４３の深さに反映する。このような孔パターン４３の深さの調整は、前記第２処理のエッチングにより行うことができる。
【０２２８】
次に、図４１（ｆ）に示すように、絶縁膜３８および孔パターン４３底部の絶縁膜３４が除去され、配線溝４４および接続孔４５が完成する。この除去工程は、シリコン窒化膜がエッチングされる条件でのエッチング処理により行う。その後の工程は実施の形態１と同様である。
【０２２９】
本実施の形態の製造方法によれば、誘電率の高いシリコン窒化膜が中間層に用いられず、シリコン窒化膜による配線間容量の増加が生じない。また、絶縁膜５９，５９’のエッチング速度の相違を利用して孔パターン４３の深さおよび溝パターン４０の深さを制御性よく調整できる。さらに、線間絶縁膜（絶縁膜５９’）に低誘電率の材料（有機ＳＯＧ、フッ素含有ＳＯＧ）等を用いて配線間容量を低減し、半導体装置の性能を向上できる。
【０２３０】
なお、絶縁膜５９に有機ＳＯＧ、フッ素含有のＳＯＧ等低誘電率材料を用い、絶縁膜５９’にＴＥＯＳ酸化膜を用いても良いことは無論である。
【０２３１】
（実施の形態１１）
図４２は、本発明の半導体装置の製造方法の一例を工程順に示した一部断面図である。図４２では、実施の形態１の第５配線層の任意の部分を示し、また、配線部分とその下層の層間接続配線の部分とを示して図面を簡略化している。
【０２３２】
まず、図４２（ａ）に示すように、下層配線３３上に絶縁膜３４〜３７、ハードマスク層６０、転写マスク層６１を順次形成する。絶縁膜３４〜３７は実施の形態１と同様である。ハードマスク層６０は、金属層でありたとえばタングステンからなる。転写マスク層６１は、たとえばＴＥＯＳ酸化膜である。ハードマスク層６０および転写マスク層６１の膜厚は各々たとえば２００ｎｍ、１００ｎｍである。ハードマスク層６０は、たとえばスパッタ法により、あるいはＣＶＤ法により形成できる。
【０２３３】
転写マスク層６１およびハードマスク層６０は、実施の形態１における絶縁膜３８と同様に溝パターン４０の転写マスクとして機能するものである。転写マスクとしては、パターンの肩だれを防止する観点からはできるだけ厚い方がよい。ところが、あまりに厚い転写マスクを用いると、反射防止膜による埋め込みが十分にできず、孔パターンが形成されたレジスト膜を形成する際に段差が形成され、孔パターンの形成精度が低下する。本実施の形態では、転写マスク層６１とハードマスク層６０とにより溝パターン４０の形成の際の肩だれを防止するとともに転写マスクの段差を低減することができる。
【０２３４】
次に、実施の形態１と同様に溝パターン４０を有するレジスト膜３９を形成し、レジスト膜３９を用いて転写マスク層６１に溝パターン４０を転写する。
【０２３５】
次に、図４２（ｂ）に示すように、転写マスク層６１の溝パターン４０を埋め込む反射防止膜４１を実施の形態１と同様に形成し、さらに孔パターン４３を有するレジスト膜４２を実施の形態１と同様に形成する。この段階での転写マスク層６１の段差はたかだか１００ｎｍなのでその段差を反射防止膜４１により十分に埋め込むことができる。
【０２３６】
次に、図４２（ｃ）に示すように、レジスト膜４２をマスクとして、ハードマスク層６０、絶縁膜３７、３６、絶縁膜３５の一部に孔パターン４３を転写する。孔パターン４３の深さはエッチング処理の時間管理により制御する。
【０２３７】
次に、図４２（ｄ）に示すように、レジスト膜４２および反射防止膜４１を除去する。除去方法は実施の形態１と同様である。さらに、転写マスク層６１をマスクにしてハードマスク層６０に溝パターン４０を転写する。この転写は、タングステンが選択的にエッチングされる条件で行う。
【０２３８】
次に、図４２（ｅ）に示すように、溝パターン４０を有する転写マスク層６１およびハードマスク層６０をマスクとして、溝パターン４０を絶縁膜３７に転写する。転写はシリコン酸化膜がエッチングされる条件でのエッチング処理により行う。このエッチングにより転写マスク層６１がエッチングされて除去されるが、ハードマスク層６０が存在するため、溝パターン４０は正確に転写される。エッチング条件は実施の形態１と同様である。溝パターン４０の深さは絶縁膜３６をエッチングストッパとして機能させることにより制御できる。なお、本実施の形態では、絶縁膜３６は特に必要ではない。この場合、溝パターン４０の深さは本工程のエッチング処理の時間管理により制御できる。このエッチング処理の際、あらかじめ絶縁膜３６を貫通して絶縁膜３５の一部に孔パターン４３が転写されているため、この孔パターン４３の領域も同時にエッチングされ、孔パターン４３の底部が絶縁膜３４に達することは実施の形態１と同様である。
【０２３９】
次に、図４２（ｆ）に示すように、溝パターン４０底部の絶縁膜３６、孔パターン４３底部の絶縁膜３４が除去され、配線溝４４および接続孔４５が完成する。この除去工程は、シリコン窒化膜がエッチングされる条件でのエッチング処理により行う。その後の工程は実施の形態１と同様である。
【０２４０】
なお、本実施の形態では、ハードマスク層６０はこの段階では除去せず絶縁膜３７上に残存させる。ハードマスク層６０は金属膜で構成されるため、配線となるメッキ層の形成工程において基板表面の導電率を低下し、メッキ層の形成を容易に行うことができる。この場合、配線形成のためのＣＭＰ研磨工程において、ハードマスク層６０が除去されることはいうまでもない。
【０２４１】
本実施の形態の製造方法によれば、ハードマスク層６０を用いて配線の溝パターン４０を形成するため、溝パターン４０の加工精度を向上できる。一方、ハードマスク層６０への溝パターン４０の転写は転写マスク層６１を用いて行うため、孔パターン４３を有するレジスト膜４２の形成を高精度に行うことができる。
【０２４２】
なお、ハードマスク層６０と転写マスク層６１との順序を入れ替えて形成しても良い。すなわち、溝パターン４０の絶縁膜３７への転写の際にハードマスク層６０および転写マスク層６１がトータルとしてマスクとして機能すれば十分であり、その形成順序は問題ではない。
【０２４３】
（実施の形態１２）
図４３は、本発明の半導体装置の製造方法の一例を工程順に示した一部断面図である。図４３では、実施の形態１の第５配線層の任意の部分を示し、また、配線部分とその下層の層間接続配線の部分とを示して図面を簡略化している。
【０２４４】
まず、図４３（ａ）に示すように、下層配線３３上に絶縁膜３４、３５を順次形成する、絶縁膜３４、３５は実施の形態６と同様である。次に、絶縁膜３５上にレジスト膜６２を形成する。レジスト膜６２には溝パターン４０を形成する。このように、本実施の形態では絶縁膜３８に相当する膜を形成せず、レジスト膜によって直接溝パターンを形成する。なお、レジスト膜６２の材料には、たとえば感光性ポリイミドを用いることができる。このように感光性ポリイミドを用いることにより、次工程で説明する孔パターン用のレジスト膜に対してエッチング選択比を持たせることができ、孔パターン用レジスト膜をレジスト膜６２に対して選択的に除去できる。
【０２４５】
次に、図４３（ｂ）に示すように、レジスト膜６２上に孔パターン４３を有するレジスト膜６３を形成する。レジスト膜６３は、通常のレジスト膜（たとえばノボラック系フォトレジスト膜）を用いる。
【０２４６】
次に、図４３（ｃ）に示すように、レジスト膜６３をマスクとして、絶縁膜３５に孔パターン４３を転写する。孔パターン４３の絶縁膜３５における深さは５００ｎｍとする。孔パターン４３の深さ制御はエッチング処理時間の管理により行う。
【０２４７】
次に、図４３（ｄ）に示すように、レジスト膜６３を除去する。除去方法は、たとえば酸素プラズマのアッシング法を用いる。酸素プラズマアッシングによれば、ポリイミド系レジスト膜には耐アッシング性があるため、レジスト膜６２を残存させ、レジスト膜６３のみを除去することが可能である。
【０２４８】
次に、図４３（ｅ）に示すように、溝パターン４０を有するレジスト膜６２をマスクとして、溝パターン４０を絶縁膜３５に転写する。転写はシリコン酸化膜がエッチングされる条件でのエッチング処理により行う。エッチング条件は実施の形態１と同様である。溝パターン４０の深さは４００ｎｍとし、その深さ制御はエッチング処理時間の時間管理により行う。
【０２４９】
このエッチング処理の際、あらかじめ絶縁膜３５に孔パターン４３が転写されているため、この孔パターン４３の領域も同時にエッチングされ、溝パターン４０が４００ｎｍの深さでエッチングされた段階で、孔パターン４３の底部は絶縁膜３４に達する。この点は実施の形態６と同様である。
【０２５０】
次に、図４３（ｆ）に示すように、レジスト膜６２を除去する。レジスト膜６２の除去には、たとえば酢酸ブチルを溶剤とするウェットエッチングにより行う。さらに、孔パターン４３底部の絶縁膜３４を除去する。これにより配線溝４４および接続孔４５が完成する。この除去工程は、シリコン窒化膜がエッチングされる条件でのエッチング処理により行う。その後の工程は実施の形態１と同様である。
【０２５１】
（実施の形態１３）
図４４（ａ）は、本発明の半導体装置の製造方法の一例を示した断面図であり、実施の形態１における孔パターン４３形成用のレジスト膜４２の露光方法を示した断面図である。
【０２５２】
実施の形態１の図１１においてレジスト膜４２を塗布形成した後、図１２に示すようにフォトリソグラフィを用いて孔パターン４３を形成するが、この段階をより詳細に示したのが図４４（ａ）である。
【０２５３】
図４４（ａ）において、第４配線層の配線３３と同層に形成されているのは第４配線層のマーカ６４である。また、レジスト膜４２上に形成されているのは、孔パターンのマスク６５であり、マスク６５には孔パターン４３とともにマスク６５のマーカ６６も設けられている。
【０２５４】
ここで、マスク６５を用いてレジスト膜４２を露光するが、マスク６５のアライメント（マスク合わせ）は、第４配線層（下層配線）のマーカ６４を基準に行う。つまり、第４配線層のマーカ６４とマスク６５のマーカ６６とが一致するようにマスク６５のアライメントを行い、その後マスク６５の上面より露光光を照射してレジスト膜４２を感光させる。感光部６７は、その後の化学的処理により除去されて孔パターン４３が図１２に示すとおり形成される。
【０２５５】
このような製造方法により、孔パターン４３のアライメントを容易に、また、正確に行うことができる。すなわち、実施の形態１で説明した通り、溝パターン４０は絶縁膜３８に形成されるが、この溝パターン４０を基準に孔パターン４３を形成するとマスク合わせが困難になる。つまり、絶縁膜３８の膜厚はせいぜい１００ｎｍと薄く、また、絶縁膜３８は一般に可視光に対して透明であるため、絶縁膜３８にマーカを設けてもそのマーカの検出は困難である。仮に検出したとしても絶縁膜３８のマーカの読みとりは困難であるためそれを基準にマスク６５のマーカを合わせることは難しい。一方、配線３３のマーカ６４は金属で構成されるため、マスクアライナーによる読みとりは容易であり、マスク合わせも正確に行える。また、孔パターン４３を下層配線のマーカ６４を基準に形成することにより、下層配線３３と接続孔４５とのずれを最小に抑制でき、確実な上下配線間のコンタクトを実現できる。他方、溝パターン４０は下層配線のマーカ６４を基準に形成されるが、孔パターン４３に対してマスクずれが生じても特に問題を生じないことは前記の通りである。よって、本実施の形態によれば、前記の通り孔パターン４３のアライメントを容易に、また、正確に行うことができる。
【０２５６】
なお、図４４（ｂ）に示すように、絶縁膜３８にもマーカ６８を設け、このマーカ６８とマーカ６４との中央にマスク６５のマーカ６６を合わせてアライメントを行うことができる。このようにしてもマスク６５のアライメントを容易に行うことができ、また、絶縁膜３８のマーカ６８の読みとり誤差を最小限に抑えることができる。
【０２５７】
（実施の形態１４）
図４５は、本発明のさらに他の実施の形態を示した平面図および断面図である。本実施の形態では、実施の形態２における孔パターン４３の形状を、その配線溝方向（ｘ方向）に垂直な方向（ｙ方向）の長さ（寸法）を、溝パターン４０の幅よりも大きくした場合について説明する。すなわち、図４５（ａ）の平面図に示すように、孔パターン４３のｙ方向の長さＬｙを配線溝（溝パターン４０）の幅Ｌｗより大きくした場合である。孔パターン４３のｙ方向の長さＬｙは、たとえば幅Ｌｗ＋合わせ余裕で構成される。このような場合、実施の形態２の製造方法によれば、孔パターン４３のｙ方向でのエッチング端部は溝パターン４０で規定され、つまり溝パターン４０に自己整合的に形成され、孔パターン４３の開口径が口径Ｌｗより縮小されることがない。一方、孔パターン４３のｙ方向の寸法は溝パターン４０で規定されるため、溝パターン４０の幅Ｌｗより大きく形成されることがない。その結果、層間接続配線５０の断面積（Ｌｗ×Ｌｘ）を確保してその抵抗を低減し、かつ、配線間の寸法を最小にすることができ、半導体装置の高性能化、高集積化と高信頼化に寄与できる。
【０２５８】
次に、断面図（ｂ１，ｃ１〜ｂ３，ｃ３）に従って説明する。なお、図４５（ｂ１）〜（ｂ３）は、図４５（ａ）におけるｂ−ｂ’線断面図を示し、図４５（ｃ１）〜（ｃ３）は、図４５（ａ）におけるｃ−ｃ’線断面図を示す。
【０２５９】
まず、図４５（ｂ１），（ｃ１）に示すように、下層配線３３上に実施の形態６と同様な絶縁膜３４、３５および絶縁膜３８を順次形成し、実施の形態１と同様に絶縁膜３８に溝パターン４０を転写する。その後、絶縁膜３８の溝パターン４０を埋め込む反射防止膜４１を実施の形態１と同様に形成し、さらに孔パターン４３を有するレジスト膜４２を実施の形態１と同様に形成する。このとき、図４５（ｃ１）に示すように、ｃ−ｃ’線方向（ｙ方向）においては、孔パターン４３は溝パターン４０よりも広く形成される。
【０２６０】
次に、図４５（ｂ２）、（ｃ２）に示すように、レジスト膜４２をマスクとして、絶縁膜３５に孔パターン４３を転写する。転写は、実施の形態２におけると同様にシリコン酸化膜がエッチングされるが、シリコン窒化膜がエッチングされ難い条件でエッチング処理することにより行う。従って、図４５（ｃ２）に示すように、ｙ方向においては孔パターン４３は溝パターン４０に対して自己整合的に形成され、レジスト膜４２の孔パターン４３にかかる絶縁膜３８は、その一部がエッチングされるのみで絶縁膜３８下部の絶縁膜３５はエッチングされない。
【０２６１】
なお、孔パターン４３の絶縁膜３５における深さは５００ｎｍとし、その深さ制御はエッチング処理時間の管理により行う。
【０２６２】
次に、レジスト膜４２および反射防止膜４１を除去する。除去方法は実施の形態１と同様である。
【０２６３】
次に、図４５（ｂ３）、（ｃ３）に示すように、絶縁膜３８（溝パターン４０）をマスクとして、絶縁膜３５にエッチング処理を施す。これにより溝パターン４０を絶縁膜３５に転写する。転写はシリコン酸化膜がエッチングされる条件でのエッチング処理により行う。エッチング条件は実施の形態１と同様である。これにより、接続孔４５の寸法Ｌｗを実質的に配線４４の幅Ｌｗと等しくできる。溝パターン４０の深さは４００ｎｍとし、その深さ制御はエッチング処理時間の時間管理により行う。このエッチング処理の際、あらかじめ絶縁膜３５に孔パターン４３が転写されているため、この孔パターン４３の領域も同時にエッチングされ、溝パターン４０が４００ｎｍの深さでエッチングされた段階で、孔パターン４３の底部は絶縁膜３４に達することは実施の形態１と同様である。その後の工程は実施の形態１と同様である。これにより、実施の形態１と同様に、配線４４、接続孔４５が形成され、そこに配線４９（層間接続配線５０）が形成される。
【０２６４】
本実施の形態の製造方法によれば、レジスト膜４２の孔パターン４３を広く形成し、かつ、絶縁膜３８（溝パターン４０）に対して自己整合的に孔パターンを形成するため、孔パターン４３と溝パターン４０とのマスク合わせにずれが発生してもｙ方向においてはそのずれを吸収する事ができる。また、ｙ方向にずれを生じても接続孔が欠けることがなく、その断面積（口径）を設計通り口径Ｌｗに確保することができる。すなわち、接続孔４５の寸法Ｌｗを実質的に配線４４の幅Ｌｗと等しくできる。これにより、配線４９の抵抗を低減でき、層間配線接続の信頼性を向上し、半導体装置の性能、信頼性の向上に寄与できる。また、孔パターン４３のｙ方向における幅Ｌｙを配線溝の幅Ｌｗより大きく形成しても、絶縁膜３５に形成される孔パターン４３のｙ方向の幅は配線幅Ｌｗにより規定され、それより大きく形成されることがない。このため配線間隔を設計の最小限に設定することができ、配線密度の向上を図り、半導体装置の高集積化に寄与できる。
【０２６５】
なお、図４６（ａ）に、本実施の形態により形成される配線４９ａの平面パターンを示す。図４６（ｂ）は（ａ）におけるＧ−Ｈ線断面図を示す。図示するように、配線４９ａのパターンと孔パターン４３の重複部分に接続孔（斜線のハッチングを施した部分）が形成される。形成される接続孔の口径は配線４９ａの幅Ｗと同じであり、接続孔部分の抵抗を低くすることができる。
【０２６６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０２６７】
たとえば、上記実施の形態は、その趣旨を逸脱しない範囲で、相互に組み合わせて適用できる。たとえば、実施の形態４，５で説明した肩部のラウンディングを実施の形態１１を除く他の実施の形態に適用できる。
【０２６８】
また、上記実施の形態のうち絶縁膜３８を有するものについては、絶縁膜３８としてシリコン窒化膜を例示したが、下層のシリコン酸化膜とエッチング選択比を有する限り他の材料を用いてもよい。たとえばタングステン、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、または、これらの窒化物等を用いても良い。
【０２６９】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【０２７０】
すなわち、微細なデュアルダマシン溝の形成であっても接続孔内への異物の残留を回避し、配線接続の信頼性および半導体装置性能の向上を図ることができる。
【０２７１】
また、接続孔の加工面積を確保して、配線層間の接続抵抗が低減できる技術を提供でき、半導体装置の性能向上を図ることができる。
【０２７２】
また、配線間の容量を低減し、半導体装置の性能向上が図れる。
【図面の簡単な説明】
【図１】本発明の一実施の形態（実施の形態１）である半導体装置の製造方法の一例を工程順に示した断面図である。
【図２】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図３】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図４】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図５】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図６】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図７】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図８】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図９】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図１０】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図１１】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図１２】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図１３】図１３（ａ）は、実施の形態１の配線パターンと孔パターンとの重なり具合を示した平面図であり、図１３（ｂ）は、比較のために示したドッグボーンを有する場合の平面図である。図１３（ｃ）は、実施の形態１の配線パターンと孔パターンの他の例を示した平面図である。
【図１４】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図１５】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図１６】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図１７】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図１８】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図１９】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図２０】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図２１】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図２２】実施の形態１の半導体装置の製造方法の一例を工程順に示した断面図である。
【図２３】図２３（ａ）は実施の形態１の半導体装置の配線パターンを示した平面図であり、（ｂ）および（ｃ）は（ａ）の断面図である。
【図２４】比較のために示した半導体装置の配線パターンを示した平面図および断面図である。
【図２５】実施の形態１の半導体装置の製造方法の他の例を工程順に示した断面図である。
【図２６】実施の形態１の半導体装置の製造方法の他の例を工程順に示した断面図である。
【図２７】実施の形態１の半導体装置の製造方法のさらに他の例を工程順に示した断面図である。
【図２８】実施の形態１の半導体装置の製造方法のさらに他の例を工程順に示した断面図である。
【図２９】実施の形態１の半導体装置の製造方法のさらに他の例を工程順に示した断面図である。
【図３０】（ａ）〜（ｃ）は、本発明の他の実施の形態（実施の形態２）である半導体装置の製造方法をその工程順に示した一部断面図である。
【図３１】（ｄ）〜（ｅ）は、実施の形態２の半導体装置の製造方法をその工程順に示した一部断面図である。
【図３２】（ａ）〜（ｃ）は、本発明のさらに他の実施の形態（実施の形態３）である半導体装置の製造方法をその工程順に示した一部断面図である。
【図３３】（ｄ）〜（ｅ）は、実施の形態３の半導体装置の製造方法をその工程順に示した一部断面図である。
【図３４】（ａ）〜（ｄ）は、本発明のさらに他の実施の形態（実施の形態４）である半導体装置の製造方法をその工程順に示した一部断面図である。
【図３５】（ｅ）〜（ｇ）は、実施の形態４の半導体装置の製造方法をその工程順に示した一部断面図である。
【図３６】（ａ）〜（ｄ）は、本発明のさらに他の実施の形態（実施の形態５）である半導体装置の製造方法をその工程順に示した一部断面図である。
【図３７】（ａ）〜（ｆ）は、本発明のさらに他の実施の形態（実施の形態６）である半導体装置の製造方法をその工程順に示した一部断面図である。
【図３８】（ａ）〜（ｆ）は、本発明のさらに他の実施の形態（実施の形態７）である半導体装置の製造方法をその工程順に示した一部断面図である。
【図３９】（ａ）〜（ｆ）は、本発明のさらに他の実施の形態（実施の形態８）である半導体装置の製造方法をその工程順に示した一部断面図である。
【図４０】（ａ）〜（ｆ）は、本発明のさらに他の実施の形態（実施の形態９）である半導体装置の製造方法をその工程順に示した一部断面図である。
【図４１】（ａ）〜（ｆ）は、本発明のさらに他の実施の形態（実施の形態１０）である半導体装置の製造方法をその工程順に示した一部断面図である。
【図４２】（ａ）〜（ｆ）は、本発明のさらに他の実施の形態（実施の形態１１）である半導体装置の製造方法をその工程順に示した一部断面図である。
【図４３】（ａ）〜（ｆ）は、本発明のさらに他の実施の形態（実施の形態１２）である半導体装置の製造方法をその工程順に示した一部断面図である。
【図４４】（ａ）および（ｂ）は、本発明のさらに他の実施の形態（実施の形態１３）である半導体装置の製造方法を示した一部断面図である。
【図４５】（ａ）、（ｂ１）〜（ｂ３）、（ｃ１）〜（ｃ３）は、本発明のさらに他の実施の形態（実施の形態１４）である半導体装置の製造方法をその工程順に示した平面図および一部断面図である。
【図４６】実施の形態１４の半導体装置の配線パターンを示した平面図である。
【符号の説明】
１ 半導体基板
２ 素子分離領域
３ ｐウェル
４ ｎウェル
５ ゲート絶縁膜
６ ゲート電極
７ キャップ絶縁膜
８ サイドウォールスペーサ
９ ｎ型半導体領域
１０ ｐ型半導体領域
１１ 第１層間絶縁膜
１２ 接続孔
１３ プラグ
１４ 配線
１５ 第２層間絶縁膜
１６ 接続孔
１７ プラグ
１８ ストッパ絶縁膜
１９ 絶縁膜
２０ 配線溝
２１ 配線
２２ ストッパ絶縁膜
２３ 層間絶縁膜
２４ ストッパ絶縁膜
２５ 絶縁膜
２６ 配線溝
２７ 接続孔
２８ 配線
２９ ストッパ絶縁膜
３０ 層間絶縁膜
３１ ストッパ絶縁膜
３２ 絶縁膜
３３ 配線
３４ 絶縁膜
３５ 絶縁膜
３５’ 絶縁膜（シリコン酸化膜）
３６ 絶縁膜（シリコン窒化膜）
３７ 絶縁膜
３７’ 絶縁膜（シリコン窒化膜）
３８ 絶縁膜（シリコン窒化膜）
３９ レジスト膜
４０ａ，４０ｂ 溝パターン
４１ 反射防止膜
４２ レジスト膜
４３，４３ａ，４３ｂ 孔パターン
４４ａ，４４ｂ 配線溝
４５ 接続孔
４６ バリアメタル層
４７ シード層
４８ メッキ層
４９ａ，４９ｂ 配線
５０ａ，５０ｂ 層間接続配線
５１ 配線パターン
５２ａ，５２ｂ 孔パターン
５３ レジスト膜
５４ 肩部
５５ 肩部
５６ 端部
５７ 肩部
５８ マーカ層
５９ 絶縁膜
５９’ 絶縁膜（シリコン窒化膜）
６０ ハードマスク層
６１ 転写マスク層
６２ レジスト膜
６３ レジスト膜
６４ マーカ
６５ マスク
６６ マーカ
６７ 感光部
６８ マーカ
Ｄ ドッグボーン領域
Ｇ 配線溝
Ｌｗ 幅（配線幅）
Ｌｙ 幅
Ｑｎ ｎチャネルＭＩＳＦＥＴ
Ｑｐ ｐチャネルＭＩＳＦＥＴ
Ｓ 段差
ｄH 口径
ｄL パターン幅

Claims (16)

  1. 半導体装置の製造方法であって、
    （ａ）基板上に第１絶縁層を形成する工程、
    （ｂ）前記第１絶縁層上に、配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
    （ｃ）前記配線溝パターン層上に、接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、
    （ｄ）前記孔パターン層の存在下で、前記配線溝パターン層と前記第１絶縁層とにエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
    （ｅ）前記孔パターン層を除去する工程、
    （ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
    を含むことを特徴とする半導体装置の製造方法。
  2. 一定幅で形成された配線溝と、前記配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
    （ａ）基板上に第１絶縁層を形成する工程、
    （ｂ）前記第１絶縁層上に、前記配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
    （ｃ）前記配線溝パターン層上に、前記層間接続部材が形成される接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、
    （ｄ）前記孔パターン層の存在下でエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
    （ｅ）前記孔パターン層を除去する工程、
    （ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
    を含み、
    前記（ｄ）工程における前記エッチング処理により、前記配線溝パターン層の一部が前記第１絶縁層とともにエッチングされることを特徴とする半導体装置の製造方法。
  3. 第１の幅で形成された配線溝と、前記配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
    （ａ）基板上に第１絶縁層を形成する工程、
    （ｂ）前記第１絶縁層上に、前記第１の幅の配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
    （ｃ）前記配線溝パターン層上に、前記層間接続部材を形成するための接続孔を形成する際のエッチングマスクとなる孔パターン層を、前記配線溝パターン層の第１の幅と実質的に同一の幅のパターン径で形成する工程、
    （ｄ）前記孔パターン層の存在下でエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
    （ｅ）前記孔パターン層を除去する工程、
    （ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
    を含み、
    前記（ｄ）工程における前記エッチング処理により、前記配線溝パターン層の一部が前記第１絶縁層とともにエッチングされることを特徴とする半導体装置の製造方法。
  4. 請求項１〜３の何れか一項に記載の半導体装置の製造方法であって、
    前記（ｄ）工程で前記孔パターンは前記第１絶縁層の下部まで形成され、
    前記（ｆ）工程で配線溝が形成されることを特徴とする半導体装置の製造方法。
  5. 請求項１〜３の何れか一項に記載の半導体装置の製造方法であって、
    前記（ｄ）工程で前記孔パターンは前記第１絶縁層の途中までエッチングされ、
    前記（ｆ）工程で配線溝と接続孔とが形成されることを特徴とする半導体装置の製造方法。
  6. 請求項１〜５の何れか一項に記載の半導体装置の製造方法であって、
    前記（ａ）工程の前に、前記第１絶縁層に対してエッチング選択比を有する第２絶縁層を形成する工程を有し、
    前記（ｆ）工程におけるドライエッチング処理は、前記第２絶縁層のエッチング速度が前記第１絶縁層のエッチング速度よりも小さい条件で行う第１エッチングと、前記第２絶縁層がエッチングされる条件で行う第２エッチングとの２段階エッチングで行われることを特徴とする半導体装置の製造方法。
  7. 請求項１〜６の何れか一項に記載の半導体装置の製造方法であって、
    前記（ｃ）工程で、前記孔パターン層はスタックドビア部を開口する形状で構成され、
    前記（ｄ）工程で前記孔パターンは前記第１絶縁層の下部まで形成されることを特徴とする半導体装置の製造方法。
  8. 請求項１〜７の何れか一項に記載の半導体装置の製造方法であって、
    前記（ｂ）工程と（ｃ）工程との間に、平坦化膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法であって、
    前記平坦化膜は反射防止膜であることを特徴とする半導体装置の製造方法。
  10. 請求項１〜９の何れか一項に記載の半導体装置の製造方法であって、
    前記（ｆ）工程で配線溝パターンと接続孔パターンが形成され、その後前記配線溝パターンと接続孔パターンとに導電膜を埋め込み、配線と層間接続部材とを形成することを特徴とする半導体装置の製造方法。
  11. 請求項１〜１０の何れか一項に記載の半導体装置の製造方法であって、さらに、
    （ｇ）基板全面にバリア金属層および銅層を形成する工程、
    （ｈ）前記（ｆ）工程のエッチング処理により形成される配線溝および接続孔の内部以外の領域の前記バリア金属層および銅層を化学機械研磨法により除去する工程、
    を含むことを特徴とする半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法であって、
    前記（ｈ）工程において前記配線溝パターン層またはストッパ層が除去されることを特徴とする半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法であって、
    前記配線溝パターン層もしくはストッパ層、または、前記配線溝パターン層もしくはストッパ層をパターニングするためのマスク層が導電性の材料で構成されることを特徴とする半導体装置の製造方法。
  14. 請求項１〜１３の何れか一項に記載の半導体装置の製造方法であって、
    前記（ｃ）工程の孔パターンの平面形状が転写されて、接続孔の平面形状が構成され、
    前記（ｂ）及び（ｃ）工程の配線溝パターンと孔パターンのパターン平面形状の和が転写されて、配線の平面形が構成されることを特徴とする半導体装置の製造方法。
  15. 請求項１〜１４の何れか一項に記載の半導体装置の製造方法であって、
    前記（ｂ）工程のマスクは、レジストまたはハードマスクで構成されることを特徴とする半導体装置の製造方法。
  16. 請求項１〜１５の何れか一項に記載の半導体装置の製造方法であって、
    前記接続孔の径と、配線の配線幅とは、実質的に等しいことを特徴とする半導体装置の製造方法。
JP15875899A 1999-06-04 1999-06-04 半導体装置の製造方法 Expired - Lifetime JP4094174B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP15875899A JP4094174B2 (ja) 1999-06-04 1999-06-04 半導体装置の製造方法
TW089110702A TW490844B (en) 1999-06-04 2000-06-01 Semiconductor device and method for making the same
KR1020000030405A KR100798166B1 (ko) 1999-06-04 2000-06-02 반도체장치 및 그 제조방법
US09/585,629 US6340632B1 (en) 1999-06-04 2000-06-02 Method of manufacturing a semiconductor device
US09/998,649 US6528400B2 (en) 1999-06-04 2001-12-03 Method of manufacturing a semiconductor device
US10/046,814 US6555464B2 (en) 1999-06-04 2002-01-17 Semiconductor device and method of manufacturing the same
US10/355,116 US6774020B2 (en) 1999-06-04 2003-01-31 Semiconductor device and method of manufacturing the same
KR1020070038214A KR100773182B1 (ko) 1999-06-04 2007-04-19 반도체 장치 및 그 제조방법
KR1020070095727A KR20070103331A (ko) 1999-06-04 2007-09-20 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15875899A JP4094174B2 (ja) 1999-06-04 1999-06-04 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006036362A Division JP2006135362A (ja) 2006-02-14 2006-02-14 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2000349150A JP2000349150A (ja) 2000-12-15
JP2000349150A5 JP2000349150A5 (ja) 2006-03-30
JP4094174B2 true JP4094174B2 (ja) 2008-06-04

Family

ID=15678711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15875899A Expired - Lifetime JP4094174B2 (ja) 1999-06-04 1999-06-04 半導体装置の製造方法

Country Status (4)

Country Link
US (4) US6340632B1 (ja)
JP (1) JP4094174B2 (ja)
KR (3) KR100798166B1 (ja)
TW (1) TW490844B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102396074A (zh) * 2009-04-17 2012-03-28 昭和砚壳石油株式会社 具备边距的太阳能电池组件

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4094174B2 (ja) * 1999-06-04 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
US7170115B2 (en) * 2000-10-17 2007-01-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method of producing the same
JP2002222860A (ja) * 2001-01-29 2002-08-09 Sony Corp 半導体装置の作成方法
KR100441680B1 (ko) * 2001-02-07 2004-07-27 삼성전자주식회사 콘택의 설치 밀도를 높일 수 있는 반도체 장치 형성방법
JP2002252281A (ja) * 2001-02-27 2002-09-06 Sony Corp 半導体装置およびその製造方法
JP4523194B2 (ja) * 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2002343770A (ja) * 2001-05-16 2002-11-29 Seiko Epson Corp エッチング方法、エッチング装置及び半導体装置の製造方法
JP2003051501A (ja) * 2001-05-30 2003-02-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4948715B2 (ja) * 2001-06-29 2012-06-06 富士通セミコンダクター株式会社 半導体ウエハ装置およびその製造方法
US6890824B2 (en) * 2001-08-23 2005-05-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
US6949411B1 (en) * 2001-12-27 2005-09-27 Lam Research Corporation Method for post-etch and strip residue removal on coral films
KR100447977B1 (ko) * 2002-03-13 2004-09-10 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법
US7138719B2 (en) * 2002-08-29 2006-11-21 Micron Technology, Inc. Trench interconnect structure and formation method
CN100352036C (zh) 2002-10-17 2007-11-28 株式会社瑞萨科技 半导体器件及其制造方法
JP4454242B2 (ja) 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7387960B2 (en) * 2003-09-16 2008-06-17 Texas Instruments Incorporated Dual depth trench termination method for improving Cu-based interconnect integrity
US6960519B1 (en) 2004-06-25 2005-11-01 International Business Machines Corporation Interconnect structure improvements
JP4535845B2 (ja) * 2004-10-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置
JP2006294771A (ja) * 2005-04-08 2006-10-26 Sony Corp 半導体装置の製造方法
US7842037B2 (en) * 2006-09-27 2010-11-30 Dupuy Products, Inc. Flexible bone fixation device
US7456030B1 (en) * 2007-10-11 2008-11-25 National Semiconductor Corporation Electroforming technique for the formation of high frequency performance ferromagnetic films
US7936072B2 (en) 2007-11-12 2011-05-03 Renesas Electronics Corporation Semiconductor device having dual damascene structure
KR100976796B1 (ko) * 2008-06-03 2010-08-20 주식회사 동부하이텍 비휘발성 반도체 메모리 소자 및 그의 제조방법
EP2306498A1 (en) * 2008-06-17 2011-04-06 Ulvac, Inc. Method for manufacturing multistep substrate
DE102009023251B4 (de) * 2009-05-29 2011-02-24 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
US8404581B2 (en) * 2009-09-29 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect of a semiconductor device
US8790379B2 (en) 2010-06-23 2014-07-29 Zimmer, Inc. Flexible plate fixation of bone fractures
EP3639775B1 (en) 2010-06-23 2024-07-17 Zimmer, Inc. Flexible plate fixation of bone fractures
US9295508B2 (en) 2012-02-03 2016-03-29 Zimmer, Inc. Bone plate for elastic osteosynthesis
US9006100B2 (en) * 2012-08-07 2015-04-14 Globalfoundries Inc. Middle-of-the-line constructs using diffusion contact structures
US20140342553A1 (en) * 2013-05-14 2014-11-20 United Microelectronics Corp. Method for Forming Semiconductor Structure Having Opening
US9385000B2 (en) * 2014-01-24 2016-07-05 United Microelectronics Corp. Method of performing etching process
US10515822B2 (en) * 2016-06-20 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing bottom layer wrinkling in a semiconductor device
KR102627459B1 (ko) * 2018-08-31 2024-01-22 삼성전자주식회사 다층 도선을 포함하는 집적 회로
US11324538B2 (en) 2019-12-04 2022-05-10 Biomet Manufacturing, Llc Active bone plate
JP2022048753A (ja) * 2020-09-15 2022-03-28 キオクシア株式会社 半導体製造システム、半導体装置の製造方法、及び半導体装置
US20220352018A1 (en) * 2021-04-30 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Carbon-based liner to reduce contact resistance

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279990A (en) 1990-03-02 1994-01-18 Motorola, Inc. Method of making a small geometry contact using sidewall spacers
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5320981A (en) 1993-08-10 1994-06-14 Micron Semiconductor, Inc. High accuracy via formation for semiconductor devices
TW388083B (en) * 1995-02-20 2000-04-21 Hitachi Ltd Resist pattern-forming method using anti-reflective layer, resist pattern formed, and method of etching using resist pattern and product formed
US5684331A (en) 1995-06-07 1997-11-04 Lg Semicon Co., Ltd. Multilayered interconnection of semiconductor device
JPH09153545A (ja) * 1995-09-29 1997-06-10 Toshiba Corp 半導体装置及びその製造方法
JPH09306988A (ja) * 1996-03-13 1997-11-28 Sony Corp 多層配線の形成方法
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
JP4384733B2 (ja) 1996-04-26 2009-12-16 テキサス インスツルメンツ インコーポレイテツド 導体を分離するシリコンナイトライド側壁と上表面層
US5663108A (en) 1996-06-13 1997-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Optimized metal pillar via process
JP3713869B2 (ja) 1997-02-17 2005-11-09 ソニー株式会社 半導体装置の製造方法
JPH10313006A (ja) * 1997-05-14 1998-11-24 Sony Corp 半導体装置の製造方法
TW408433B (en) 1997-06-30 2000-10-11 Hitachi Ltd Method for fabricating semiconductor integrated circuit
JPH1140765A (ja) 1997-07-16 1999-02-12 Toshiba Corp 半導体記憶装置及びその製造方法
US6040604A (en) 1997-07-21 2000-03-21 Motorola, Inc. Semiconductor component comprising an electrostatic-discharge protection device
US5891799A (en) * 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
EP0908945A3 (en) * 1997-09-29 2000-09-27 Siemens Aktiengesellschaft Dual damascene with self aligned via interconnects
US6166403A (en) 1997-11-12 2000-12-26 Lsi Logic Corporation Integrated circuit having embedded memory with electromagnetic shield
US6143649A (en) 1998-02-05 2000-11-07 Micron Technology, Inc. Method for making semiconductor devices having gradual slope contacts
US5959357A (en) 1998-02-17 1999-09-28 General Electric Company Fet array for operation at different power levels
US6100190A (en) * 1998-02-19 2000-08-08 Rohm Co., Ltd. Method of fabricating semiconductor device, and semiconductor device
US6197696B1 (en) 1998-03-26 2001-03-06 Matsushita Electric Industrial Co., Ltd. Method for forming interconnection structure
JP3718058B2 (ja) * 1998-06-17 2005-11-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6184142B1 (en) 1999-04-26 2001-02-06 United Microelectronics Corp. Process for low k organic dielectric film etch
JP4094174B2 (ja) * 1999-06-04 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
US6133144A (en) * 1999-08-06 2000-10-17 Taiwan Semiconductor Manufacturing Company Self aligned dual damascene process and structure with low parasitic capacitance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102396074A (zh) * 2009-04-17 2012-03-28 昭和砚壳石油株式会社 具备边距的太阳能电池组件
CN102396074B (zh) * 2009-04-17 2014-09-17 昭和砚壳石油株式会社 具备边距的太阳能电池组件

Also Published As

Publication number Publication date
US6555464B2 (en) 2003-04-29
JP2000349150A (ja) 2000-12-15
KR100773182B1 (ko) 2007-11-02
US6774020B2 (en) 2004-08-10
US20020076921A1 (en) 2002-06-20
US6528400B2 (en) 2003-03-04
KR100798166B1 (ko) 2008-01-24
US20030139031A1 (en) 2003-07-24
KR20070051812A (ko) 2007-05-18
KR20010020946A (ko) 2001-03-15
KR20070103331A (ko) 2007-10-23
TW490844B (en) 2002-06-11
US20020127848A1 (en) 2002-09-12
US6340632B1 (en) 2002-01-22

Similar Documents

Publication Publication Date Title
JP4094174B2 (ja) 半導体装置の製造方法
US6090700A (en) Metallization method for forming interconnects in an integrated circuit
TWI536520B (zh) 半導體裝置及方法
US7563668B2 (en) Semiconductor device and method of manufacturing same
JP2002043419A (ja) 半導体装置の製造方法及び半導体装置
JP2001156170A (ja) 多層配線の製造方法
US8703606B2 (en) Method for manufacturing semiconductor device having a wiring structure
US6331734B1 (en) Semiconductor device and method for manufacturing the same
US7064044B2 (en) Contact etching utilizing multi-layer hard mask
JP2004179659A (ja) 集積回路におけるダマシン金属導体のためのビア形成
US7772112B2 (en) Method of manufacturing a semiconductor device
US20070018341A1 (en) Contact etching utilizing partially recessed hard mask
JP2004228111A (ja) 半導体装置及びその製造方法
US6849536B2 (en) Inter-metal dielectric patterns and method of forming the same
JP4057762B2 (ja) 半導体装置の製造方法
JP4566283B2 (ja) 半導体装置の製造方法
JP2000003912A (ja) 半導体装置の製造方法および半導体装置
JP2006135362A (ja) 半導体装置の製造方法
JP4110829B2 (ja) 半導体装置の製造方法
JP4232215B2 (ja) 半導体装置の製造方法
KR100774651B1 (ko) 반도체 소자의 구리배선 형성방법 및 구조
KR100772249B1 (ko) 듀얼 다마신을 이용한 금속 배선의 제조 방법
JPH11307528A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4094174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term