JP2006294771A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006294771A
JP2006294771A JP2005111587A JP2005111587A JP2006294771A JP 2006294771 A JP2006294771 A JP 2006294771A JP 2005111587 A JP2005111587 A JP 2005111587A JP 2005111587 A JP2005111587 A JP 2005111587A JP 2006294771 A JP2006294771 A JP 2006294771A
Authority
JP
Japan
Prior art keywords
connection hole
mask
pattern
wiring groove
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005111587A
Other languages
English (en)
Inventor
Masaki Okamoto
正喜 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005111587A priority Critical patent/JP2006294771A/ja
Publication of JP2006294771A publication Critical patent/JP2006294771A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】リソグラフィーのマージン不足を解消して、接続孔が密に形成された領域での接続孔を確実に形成し、接続孔と配線溝との位置ズレを解消して、デバイスの微細化に対応することを可能とする。
【解決手段】絶縁膜20上に配線溝パターン32を有するように第1マスク31を形成する工程と、前記第1マスク31上に接続孔パターン34を有するように第2マスク33を形成する工程と、前記第1マスク31と前記第2マスク33とを用いて前記絶縁膜20に配線溝26と接続孔25とを形成する工程とを備え、前記第1マスク31と前記第2マスク33とを用いて前記絶縁膜20に配線溝26と接続孔25とを形成する工程で前記絶縁膜20に接続孔25を先に形成する半導体装置の製造方法であって、前記接続孔パターン34は前記配線溝パターン32の配設方向に対して交差する方向に形成されるとともに、前記接続孔パターン34の端部は前記第1マスク31の一部上に形成される。
【選択図】図1

Description

本発明は、デバイスの微細化への適用が容易な半導体装置の製造方法に関するものである。
絶縁膜に配線溝とこの配線溝底部に接続孔とを形成した後、配線溝および接続孔に導電性材料を埋め込んで、溝配線とコンタクト部とを同時に形成する技術として、いわゆるデュアルダマシン法が知られている。この方法には、先に配線溝パターンを形成したハードマスク上にリソグラフィー技術により接続孔パターンの形成を行い、その後、エッチングにより接続孔と配線溝とを形成する、いわゆる先トレンチ方式が知られている(例えば、特許文献1参照。)。
従来の先トレンチ方式によるデュアルダマシン法の一例としては、絶縁膜上にハードマスクを形成した後、通常のリソグラフィー技術とエッチング技術とによってハードマスクに配線溝パターンを形成する。次に配線溝パターンが形成されたハードマスク上に、リソグラフィー技術により接続孔パターンが形成されたレジストマスクを形成した後、このレジストマスクを用い、必要に応じてハードマスクに接続孔パターンを延長形成する。この接続孔パターンは後に形成しようとする接続孔と同形状の孔パターンに形成されている。そして、レジストマスクおよびハードマスクを用いて、絶縁膜をエッチングする。このとき、絶縁膜には先に接続孔が形成されることになる。その後、ハードマスクおよび先に絶縁膜に形成した接続孔を利用して、絶縁膜に配線溝を形成していくとともに、接続孔を深さ方向に延長形成していく。このようにして、絶縁膜に配線溝と接続孔とが形成される。
デバイスの微細化が進むと、接続孔と配線溝との位置ズレによるショート、および接続孔が密に形成された領域での接続孔の未開口、リソグラフィーのマージン不足等が問題となる。一般的に露光装置の高NA(NA=開口数:Numerical Apertureの略)化、デバイス段差の低減、デバイスパターン制限等により回避する方策(例えば、特許文献2、3参照。)が講じられてきているが、それらの方策にも現状では技術的に限界がある。このため、更なる微細化を行うためには、他の技術開発が望まれている。
特開2000−150519号公報 特開2005−45084号公報 特開2000−216247号公報
解決しようとする問題点は、デバイスの微細化が進むと、接続孔と配線溝との位置ズレによるショートが発生する点、接続孔が密に形成された領域での接続孔が未開口となる点、リソグラフィーのマージンが不足してきている点である。
本発明は、リソグラフィーのマージン不足を解消して、接続孔が密に形成された領域での接続孔を確実に形成し、接続孔と配線溝との位置ズレを解消して、デバイスの微細化に対応することを課題とする。
本発明の半導体装置の製造方法は、絶縁膜上に配線溝パターンを有するように第1マスクを形成する工程と、前記第1マスク上に接続孔パターンを有するように第2マスクを形成する工程と、前記第1マスクと前記第2マスクとを用いて前記絶縁膜に配線溝と接続孔とを形成する工程とを備え、前記第1マスクと前記第2マスクとを用いて前記絶縁膜に配線溝と接続孔とを形成する工程で前記絶縁膜に接続孔を先に形成する半導体装置の製造方法であって、前記接続孔パターンは、前記配線溝パターンの配設方向に対して交差する方向に形成されるとともに、前記接続孔パターンの端部は前記第1マスクの一部上に形成されることを特徴とする。
本発明の半導体装置の製造方法は、前記接続孔パターンを前記配線溝パターンの配設方向に対して交差する方向に形成するとともに、前記接続孔パターンの端部を前記第1マスクの一部上に形成するため、接続孔パターンのリソグラフィーのマージンが確保され、配線溝パターンが形成された第1マスクが自己整合的に配線溝の配列方向の位置決めを行うので位置ずれを起こすことがなくなり、配線溝の配列方向に接続孔パターンを密に形成することができるので、デバイスの微細化に対応することができる。それにともなって、デバイス性能の向上、歩留りの向上が図れるという利点がある。
本発明の半導体装置の製造方法に係る一実施の形態の一例を、図1〜図3の製造工程図によって説明する。図1〜図3では、(1)〜(3)および(5)〜(9)に断面図を示し、(4)に平面レイアウト図を示す。また図1〜図3では、一例として、多層配線構造を形成するためプロセスの一つである、いわゆるデュアルダマシン方法による配線形成方法に適用した例を示す。特に、配線絶縁膜として低誘電率膜を用い、先に配線溝のマスクパターンニングを行い、その後、接続孔のパターンニングを形成し、順次、加工する工程を経て、配線溝と接続孔とを形成する製造方法を示す。
まず、図2によって、図示はしないトランジスタ等の素子、配線が形成された基盤11上に絶縁膜20、ハードマスクとなる第1マスク31を形成する方法を説明する。
図2(1)に示すように、基盤11上に、絶縁膜20を形成する。上記基盤11には、例えば半導体基板としてシリコン基板を用いる。上記絶縁膜20は、例えば、接続孔が形成される第1絶縁膜21および第2絶縁膜22を形成した後、配線が形成される第3絶縁膜23および第4絶縁膜24を順次成膜することにより形成される。
上記第1絶縁膜21は、例えば炭化シリコン(SiC)膜で形成し、その膜厚は例えば50nmとした。このSiC膜は、例えばトリメチルシラン(SiH(CH38)とヘリウム(He)との混合ガスを原料ガスに用いたCVD法により成膜することができる。
上記第2絶縁膜22は、例えば炭化酸化シリコン(SiOC)膜で形成し、その膜厚は例えば100nmとした。このSiOC膜は、例えばトリメチルシラン(SiH(CH38)と酸素(O2)との混合ガスを原料ガスに用いたCVD法により成膜することができる。
上記第3絶縁膜23は、例えば有機低誘電率膜で形成し、その膜厚は例えば100nmとした。この有機低誘電率膜は以下のようにして形成することができる。例えば、回転塗布装置を用いて溶媒に溶かした芳香族含有有機塗布材料、例えばポリテトラフルオロエチレン溶液を第2絶縁膜22表面に塗布する。その後、不活性なガス(例えば窒素(N2)もしくは希ガス)を用い、100℃、大気圧の雰囲気でベーキングを行い、溶媒を蒸発させる。次に不活性なガス(例えば窒素(N2)もしくは希ガス)雰囲気において300℃で熱処理を行って塗布膜を固化することによって、有機低誘電率膜が形成される。上記有機低誘電率膜とは、例えば誘電率が3.0以下の有機絶縁膜をいう。
上記第4絶縁膜24は、例えば酸化シリコン(SiO2)膜で形成し、その膜厚は例えば100nmとした。このSiO2膜は、例えばモノシラン(SiH4)と一酸化二窒素(N2O)との混合ガスを原料ガスに用いたCVD法により成膜することができる。
次に、第4絶縁膜24上に第1マスク31を形成する。この第1マスク31は、例えば窒化シリコン(SiN)膜で形成し、その膜厚は例えば50nmとした。このSiN膜は、例えばモノシラン(SiH4)と窒素(N2)との混合ガスを原料ガスに用いたCVD法により成膜することができる。
次に、第1マスク31上にレジストマスク35を形成する。このレジストマスク35は、第1マスク31上にレジスト塗布技術によりレジスト膜を形成した後、リソグラフィー技術により配線溝パターン36を形成することにより形成される。
次に、上記レジストマスク35をエッチングマスクに用いて第1マスク31をエッチングし、図2(2)に示すように、第1マスク31に配線溝パターン32を形成する。このエッチングには、例えば一般的な高周波方式のプラズマエッチング装置を用いることができる。このプラズマエッチング装置は、例えば、RFプラズマ電力を500Wで基盤11上に印加し、ジフロロシラン(CH22)とアルゴン(Ar)と酸素(O2)との混合ガスを用い、それらの流量をそれぞれ20cm3/min、400cm3/min、200cm3/minに設定した。また、エッチング雰囲気の圧力を6.7Paとした。
その後、レジストマスク35〔前記図2(1)参照〕を除去する。この除去加工は、例えば酸素(O2)ガスを用いたプラズマアッシングにより行うことができる。
次に、図1(3)の該略構成断面図および(4)の平面レイアウト図に示すように、上記第1マスク31を被覆するように、上記第4絶縁膜24上に第2マスク33を形成する。なお、(3)図は(4)図中のA−A’線断面を示す。
この第2マスク33は、レジスト塗布技術によりレジスト膜を形成した後、リソグラフィー技術により接続孔パターン34を形成することにより形成される。上記接続孔パターン34は以下のように形成される。すなわち、上記配線溝パターン32と交差する方向にかつ上記接続孔パターン34の少なくとも一部が上記配線溝パターン32にかかるように形成する。
例えば、図1(4)の2点鎖線で示す位置に接続孔を形成しようとする場合を説明する。例えば、2個以上の接続孔が配線溝パターン32の配設方向と交差する方向に配列されている場合には、上記配線溝パターン32と交差する方向に連続して接続孔パターン34を開口し、かつ、その接続孔パターン34の端部は、接続孔パターン34側から見て配線溝パターン32の外側に形成されている第1マスク31上にかかるように形成する。
例えば、接続孔が密に形成される領域では、配線溝パターン32が形成される最少ハーフピッチをa、配線溝パターンに対する接続孔パターンの最大位置ずれ量をb、その他のずれ要因によるずれ量をcとすれば、マージンXは、X=a−(b+c)で表される。なお、マージンXはaよりも大きくなることはない。つまりa以上になると、接続孔パターンが接続されなくともよい隣接する配線溝パターンと繋がる可能性が生じ、ショートの原因となるからである。
したがって、接続孔パターン34は配線溝パターンの配設方向に対して交差する方向(例えば直角方向)にマージンXだけ広げて形成することが好ましい。また、配線溝パターン32に一つの接続孔パターン34を形成する場合には、接続孔パターン34は配線溝パターンの両側方向にXだけ広げて形成することが好ましい。このように接続孔パターン34を形成することにより、従来は露光マージン不足から形成が困難であった配線溝パターン32の配設方向と直角方向に接続孔パターン34を配設することが可能になり、接続孔パターン34の高集積化が可能になる。
次に、図1(5)に示すように、上記第1マスク31、第2マスク33をエッチングマスクに用いて第4絶縁膜24から順にエッチングを行う。まず、第4絶縁膜24をエッチングし、接続孔25を形成する。この第4絶縁膜24は酸化シリコン膜で形成されているので、通常の酸化膜ドライエッチングの技術を用いることができる。そして、第4絶縁膜24の下地の第3絶縁膜23が有機低誘電率膜で形成されていることから、上記第4絶縁膜24のエッチングは第3絶縁膜23上で停止される。
上記第1マスク31に対して酸化シリコンからなる第4絶縁膜24を高選択的にエッチングする条件の一例を挙げると、RFプラズマ電力を1500Wとし、エッチングガスとしてオクタフルオロシクロブタン(C48)と酸素(O2)とアルゴン(Ar)との混合ガスを用い、それらの流量をそれぞれ20cm3/min、10cm3/min、500cm3/minに設定した。また、エッチング雰囲気の圧力を6.7Paとした。
次に、図1(6)に示すように、上記第2マスク33〔前記図1(5)参照〕、第1マスク31および第4絶縁膜24をエッチングマスクに用いたエッチング技術により、第3絶縁膜23をエッチングし、第3絶縁膜23に接続孔25を延長形成する。このエッチングでは、上記第3絶縁膜23が有機低誘電率膜で形成されていることから、レジストで形成されている第2マスク33も同時にエッチングされて除去されるが、酸化シリコン膜からなる第4絶縁膜24がエッチングマスクとして機能するので、第3絶縁膜23には第4絶縁膜に形成された接続孔25が延長形成されることになる。そして、表面には第1マスク31および第4絶縁膜24が露出され、SiOC膜で形成されている第2絶縁膜22上で上記接続孔25のエッチングは停止される。
上記第1マスク31および第4絶縁膜24に対して有機低誘電率膜からなる第3絶縁膜23を高選択的にエッチングする条件の一例を挙げると、RFプラズマ電力を500Wとし、エッチングガスとして窒素(N2)と水素(H2)との混合ガスを用い、それらの流量をそれぞれ50cm3/min、50cm3/minに設定した。また、エッチング雰囲気の圧力を6.7Paとした。
次に、図1(7)に示すように、第1マスク31をエッチングマスクに用いたエッチング技術により、SiOC膜からなる第2絶縁膜22に接続孔25を延長形成するとともに、酸化シリコン膜からなる第4絶縁膜24に上記第1マスク31に形成された配線溝パターン32を転写する配線溝26を形成する。なお、第2絶縁膜22に接続孔25が形成される際には第4絶縁膜24および第3絶縁膜23がエッチングマスクとなっている。
上記第2絶縁膜22および第4絶縁膜24のエッチングでは、例えば、一般的なドライエッチング装置を用いる。そしてエッチング条件の一例を挙げると、RFプラズマ電力を1500Wとし、エッチングガスとしてオクタフルオロシクロブタン(C48)と酸素(O2)とアルゴン(Ar)との混合ガスを用い、それらの流量をそれぞれ20cm3/min、10cm3/min、500cm3/minに設定した。また、エッチング雰囲気の圧力を6.7Paとした。
さらに、第1マスク31をエッチングマスクに用いたエッチングにより、有機低誘電率膜からなる第3絶縁膜23をエッチングして、上記配線溝26を延長形成する。この配線溝26のエッチングでは、第3絶縁膜23を加工する際にエッチング選択比が取れるSiOC膜からなる第2絶縁膜22がエッチングストッパとなるので、配線溝26は第2絶縁膜22上に形成されることになる。上記エッチングでは、各エッチングマスクとして機能する膜に対して被エッチング膜を高選択的にエッチングすることができるので、配線溝26と接続孔25とを位置ズレ補正するセルフアライン効果がある。
上記第3絶縁膜23のエッチングでは、例えば、一般的なドライエッチング装置を用いる。そしてエッチング条件の一例を挙げると、RFプラズマ電力を500Wとし、エッチングガスとして窒素(N2)と水素(H2)との混合ガスを用い、それらの流量をそれぞれ50cm3/min、50cm3/minに設定した。また、エッチング雰囲気の圧力を6.7Paとした。
次に、図3(8)に示すように、第4絶縁膜24および第2絶縁膜22をエッチングマスクに用いたエッチング技術により、第1絶縁膜21に配線溝26を延長形成する。このエッチングでは、第1マスク31〔前記図1(7)参照〕も同時にエッチング除去される。これにより、絶縁膜20に配線溝26と接続孔25とが形成された。
このエッチングでは、窒化シリコン膜からなる第1マスク31とSiC膜からなる第1絶縁膜21とを同時にエッチングするので、例えば、一般的なドライエッチング装置を用い、以下のようなエッチング条件とした。このエッチング条件の一例を挙げると、RFプラズマ電力を500Wとし、ジフロロシラン(CH22)とアルゴン(Ar)と酸素(O2)との混合ガスを用い、それらの流量をそれぞれ20cm3/min、400cm3/min、20cm3/minに設定した。また、エッチング雰囲気の圧力を6.7Paとした。
次に、図3(9)に示すように、スパッタリング法により、上記接続孔25および配線溝26の内面に図示はしないが、密着層、バリア層を形成した後、めっきシード層を形成する。次いで銅めっき法により、上記接続孔25および配線溝26の内部を銅で埋め込むとともに第4絶縁膜24上に銅膜27を形成する。次に、第4絶縁膜24上の余剰な銅膜27を除去して、図3(10)に示すように、上記接続孔25の内部にプラグ28を形成するとともに上記配線溝26の内部に配線29を形成する。上記〜上な銅膜27の除去は、例えば化学的機械研磨法による。
次に、各種の接続孔パターンの一例を、図4〜図9により説明する。各図面では、図面左側の(1)図は従来の配線溝パターンに対する接続孔パターンの形成位置を示す概略構成断面図であり、(2)図は従来の配線溝パターンに対する接続孔パターンの形成位置を示す平面レイアウト図であり、右側の(3)図は本発明の配線溝パターンに対する接続孔パターンの形成位置を示す概略構成断面図であり、(4)図は本発明の配線溝パターンに対する接続孔パターンの形成位置を示す平面レイアウト図である。なお、(1)図に示す断面図は(2)図に示す平面レイアウト図中のB−B’線断面を示し、(3)図に示す断面図は(4)図に示す平面レイアウト図中のC−C’線断面を示している。
例えば、図4(1)、(2)に示すように、従来では、配線溝パターン32が複数列に形成されていて、各配線溝パターン32の配設方向と交差する方向(例えば直角方向)に各配線溝パターン32に対応して配列されるように接続孔パターン34を形成する場合には、図4(3)、(4)に示すように、本発明では、各配線溝パターン32の配設方向と交差する方向(例えば直角方向)に溝パターン形状の接続孔パターン34を形成する。なお、通常、上記複数列に形成される配線溝パターン32は等間隔に形成されている。
また、図4(1)、(2)に示すように、従来では、隣接する配線溝パターン32の配設方向と交差する方向(例えば直角方向)に接続孔パターン34を配設する場合には、図4(3)、(4)に示すように、接続孔パターン34は、上記配線溝パターン32と交差する方向に連続して開口され、かつ、その接続孔パターン34の端部は、接続孔パターン34側から見て配線溝パターン32の外側に形成されている第1マスク31上にかかるように形成する。例えば、接続孔が密に形成される領域では、先に説明したように、接続孔パターン34は配線溝パターンの配設方向に対して交差する方向(例えば直角方向)にマージンXだけ広げて形成する。
また、図4(1)、(2)に示すように、従来では、配線溝パターン32に一つの接続孔パターン134を形成する場合には、図4(3)、(4)に示すように、接続孔パターン34は配線溝パターン32の両側方向にマージンXだけ広げて形成することが好ましい。
次に、露光装置のマスク合わせずれ等により前記図4によって説明した配線溝パターンに対して接続孔パターンがずれて形成されるような場合についての効果を図5によって説明する。
例えば、図5(1)、(2)に示すように、配線溝パターン32に対して接続孔パターン134aが図面右方向にずれた場合では、図5(3)、(4)に示すように、溝パターン形状に形成されている接続孔パターン34aは設計された位置に接続孔が形成されるように形成される。この結果、配線溝と接着孔との間隔(ショートマージン)を変えずに、配線溝の底部に所望の開口面積を有する接続孔が形成されるようになる。
例えば、図5(1)、(2)に示すように、配線溝パターン32に対して接続孔パターン134b、134cが図面右方向にずれた場合では、図5(3)、(4)に示すように、マージンXだけ大きく形成されている接続孔パターン34b、34cは設計された位置に接続孔が形成されるように形成される。この結果、配線溝の底部に所望の開口面積を有する接続孔が形成されるようになる。上記図5では、図面右方向にずれた場合を説明したが、図面左方向にずれた場合も上記説明したのと同様なことがいえる。
次に、図6(1)、(2)に示すように、従来では、隣接する幅広の配線溝パターン32の配設方向と交差する方向(例えば直角方向)で、かつ配線溝パターン32間の第1マスク31を挟む位置に接続孔パターン34を配設する場合には、図6(3)、(4)に示すように、接続孔パターン34は、従来形成されていた位置を開口するとともに上記隣接する配線溝パターン32間の第1マスク31上も開口して、長円形状の接続孔パターンに形成される。そして、先に説明したように、接続孔パターン34は配線溝パターンの配設方向に対して交差する方向(例えば直角方向)にマージンXだけ広げて形成することが好ましい。ここでいう幅広の配線溝パターン32は、例えば接続孔パターン134の径よりも広い幅の配線溝パターンをいう。
次に、露光装置のマスク合わせずれ等により前記図6によって説明した配線溝パターン32に対して接続孔パターン34がずれて形成されるような場合についての効果を図7によって説明する。
例えば、図7(1)、(2)に示すように、露光装置のマスク合わせ精度等により配線溝パターン32に対して接続孔パターン134、134が図面右方向にずれた場合では、図7(3)、(4)に示すように、マージンXだけ大きく形成されている接続孔パターン34は設計された位置に接続孔が形成されるように形成される。この結果、配線溝の底部に所望の開口面積を有する接続孔が形成されるようになる。上記図7では、図面右方向にずれた場合を説明したが、図面左方向にずれた場合も上記説明したのと同様なことがいえる。なお、図示はしないが、幅広の配線溝パターン中に孤立して形成される接続孔パターンについては、本発明の如くマージンXを考慮した接続孔パターンに形成してもしなくともどちらでもよい。
次に、図8(1)、(2)に示すように、従来では、広い領域に一本の配線溝パターン32に接続孔パターン134を配設する場合には、図8(3)、(4)に示すように、接続孔パターン34は、従来形成されていた位置を開口するとともに上記配線溝パターン32の両側に形成されている第1マスク31上の一部も開口して、長円形状の接続孔パターンに形成される。そして、先に説明したように、接続孔パターン34は配線溝パターンの配設方向に対して交差する方向(例えば直角方向)にマージンXだけ広げて形成することが好ましい。
次に、露光装置のマスク合わせずれ等により前記図8によって説明した配線溝パターン32に対して接続孔パターン34がずれて形成されるような場合についての効果を図9によって説明する。
例えば、図9(1)、(2)に示すように、露光装置のマスク合わせ精度等により配線溝パターン32に対して接続孔パターン134が図面右方向にずれた場合では、図9(3)、(4)に示すように、マージンXだけ大きく形成されていた接続孔パターン34は配線溝パターン32に対して設計された位置に接続孔が形成されるように形成される。この結果、配線溝の底部に所望の開口面積を有する接続孔が形成されるようになる。
上記各説明では、最大のずれ量を考慮して、マージンXとずれ量が一致しているように図示されているが、マージンXよりもずれ量が小さければ、配線溝の底部に所望の開口面積を有する接続孔が形成される。また、上記マージンXの値は、露光装置のマスク合わせ精度、レジストパターンの寸法精度、エッチング加工精度等を考慮して、先に示したマージンXの関係式によって適宜設定される。
このように、本発明の接続孔パターン34を形成することにより、従来は露光マージン不足から形成が困難であった配線溝パターン32の配設方向と直角方向に接続孔パターン34を配設することが可能になり、接続孔パターン34の高集積化が可能になる。なお、配線溝パターン32の配設方向に形成される接続孔パターン34は、リソグラフィー技術の解像限界を最小間隔として形成することができる。
本発明の半導体装置の製造方法に係る一実施の形態の一例を示した製造工程図である。 本発明の半導体装置の製造方法に係る一実施の形態の一例を示した製造工程図である。 本発明の半導体装置の製造方法に係る一実施の形態の一例を示した製造工程図である。 接続孔パターンの形成位置の一例を示した概略構成断面図および平面レイアウト図である。 図4に示した接続孔パターンが位置ずれした状態を示した概略構成断面図および平面レイアウト図である。 接続孔パターンの形成位置の一例を示した概略構成断面図および平面レイアウト図である。 図6に示した接続孔パターンが位置ずれした状態を示した概略構成断面図および平面レイアウト図である。 接続孔パターンの形成位置の一例を示した概略構成断面図および平面レイアウト図である。 図8に示した接続孔パターンが位置ずれした状態を示した概略構成断面図および平面レイアウト図である。
符号の説明
20…絶縁膜、25…接続孔、26…配線溝、31…第1マスク、32…配線溝パターン、33…第2マスク、34…接続孔パターン

Claims (5)

  1. 絶縁膜上に配線溝パターンを有するように第1マスクを形成する工程と、
    前記第1マスク上に接続孔パターンを有するように第2マスクを形成する工程と、
    前記第1マスクと前記第2マスクとを用いて前記絶縁膜に配線溝と接続孔とを形成する工程とを備え、
    前記第1マスクと前記第2マスクとを用いて前記絶縁膜に配線溝と接続孔とを形成する工程で前記絶縁膜に接続孔を先に形成する
    半導体装置の製造方法であって、
    前記接続孔パターンは、前記配線溝パターンの配設方向に対して交差する方向に形成されるとともに、前記接続孔パターンの端部は前記第1マスクの一部上に形成される
    ことを特徴とする半導体装置の製造方法。
  2. 前記配線溝パターンは複数列に形成され、
    前記接続孔パターンは前記配線溝パターン間の第1マスク上の一部を横切るように形成される
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記配線溝パターンは前記接続孔パターンの径よりも幅広く形成され、
    前記配線溝パターンの側壁側に形成される前記接続孔パターンは前記配線溝パターンの当該側壁側の前記第1マスクの一部上に延長形成されている
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  4. 前記接続孔パターンは長円形状に形成される
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  5. 前記絶縁膜は有機低誘電率膜を含む
    ことを特徴とする請求項1記載の半導体装置の製造方法。
JP2005111587A 2005-04-08 2005-04-08 半導体装置の製造方法 Pending JP2006294771A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005111587A JP2006294771A (ja) 2005-04-08 2005-04-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005111587A JP2006294771A (ja) 2005-04-08 2005-04-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006294771A true JP2006294771A (ja) 2006-10-26

Family

ID=37415036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005111587A Pending JP2006294771A (ja) 2005-04-08 2005-04-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006294771A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010143245A1 (ja) * 2009-06-08 2010-12-16 パナソニック株式会社 配線形成方法及び半導体装置
WO2011018857A1 (ja) * 2009-08-14 2011-02-17 富士通セミコンダクター株式会社 半導体装置の製造方法
CN102522371A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 接触孔的制作方法
US8426978B2 (en) 2009-02-17 2013-04-23 Panasonic Corporation Semiconductor device including a first wiring having a bending portion and a via including the bending portion
US8492271B2 (en) 2011-03-29 2013-07-23 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8652968B2 (en) 2012-01-11 2014-02-18 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003913A (ja) * 1998-03-26 2000-01-07 Matsushita Electric Ind Co Ltd 配線構造体の形成方法
JP2000349150A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd 半導体装置およびその製造方法
JP2003318258A (ja) * 2002-04-17 2003-11-07 Samsung Electronics Co Ltd 低誘電率絶縁膜を利用したデュアルダマシン配線の形成方法
JP2004228308A (ja) * 2003-01-22 2004-08-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003913A (ja) * 1998-03-26 2000-01-07 Matsushita Electric Ind Co Ltd 配線構造体の形成方法
JP2000349150A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd 半導体装置およびその製造方法
JP2003318258A (ja) * 2002-04-17 2003-11-07 Samsung Electronics Co Ltd 低誘電率絶縁膜を利用したデュアルダマシン配線の形成方法
JP2004228308A (ja) * 2003-01-22 2004-08-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426978B2 (en) 2009-02-17 2013-04-23 Panasonic Corporation Semiconductor device including a first wiring having a bending portion and a via including the bending portion
US8841774B2 (en) 2009-02-17 2014-09-23 Panasonic Corporation Semiconductor device including a first wiring having a bending portion a via
WO2010143245A1 (ja) * 2009-06-08 2010-12-16 パナソニック株式会社 配線形成方法及び半導体装置
WO2011018857A1 (ja) * 2009-08-14 2011-02-17 富士通セミコンダクター株式会社 半導体装置の製造方法
US8703606B2 (en) 2009-08-14 2014-04-22 Fujitsu Semiconductor Limited Method for manufacturing semiconductor device having a wiring structure
JP5488603B2 (ja) * 2009-08-14 2014-05-14 富士通セミコンダクター株式会社 半導体装置の製造方法
US8492271B2 (en) 2011-03-29 2013-07-23 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
CN102522371A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 接触孔的制作方法
US8652968B2 (en) 2012-01-11 2014-02-18 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
KR100780986B1 (ko) 반도체장치 및 그 제조방법
US8530352B2 (en) Methods of patterning a material
JP2006294771A (ja) 半導体装置の製造方法
JP2008311504A (ja) 半導体集積回路
US6297145B1 (en) Method of forming a wiring layer having an air bridge construction
JPH10209273A (ja) 半導体装置の製造方法
CN100382303C (zh) 半导体器件
JPH03196662A (ja) 半導体集積回路の配線構造およびその製造方法
JP2001102447A (ja) コンタクト構造の製造方法
JP2005183778A (ja) 半導体装置の製造方法
JPH0629285A (ja) 半導体装置
JPH08130220A (ja) 半導体装置におけるコンタクト部およびその形成方法
JPH09129732A (ja) 半導体装置の製造方法
JP4114215B2 (ja) コンタクトホールの形成方法
JP2007281197A (ja) 半導体装置及びその製造方法
KR100245091B1 (ko) 반도체 소자의 도전배선 형성방법
JPH08186171A (ja) 半導体装置およびその製造方法
JPS6366425B2 (ja)
JP2006049401A (ja) 半導体装置およびその製造方法
KR100318470B1 (ko) 반도체소자제조방법
CN103545246B (zh) 半导体结构的形成方法
JP2015061032A (ja) 半導体装置およびその製造方法
JP2006108336A (ja) 半導体装置の製造方法
JPH0817914A (ja) 半導体装置の製造方法
JPH0936222A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080306

RD02 Notification of acceptance of power of attorney

Effective date: 20091009

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100511