JP2006049401A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 微細なコンタクトホールであっても絶縁膜の段差部分に目標通りの形状のテーパーを安定的に形成できる方法を提供する。
【解決手段】 半導体基板１の上面に絶縁膜２が形成されている。絶縁膜２の上面にレジスト膜３を形成する。レジスト膜３を利用した等方性エッチング処理により、絶縁膜２をその膜厚の途中まで除去する。レジスト膜３を利用した異方性エッチング処理により、半導体基板１に達するまで絶縁膜２を除去する。レジスト膜３を除去した後、絶縁膜２に対して等方性エッチング処理が施される。この上面に金属膜が形成される。
【選択図】 図１

Description

本発明は、半導体装置およびその製造方法に係わり、特に、半導体装置の開口パターンの形成方法に係わる。

近年、半導体装置の高集積化に伴い、コンタクトホールの微細化が進んでいる。このため、コンタクトホール領域における金属配線膜のステップカバレージ（段差被覆性）が悪化し、断線等が生じるおそれがある。そこで、コンタクトホールの段差部分にテーパー形状を施すことによって断線等を防止する製造方法が導入されている。

特許文献１には、コンタクトホールにテーパー形状を設ける一般的な方法が記載されている。即ち、特許文献１に記載の方法においては、まず、図５に示すように、半導体基板の上面に絶縁膜を形成し、さらにその絶縁膜の上面にレジスト膜を選択的に形成する。続いて、そのレジスト膜を利用して絶縁膜に対して等方性エッチングを行う。このとき、コンタクトホールを形成する領域の絶縁膜を少しだけ残しておく。そして、コンタクトホールを形成する領域に残っている絶縁膜を異方性エッチングで除去する。これにより、良好なテーパー形状が得られる。

しかし、特許文献１に記載の方法では、微細なコンタクトホールに対して良好なテーパー形状を得るために等方性エッチング量を増加させると、図６に示すように、絶縁膜とレジスト膜との接触面積が小さくなってしまう。このため、レジスト膜が絶縁膜から剥れてしまうおそれがある。そして、もし、エッチング工程の途中でレジスト膜が剥れてしまうと、最終的に残る絶縁膜の形状が目標形状と異なってしまう。すなわち、コンタクトホールの形状が崩れてしまう。

なお、特許文献１には、レジスト膜が浮いてしまうことを回避するために、ウェット処理およびドライ処理を組み合わせた等方性エッチングを行う旨の記載があるが、ウェット処理／ドライ処理の配分の制御は容易ではなく、良好なテーパー形状を安定的に得ることは困難である。また、ウェット処理およびドライ処理を組み合わせたとしても、絶縁膜とレジスト膜との接触面積が小さくなることにはかわりがないので、レジスト膜が絶縁膜から剥れてしまうおそれは残る。

このように、特許文献１に記載の方法は、微細加工時には、良好なテーパー形状を安定的に得ることは困難である。
特許文献２には、文献１に記載の等方性エッチング工程の前に異方性エッチングを行う製造方法が記載されている。また、特許文献３には、等方性ウェットエッチング、等方性ドライエッチング、異方性ドライエッチングの順番でコンタクトホールを形成する方法、および等方性ウェットエッチング、異方性ドライエッチング、等方性ドライエッチングの順番でコンタクトホールを形成する方法が記載されている。しかし、これらの製造方法によっても、特許文献１に関連して記載した上述の問題点が解決されるわけではない。
特開平１１−４０５１４号公報（図１〜図３、明細書の段落００１７〜００２１） 特開平９−２６０３４７号公報（図１、明細書の段落００１８〜００２０） 特開平８−１９１１０３号公報（図１〜図２、明細書の段落００１４〜００２１）

上述のように、従来技術においては、半導体装置の集積度が高くなり微細化が進むと、コンタクトホールの段差部分に設けるテーパーを目標通りの形状に形成することが困難であった。

本発明の目的は、微細なコンタクトホールまたは開口パターンであっても、絶縁膜の段差部分に目標通りの形状のテーパーが安定的に形成された半導体装置およびその製造方法を提供することである。

本発明の半導体装置の製造方法は、半導体基板上の絶縁膜に開口パターンを形成する工程を含む方法であって、下記の第１〜第５の工程を有する。第１の工程では、上記絶縁膜の上面に所定のパターンのレジスト膜を形成する。第２の工程では、上記レジスト膜を利用した等方性エッチングで上記絶縁膜をその膜厚の途中まで除去する。第３の工程では、上記レジスト膜を利用した異方性エッチングで上記半導体基板に達するまで上記絶縁膜を除去する。第４の工程では、上記レジスト膜を除去する。第５の工程では、上記レジスト膜を除去した後に上記絶縁膜に対して等方性エッチング処理を施す。

上記製造方法において、第２の工程では、レジスト膜が絶縁膜から剥れない程度の接触面積が残る範囲内で等方性エッチングを行う。よって、第２〜第３の工程におけるエッチング処理の途中でレジスト膜が剥れることはない。また、第５の工程の等方性エッチング処理は、レジスト膜が除去された後に行われるので、絶縁膜が全体的にエッチングされて小さくなる。これにより、微細な絶縁膜の上下に配設される導体又は半導体を接続する開口パターンの形成が可能になる。

上記製造方法において、上記第５の工程の終了後に残される絶縁膜の形状が、その残される絶縁膜の中央部の高さＴおよび底面の長さＬの関係が１≦Ｌ／Ｔ≦４である場合に有用である。Ｌ／Ｔ＞４である場合は、第２の工程の等方性エッチング処理によるエッチング量を増やしても、絶縁膜とレジスト膜との接触面積が小さくなることはなく、エッチング処理の途中でレジスト膜が剥れる可能性は低い。また、Ｌ／Ｔ＜１である場合は、第２の工程の等方性エッチング処理で絶縁膜の端部にテーパー形状を設けようとしても、絶縁膜の端部と半導体基板の表面との段差はさほど小さくならず、ステップカバレージの改善効果は少ない。

また、上記第５の工程の終了後に形成される開口パターン端部の絶縁膜の高さが、その残される絶縁膜の中央部の高さの半分以下である場合に有用である。このような形状とすれば、絶縁膜の端部と半導体基板の表面との段差は小さく、ステップカバレージが改善される。

本発明によれば、微細な開口パターンを形成する際であっても、エッチング処理の途中でレジスト膜の剥離が発生することはない。よって、ステップカバレージを改善するためのテーパー形状を安定的に目標通りに形成できる。したがって、集積度の高い半導体装置において、金属配線の断線等を回避できる。

図１は、本発明の半導体装置の製造方法の一実施形態を示す工程図である。ここでは、半導体基板に所定の半導体領域が形成された後の開口パターン（以下では、コンタクトホール）を形成する工程についてのみ示す。

図１（ａ）に示すように、半導体基板１の上面に絶縁膜２が形成されている。ここで、絶縁膜２は、特に限定されるものではないが、例えば、減圧ＣＶＤ法により形成される。また、絶縁膜２の厚さは、例えば、数１００ｎｍ〜数μｍ程度である。なお、図１においては、半導体基板１と比較して絶縁膜２が厚く描かれているが、実際には、絶縁膜２は、半導体基板１と比較して十分に薄く形成される。

絶縁膜２の上面に、例えばホトリソグラフィ法により、所定パターンのレジスト膜３が形成される。レジスト膜３は、絶縁膜２にコンタクトホールを形成するためのマスクであり、開口部４を有している。（第１の工程）

続いて、図１（ｂ）に示すように、レジスト膜３を利用した等方性エッチング処理により、絶縁膜２をその膜厚の途中まで除去する。すなわち、レジスト膜３の開口部４の直下の絶縁膜２を所定の厚さだけ残すように等方性エッチング処理が施される。このとき、等方性エッチング処理は、絶縁膜２とレジスト膜３との接触面積が一定値以下にならない範囲で行われる。具体的には、等方性エッチング処理の終了時にレジスト膜３が絶縁膜２から剥離しない程度に十分な接触面積が残る範囲内でエッチング処理が施される。目安としては、特に限定されるものではないが、絶縁膜２とレジスト膜３との接触面の幅（ここでは、図１（ｂ）の紙面上の横方向）が１μｍ以上残るようにする。そして、この等方性エッチング処理により、コンタクトホールの段差部分にテーパー形状が形成される。なお、等方性エッチング処理の具体的な手法は、特に限定されるものではなく、等方性ドライエッチングであってもよいし、等方性ウェットエッチングであってもよいし、それらの組合せであってもよい。（第２の工程）

上述の等方性エッチングの後、図１（ｃ）に示すように、レジスト膜３を利用した異方性エッチング処理により、半導体基板１に達するまで絶縁膜２を除去する。すなわち、レジスト膜３の開口部４から半導体基板１への垂線方向に絶縁膜２を貫通するホールを形成する。なお、この異方性エッチング処理は、特に限定されるものではないが、例えば、プラズマエッチングである。（第３の工程）

上述の等方性エッチング／異方性エッチングが終了すると、レジスト膜３を除去する。ここで、一般的な半導体装置の製造方法においては、レジスト膜は、すべてのエッチング処理が終了した後に除去される。しかし、実施形態の方法では、すべてのエッチング処理が終了する前にレジスト膜３が除去される。なお、レジスト膜３の除去方法は、特に限定されるものではないが、例えば、Ｏ２プラズマ中で灰化させて除去する方法や、強い酸化溶液中で酸化させて除去する方法などで行われる。（第４の工程）

レジスト膜３が除去された後、図１（ｄ）に示すように、等方性エッチング処理が施される。このとき、残されている絶縁膜２は、全方向からエッチングされる。すなわち、残されている絶縁膜２の上面、テーパー面、端部側面がそれぞれほぼ等しくエッチングされる。これにより、残されている絶縁膜２のサイズが小さくなるので、コンタクトホールを形成するための微細加工が可能になる。なお、等方性エッチング処理の具体的な手法は、特に限定されるものではなく、等方性ドライエッチングであってもよいし、等方性ウェットエッチングであってもよいし、それらの組合せであってもよい。（第５の工程）

この後、絶縁膜２および絶縁膜２が除去されて半導体基板１の表面が露出している領域の上面にアルミニウム等で金属膜を形成する。これにより、半導体基板１の所定の領域の接触する配線パターンが得られる。このとき、実施形態の方法で製造された半導体装置では、コンタクトホールの段差部分がテーパー形状なので、ステップカバレージが良好であり、断線等が生じにくくなっている。

このように、実施形態の製造方法においては、絶縁膜２とレジスト膜３との接触面積が小さくなる構造を経ることなくコンタクトホールを形成できるので、エッチング処理の途中でレジスト膜３の剥離が生じることがなく、コンタクトホールの段差部分に目標形状通りのテーパーを形成できる。また、レジスト膜３を除去した後にさらに等方性エッチング処理を施すことにより、残されている絶縁膜２の所望のサイズにまで小さくできるので、微細なコンタクトホールを形成できる。

図２は、本発明の製造方法の適用例である。ここでは、ＭＯＳトランジスタのゲート電極の近傍にコンタクトホールを形成する場合を想定している。すなわち、ゲート電極１１を取り囲む絶縁膜２にテーパー形状を形成する場合を想定している。この場合、コンタクトホールは、例えば、ＭＯＳトランジスタのソース領域に金属配線を接続する。なお、図２に示すテーパー形状は、図１（ｄ）に示した状態に相当する。

本発明の製造方法は、図２（ａ）〜図２（ｃ）に示すトレンチゲート型のＭＯＳトランジスタに適用することもできるし、図２（ｄ）に示すプレーナ型のＭＯＳトランジスタに適用することもできる。トレンチゲート型のＭＯＳトランジスタに適用する場合、ゲート電極１１は、その上端部が半導体基板１の表面よりも低い高さ位置にある構成であってもよいし（図２（ａ））、その上端部が半導体基板１の表面と一致する高さ位置にある構成であってもよいし（図２（ｂ））、その上端部が半導体基板１の表面よりも高い高さ位置にある構成であってもよい（図２（ｃ））。さらに、図２（ｅ）に示すように、絶縁膜２の断面形状の縦横比が概ね１：１程度であってもよい。

図３は、本発明の製造方法がさほど有用と思われない形状の例である。図３（ａ）に示す例では、半導体基板１の表面上に形成される絶縁膜２の高さＡが十分に小さい。この場合、コンタクトホールを形成するための絶縁膜２による段差が小さく、半導体基板１および絶縁膜２に跨るように形成される金属膜の断線が生じにくいので、絶縁膜２の端部にテーパー形状を設ける必要性が少ない。

図３（ｂ）に示す例では、互いに隣接する絶縁膜２どうしの間の距離Ｂが広い。この場合、金属膜と半導体基板１との接触面積が十分に広くなるので、絶縁膜２の端部にテーパー形状を設ける必要性が少ない。

図３（ｃ）に示す例では、絶縁膜２の長さＣが十分に長い。この場合、深いテーパー形状を得るために等方性エッチング処理のエッチング量を増やしても、絶縁膜２とレジスト膜との接触領域の面積を十分に確保できるので、図５〜図６に示した従来技術の方法であっても、エッチング処理の途中でレジスト膜が剥離することはない。

次に、図３に示す例を考慮し、本発明の製造方法を使用することが特に有用な形状について検討する。
図４は、最終的に形成されるコンタクトホールの目標形状（すなわち、最終的に残される絶縁膜２の目標形状）について説明するための図である。本発明の製造方法は、最終的に残される絶縁膜２の中央部の高さＴおよび底面の長さＬの関係が１≦Ｌ／Ｔ≦４となる場合に特に効果的である。すなわち、Ｌ／Ｔ＞４である場合は、図３（ｃ）を参照しながら説明したように、深いテーパー形状を得るために等方性エッチング処理のエッチング量を増やしたとしても、絶縁膜２とレジスト膜（図１に示すレジスト膜３）との接触領域の面積を十分に確保できるので、本発明の製造方法を導入しなくても、エッチング処理の途中でレジスト膜が剥離することはない。一方、Ｌ／Ｔ＜１である場合は、等方性エッチング処理で絶縁膜２の端部にテーパー形状を形成しようとしても、その絶縁膜２の端部の高さＴx はさほど小さくならない。なお、絶縁膜２の端部の高さＴx を小さく出来ないとすると、テーパー形状を設けたとしても、結局は、絶縁膜２の端部と半導体基板１の表面との段差が大きく、ステップカバレージはさほど改善しない。

最終的に残される絶縁膜２の端部の高さＴx は、例えば、絶縁膜２の中央部の高さＴの半分以下であることが望ましい。このような形状とすれば、絶縁膜２の端部と半導体基板１の表面との段差が小さくなるので、ステップカバレージの改善が可能となる。さらに、絶縁膜２の端部の高さＴx の目標値（すなわち、設計値）は、ステップカバレージの改善を図るためには可能な限り小さいことが望ましい。しかし、仮に、絶縁膜２の端部の高さＴx の目標値をゼロとすると、製造誤差等により絶縁膜２が必要以上にエッチングされてしまい、その底面の長さＬが設計値よりも小さくなってしまうおそれがある。そして、最終的に残される絶縁膜２の底面の長さＬが設計値よりも小さくなると、電極等（図２〜図３では、ゲート電極１１）との間の絶縁性または耐圧が低下してしまう。したがって、最終的に残される絶縁膜２の端部の高さＴx の目標値は、製造誤差の最大値を考慮し、最終的に残される絶縁膜２の底面の長さＬが設計値よりも小さくなることがない範囲内で、出来るだけ小さくすることが望ましい。

さらに、本発明の製造方法は、最終的に残された互いに隣接する絶縁膜２どうしの間の距離Ｂ（すなわち、絶縁膜２が除去された半導体基板１の表面領域の幅）が、コンタクトホールに形成される金属膜１２の厚さＨの２倍よりも小さいときに有用である。金属膜１２の厚さＨに対して距離Ｂが十分に大きければ、ステップカバレージが悪化する可能性が低いからである。

なお、図３〜図４を参照しながら本発明の製造方法が有用な態様及び有用でない態様について説明したが、有用でないと思われる態様に本発明を適用すること自体は可能ではあり、また、有用でないと思われる態様に本発明の製造方法を適用することを排除するものでもない。必ずしも有用でない態様であっても、若干の改善効果は期待できる。

また、レジスト膜３を利用した等方性エッチング処理、レジスト膜３を利用した異方性エッチング処理、およびレジスト膜３を除去した後の等方性エッチング処理の各エッチング量は、それぞれ、最終的に残される絶縁膜２の形状が図４を参照しながら説明した目標形状に一致するように適切に決定される。

本発明の半導体装置の製造方法の一実施形態を示す工程図である。 本発明の製造方法の適用例である。 本発明の製造方法がさほど有用と思われない形状の例である。 最終的に形成されるコンタクトホールの目標形状について説明する図である。 従来技術に係る製造方法の工程の一部を示す図である。 従来技術の問題点を説明する図である。

符号の説明

１ 半導体基板
２ 絶縁膜
３ レジスト膜
４ 開口部
１１ ゲート電極
１２ 金属膜

Claims (4)

1. 半導体基板上の絶縁膜に開口パターンを形成する工程を有する半導体装置の製造方法であって、
   上記絶縁膜の上面に所定のパターンのレジスト膜を形成する第１の工程と、
   上記レジスト膜を利用した等方性エッチングで上記絶縁膜をその膜厚の途中まで除去する第２の工程と、
   上記レジスト膜を利用した異方性エッチングで上記半導体基板に達するまで上記絶縁膜を除去する第３の工程と、
   上記レジスト膜を除去する第４の工程と、
   上記レジスト膜を除去した後に上記絶縁膜に対して等方性エッチング処理を施す第５の工程、
   を有する半導体装置の製造方法。
2. 上記第５の工程の終了後に残される絶縁膜の形状は、その残される絶縁膜の中央部の高さＴおよび底面の長さＬの関係が１≦Ｌ／Ｔ≦４であることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 上記第５の工程の終了後に形成される開口パターン端部の絶縁膜の高さは、その残される絶縁膜の中央部の高さの半分以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
4. 半導体基板上の絶縁膜に開口パターンが形成された半導体装置であって、
   上記開口パターンが、
   上記絶縁膜の上面に所定のパターンのレジスト膜を形成する第１の工程と、
   上記レジスト膜を利用した等方性エッチングで上記絶縁膜をその膜厚の途中まで除去する第２の工程と、
   上記レジスト膜を利用した異方性エッチングで上記半導体基板に達するまで上記絶縁膜を除去する第３の工程と、
   上記レジスト膜を除去する第４の工程と、
   上記レジスト膜を除去した後に上記絶縁膜に対して等方性エッチング処理を施す第５の工程、により形成される
   ことを特徴とする半導体装置。
   
   
   

Images