JP2006013142A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006013142A JP2006013142A JP2004188356A JP2004188356A JP2006013142A JP 2006013142 A JP2006013142 A JP 2006013142A JP 2004188356 A JP2004188356 A JP 2004188356A JP 2004188356 A JP2004188356 A JP 2004188356A JP 2006013142 A JP2006013142 A JP 2006013142A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- etching
- forming
- contact hole
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
【課題】 工程を大幅に増加させずに導電層を形成しやすい形状のコンタクトホールの形成、特にウェットエッチング後にドライエッチングをより確実に行うことによってコンタクトホールの形状不良を低減することができる半導体装置の製造方法を提供する。
【解決手段】 シリコン基板1上に形成されている層間絶縁膜2上に第1マスク3を形成する第1マスク形成工程と、層間絶縁膜2の途中までエッチングして第1凹部4aを形成する第1エッチング工程と、第1マスク3を除去する第1マスク除去工程と、第1エッチング工程により形成された第1凹部4a内に開口部を有するように第2マスク5を形成する第2マスク形成工程と、層間絶縁膜をシリコン基板1の表面に達するまでエッチングしてコンタクトホール4を形成する第2エッチング工程と、第2マスク5を除去する第2マスク除去工程とを有する。
【選択図】図2
【解決手段】 シリコン基板1上に形成されている層間絶縁膜2上に第1マスク3を形成する第1マスク形成工程と、層間絶縁膜2の途中までエッチングして第1凹部4aを形成する第1エッチング工程と、第1マスク3を除去する第1マスク除去工程と、第1エッチング工程により形成された第1凹部4a内に開口部を有するように第2マスク5を形成する第2マスク形成工程と、層間絶縁膜をシリコン基板1の表面に達するまでエッチングしてコンタクトホール4を形成する第2エッチング工程と、第2マスク5を除去する第2マスク除去工程とを有する。
【選択図】図2
Description
本発明は、半導体装置の製造方法における電気接続配線の形成方法に係り、特にコンタクトホールの形成方法に関する。
半導体装置の微細化が進み、半導体装置における電気配線もそれに伴って高密度化が要求されている。電気配線の高密度化には、多層配線技術が用いられている。多層配線はまず、トランジスタ等の半導体素子が形成されている半導体基板の表面に層間絶縁膜を形成し、その上にアルミニウム等を用いた電気配線が形成される。さらに、その電気配線の上に層間絶縁膜を形成し、その上に電気配線を形成する。このような構造を繰返し形成することにより多層配線が形成される。層間絶縁膜で隔離されている半導体素子と電気配線、あるいは電気配線同士を電気的に接続するために、その層間絶縁膜にコンタクトホールを形成する。そして、コンタクトホールに導電膜を埋め込むことによって、半導体素子と電気配線あるいは電気配線同士の電気的な接続を行う。
コンタクトプラグ及び電気配線の形成方法の一例について説明する。まず、層間絶縁膜上にフォトリソグラフィ法により、パターン形成されたフォトレジストをマスクとして、ウェットエッチング法により、層間絶縁膜の途中までエッチングする。さらに、ドライエッチング法にて半導体素子の電気接続領域あるいは電気配線上まで層間絶縁膜をエッチングする。この2段階のエッチングを行うことにより、形成されるコンタクトホールの開口部が広くなり、導電層を形成しやすくできる利点がある。
ここで、電気配線の高密度化を行う方法として、特許文献1では、同じ層に形成されている隣接しているコンタクトホールに埋め込まれている導電層、すなわちコンタクトプラグと電気配線の電気的接続方法について説明している。まず、半導体基板に形成されている第1のコンタクトプラグと電気的接合をさせる第1電気配線を形成する。次に、半導体基板に層間絶縁膜を形成する。次に、第2コンタクトプラグ上に新たなコンタクトホールを形成する。コンタクトホールにタングステン等で第2のコンタクトプラグと電気的接合させる第3のコンタクトプラグを形成する。さらに第3のコンタクトプラグと電気的接合させるための第2の電気配線を形成する。このような構造で電気配線を形成することにより、上記の通常の形成方法による電気配線よりも密度の高い電気配線を得ることができる。
ところが、特許文献1の場合、電気配線の密度を高めることができるが、配線形成における工程数が増加し、工程時間と工程に費やすコストが増加するというデメリットがある。一方、従来のウェットエッチングを利用したコンタクトホールの形成方法においては、コンタクトホールの密度が高い領域においては、ウェットエッチングを行った場合に、マスクとしてのフォトレジストが変形あるいは剥離してしまう場合がある。フォトレジストの変形あるいは剥離が生じると、次のドライエッチングでコンタクトホールの形状不良が発生する可能性が高くなる。例えば、半導体基板に形成された、異なる半導体素子の電気的接続を隣接する独立したコンタクトホールで行いたい場合において、フォトレジストが剥離すると、隣接したコンタクトホールは1つのコンタクトホールになってしまい、半導体装置の機能不良等を起こす可能性が高くなる。
本発明の目的は、工程を大幅に増加させずに導電層を形成しやすい形状のコンタクトホールの形成、特にウェットエッチング後にドライエッチングをより確実に行うことによってコンタクトホールの形状不良を低減することができる半導体装置の製造方法を提供することにある。
上記課題を解決するために、本発明は、半導体基板上に形成されている絶縁膜上に第1のマスクを形成する第1マスク形成工程と、前記絶縁膜の途中までエッチングして第1の凹部を形成する第1エッチング工程と、前記第1のマスクを除去する第1マスク除去工程と、前記第1エッチング工程により形成された前記第1の凹部内に開口部を有するように第2のマスクを形成する第2マスク形成工程と、前記絶縁膜を前記半導体基板の表面に達するまでエッチングして第2の凹部を形成することによりコンタクトホールを形成する第2エッチング工程と、第2マスクを除去する第2マスク除去工程とを有することを要旨とする。
この方法によれば、半導体基板に形成された絶縁膜上に第1のマスクを形成し、絶縁膜の途中まで第1のエッチングを行う。次に第1のマスクを除去し、第2のマスクを第1のエッチングで形成された第1の凹部内に開口部を有するように形成する。第2のマスクを用いて第2のエッチングを行い、第2の凹部を形成することによりコンタクトホールを形成する。第1のエッチングにより第1のマスクが変形、あるいは剥離したとしても、第1のマスクを除去し、新しく第2のマスクを形成することにより、第2のエッチングをより確実に行うことができる。したがって、コンタクトホールの形状不良を低減することができる。
この方法によれば、半導体基板に形成された絶縁膜上に第1のマスクを形成し、絶縁膜の途中まで第1のエッチングを行う。次に第1のマスクを除去し、第2のマスクを第1のエッチングで形成された第1の凹部内に開口部を有するように形成する。第2のマスクを用いて第2のエッチングを行い、第2の凹部を形成することによりコンタクトホールを形成する。第1のエッチングにより第1のマスクが変形、あるいは剥離したとしても、第1のマスクを除去し、新しく第2のマスクを形成することにより、第2のエッチングをより確実に行うことができる。したがって、コンタクトホールの形状不良を低減することができる。
また、本発明は、上記発明において、前記第1エッチング工程でのエッチング方法はウェットエッチングであり、第2エッチング工程でのエッチング方法はドライエッチングであることを要旨とする。
この方法によれば、第1のエッチングをウェットエッチングで行うことにより、コンタクトホールの開口部が適度に広がるので、その後のコンタクトホールに導電層を形成しやすくなる。すなわち、導電層形成不良を低減することができる。第2エッチング工程ではドライエッチング法によりエッチングを行うことにより、コンタクトホールの底面の径をマスク開口部の開口径とほぼ同じに加工することができる。
この方法によれば、第1のエッチングをウェットエッチングで行うことにより、コンタクトホールの開口部が適度に広がるので、その後のコンタクトホールに導電層を形成しやすくなる。すなわち、導電層形成不良を低減することができる。第2エッチング工程ではドライエッチング法によりエッチングを行うことにより、コンタクトホールの底面の径をマスク開口部の開口径とほぼ同じに加工することができる。
また、本発明は、上記発明において、前記第1エッチング工程及び第2エッチング工程でのエッチング方法は、ドライエッチングであることを要旨とする。
この方法によれば、第1のエッチングをドライエッチング法で行ってもよい。すなわち、第1のマスクの開口部を第2のマスクの開口部よりも大きく形成し、第1のエッチングをドライエッチング法で行う。第1のエッチングで形成された凹部内に第2のマスクを形成し、第2のエッチングを行うことにより、開口部の広いコンタクトホールの形成をより確実に行うことができる。
この方法によれば、第1のエッチングをドライエッチング法で行ってもよい。すなわち、第1のマスクの開口部を第2のマスクの開口部よりも大きく形成し、第1のエッチングをドライエッチング法で行う。第1のエッチングで形成された凹部内に第2のマスクを形成し、第2のエッチングを行うことにより、開口部の広いコンタクトホールの形成をより確実に行うことができる。
また、本発明は、半導体基板上に形成されている絶縁膜上に第1のマスクを形成する第1マスク形成工程と、前記絶縁膜の途中までウェットエッチング法によりエッチングして第1の凹部を形成する第1エッチング工程と、前記第1のマスクを除去する第1マスク除去工程と、前記第1エッチング工程により形成された前記第1の凹部内に開口部を有するように第2のマスクを形成する第2マスク形成工程と、前記絶縁膜を前記半導体基板の表面に達するまでドライエッチング法によりエッチングして第2の凹部を形成することによりコンタクトホールを形成する第2エッチング工程と、第2マスクを除去する第2マスク除去工程と、前記コンタクトホール内及び前記絶縁膜上に導電膜を形成する導電膜形成工程とを有することを要旨とする。
この方法によれば、半導体基板に形成された絶縁膜上に第1のマスクを形成し、絶縁膜の途中まで第1のエッチングをウェットエッチング法で行う。次に第1のマスクを除去し、第2のマスクを第1のエッチングで形成された第1の凹部内に開口部を有するように形成する。第2のマスクを用いて第2のエッチングをドライエッチング法で行い、第2の凹部を形成することによりコンタクトホールを形成する。その後、導電膜をコンタクトホール内及び絶縁膜上に形成する。第1のエッチングにより第1のマスクが変形、あるいは剥離したとしても、第1のマスクを除去し、新しく第2のマスクを形成することにより、第2のエッチングをより確実に行うことができる。したがって、コンタクトホールの形状不良を低減することができる。また、第1のエッチングをウェットエッチングで行うことにより、コンタクトホールの開口部が適度に広がるので、コンタクトホールに導電層を形成しやすくなる。さらに、コンタクトホールの開口部が適度に広がることにより、導電膜をコンタクトホール内及び絶縁膜上に同工程で形成することができるので、絶縁膜に形成する電気配線形成工程において第2のマスクを形成する工程が増加した分の工程時間及びコストの上昇を抑制することができる。
この方法によれば、半導体基板に形成された絶縁膜上に第1のマスクを形成し、絶縁膜の途中まで第1のエッチングをウェットエッチング法で行う。次に第1のマスクを除去し、第2のマスクを第1のエッチングで形成された第1の凹部内に開口部を有するように形成する。第2のマスクを用いて第2のエッチングをドライエッチング法で行い、第2の凹部を形成することによりコンタクトホールを形成する。その後、導電膜をコンタクトホール内及び絶縁膜上に形成する。第1のエッチングにより第1のマスクが変形、あるいは剥離したとしても、第1のマスクを除去し、新しく第2のマスクを形成することにより、第2のエッチングをより確実に行うことができる。したがって、コンタクトホールの形状不良を低減することができる。また、第1のエッチングをウェットエッチングで行うことにより、コンタクトホールの開口部が適度に広がるので、コンタクトホールに導電層を形成しやすくなる。さらに、コンタクトホールの開口部が適度に広がることにより、導電膜をコンタクトホール内及び絶縁膜上に同工程で形成することができるので、絶縁膜に形成する電気配線形成工程において第2のマスクを形成する工程が増加した分の工程時間及びコストの上昇を抑制することができる。
また、本発明は、半導体基板上に形成されている絶縁膜上に第1のマスクを形成する第1マスク形成工程と、前記絶縁膜の途中までドライエッチング法によりエッチングして第1の凹部を形成する第1エッチング工程と、前記第1のマスクを除去する第1マスク除去工程と、前記第1エッチング工程により形成された前記第1の凹部内に開口部を有するように第2のマスクを形成する第2マスク形成工程と、前記絶縁膜を前記半導体基板の表面に達するまでドライエッチング法によりエッチングして第2の凹部を形成することによりコンタクトホールを形成する第2エッチング工程と、第2マスクを除去する第2マスク除去工程と、前記コンタクトホール内及び前記絶縁膜上に導電膜を形成する導電膜形成工程とを有することを要旨とする。
この方法によれば、半導体基板に形成された絶縁膜上に第1のマスクを形成し、絶縁膜の途中まで第1のエッチングをドライエッチング法で行う。次に第1のマスクを除去し、第2のマスクを第1のエッチングで形成された第1の凹部内に開口部を有するように形成する。第2のマスクを用いて第2のエッチングをドライエッチング法で行い、第2の凹部を形成することによりコンタクトホールを形成する。その後、導電膜をコンタクトホール内及び絶縁膜上に形成する。第1のエッチングにより第1のマスクが変形したとしても、第1のマスクを除去し、新しく第2のマスクを形成することにより、第2のエッチングをより確実に行うことができる。したがって、コンタクトホールの形状不良を低減することができる。また、第1のマスクの開口部を第2のマスクの開口部よりも大きく形成し、第1のエッチングをドライエッチング法で行う。第1のエッチングで形成された第1凹部内に第2のマスクを形成し、第2のエッチングを行うことにより、開口部の広いコンタクトホールの形成をより確実に行うことができる。さらに、コンタクトホールの開口部を適度に広げて形成することにより、導電膜をコンタクトホール内及び絶縁膜上に同工程で形成することができるので、絶縁膜に形成する電気配線形成工程において第2のマスクを形成する工程が増加した分の工程時間及びコストの上昇を抑制することができる。
この方法によれば、半導体基板に形成された絶縁膜上に第1のマスクを形成し、絶縁膜の途中まで第1のエッチングをドライエッチング法で行う。次に第1のマスクを除去し、第2のマスクを第1のエッチングで形成された第1の凹部内に開口部を有するように形成する。第2のマスクを用いて第2のエッチングをドライエッチング法で行い、第2の凹部を形成することによりコンタクトホールを形成する。その後、導電膜をコンタクトホール内及び絶縁膜上に形成する。第1のエッチングにより第1のマスクが変形したとしても、第1のマスクを除去し、新しく第2のマスクを形成することにより、第2のエッチングをより確実に行うことができる。したがって、コンタクトホールの形状不良を低減することができる。また、第1のマスクの開口部を第2のマスクの開口部よりも大きく形成し、第1のエッチングをドライエッチング法で行う。第1のエッチングで形成された第1凹部内に第2のマスクを形成し、第2のエッチングを行うことにより、開口部の広いコンタクトホールの形成をより確実に行うことができる。さらに、コンタクトホールの開口部を適度に広げて形成することにより、導電膜をコンタクトホール内及び絶縁膜上に同工程で形成することができるので、絶縁膜に形成する電気配線形成工程において第2のマスクを形成する工程が増加した分の工程時間及びコストの上昇を抑制することができる。
(第1実施形態)
第1実施形態を図1及び図2を用いて説明する。
図1及び図2は、本実施形態における半導体装置の製造工程を示す工程断面図である。
図1(a)は、第1マスク形成工程を示している。本実施形態においては、半導体基板としてシリコン基板1を使用している。シリコン基板1には、電気配線との接続を行うための導電性を有するコンタクト領域1aが形成されている。シリコン基板1上には、絶縁膜としての層間絶縁膜2が形成されている。層間絶縁膜2は、酸化シリコン膜で形成されており、その膜厚は約800〜1000nmである。なお、層間絶縁膜2は酸化シリコン膜の他に窒化シリコン膜、酸窒化シリコン膜あるいは酸化シリコン膜系の材料で形成されていてもよい。層間絶縁膜2の上に、フォトリソグラフィ法によりパターン形成されたフォトレジスト3を形成する。フォトレジスト3の開口部3aは、同図ではコンタクト領域1aが形成されている領域の略中央に形成されており、その開口径は600〜800nmとしている。なお、シリコン基板1の半導体素子が形成されている領域側からみて、コンタクト領域1aに少なくとも1部と重なるように開口されていてもよい。このパターン形成されたフォトレジスト3が第1マスクとなる。
第1実施形態を図1及び図2を用いて説明する。
図1及び図2は、本実施形態における半導体装置の製造工程を示す工程断面図である。
図1(a)は、第1マスク形成工程を示している。本実施形態においては、半導体基板としてシリコン基板1を使用している。シリコン基板1には、電気配線との接続を行うための導電性を有するコンタクト領域1aが形成されている。シリコン基板1上には、絶縁膜としての層間絶縁膜2が形成されている。層間絶縁膜2は、酸化シリコン膜で形成されており、その膜厚は約800〜1000nmである。なお、層間絶縁膜2は酸化シリコン膜の他に窒化シリコン膜、酸窒化シリコン膜あるいは酸化シリコン膜系の材料で形成されていてもよい。層間絶縁膜2の上に、フォトリソグラフィ法によりパターン形成されたフォトレジスト3を形成する。フォトレジスト3の開口部3aは、同図ではコンタクト領域1aが形成されている領域の略中央に形成されており、その開口径は600〜800nmとしている。なお、シリコン基板1の半導体素子が形成されている領域側からみて、コンタクト領域1aに少なくとも1部と重なるように開口されていてもよい。このパターン形成されたフォトレジスト3が第1マスクとなる。
図1(b)は、第1エッチング工程を示している。本実施形態では、第1エッチングはウェットエッチング法を用いて行っている。ウェットエッチングに使用する薬液はフッ酸系を用いている。同図では、ウェットエッチングにより、シリコン基板1の断面方向において層間絶縁膜の途中までエッチングが行われ、第1凹部4aが形成される。第1凹部4aの深さは400〜500nmに形成される。ウェットエッチングにおいては、等方的にエッチングされるので、シリコン基板1に対して水平方向にも400〜500nmはエッチングされる。したがって、第1凹部4aの径は800〜1000nmになる。ここで、同図に示すように第1凹部4aが隣接している場合、例えば、フォトレジスト3の開口部3aの中心との距離が1500nm程度の場合には、中央に描かれているフォトレジスト3と層間絶縁膜2との接触面積が小さくなる。すなわち、中央部のフォトレジスト3の端部がどこにも接触せずに浮いた状態となる。したがって、中央部のフォトレジスト3のパターンが変形する可能性が高くなる。
さらに、層間絶縁膜2とフォトレジスト3との密着性があまり良くない場合には、断面方向のエッチング速度よりも水平方向のエッチング量の方が大きくなり、例えば、2倍程度に大きくなることもある。そのような場合には、第1凹部4aの径はおよそ2000nm程度まで大きくなることもある。そのような場合には、中央部のフォトレジスト3と層間絶縁膜2との接触部分がなくなり、フォトレジスト3は剥離する可能性が高くなる。
図1(c)は、第1マスク除去工程を示している。第1マスクとしてのフォトレジスト3を、有機剥離液により除去する。場合によっては、さらにアッシングや洗浄を行い、シリコン基板1上のフォトレジスト3の除去をほぼ確実に行う。本実施形態では、第1マスク除去工程を有するので、第1エッチング工程でのウェットエッチングで第1マスクとしてのフォトレジスト3が変形、あるいは剥離していても、本工程で第1マスク3は除去されるので、従来の方法のようにコンタクトホールの形成に悪影響は及ぼさない。
図2(a)は、第2マスク形成工程を示している。層間絶縁膜2の上に、フォトリソグラフィ法によりパターン形成されたフォトレジスト5を形成する。フォトレジスト5の開口部5aは、第1凹部4aの領域の略中央に形成され、その開口部5aの開口径は、第1凹部4aの径の大きさに合わせて所望の大きさに形成する。ここでは、開口部5aの開口径を600〜900nmとしている。
図2(b)は、第2エッチング工程を示している。第2エッチングは、ドライエッチング法を用いて行っている。断面方向にのみエッチングを行う異方性エッチングあるいはそれに準じた条件を用いている。これにより、第1エッチングでのウェットエッチング法とは違い、シリコン基板1に対する水平方向に対してのエッチングはほとんどない、第2マスクの開口部5aの開口径の大きさでシリコン基板1のコンタクト領域1aに達するように第2凹部4bが形成される。これにより、第1エッチング工程でのウェットエッチングで形成される第1凹部4aと、第2エッチング工程でのドライエッチングで形成される第2凹部4bとによって、コンタクトホール4が形成される。このように、第2マスク5を用いて第2エッチングをドライエッチング法で行うので、コンタクトホール4をより確実に行うことができる。したがって、コンタクトホール4の形状不良を低減することができる。
図2(c)は、第2マスク除去工程を示している。第2マスクとしてのフォトレジスト5を、有機剥離液により除去する。場合によっては、さらにアッシングや洗浄を行い、シリコン基板1上のフォトレジスト5の除去をほぼ確実に行う。
図2(d)は、導電膜形成工程を示している。導電膜6は、アルミニウムあるいはアルミニウム系の合金で形成される。また、導電膜6は、スパッタリング法を用いて行われる。同図のように、コンタクトホール4は、その開口部となっている第1凹部の開口径が大きいため、スパッタリングされたAl粒子がコンタクトホール4の底面まで入りやすい。コンタクトホール4の底面に対する導電膜の形成のしやすさは、コンタクトホール4のアスペクト比(コンタクトホールの深さ/コンタクトホールの径)及び、開口径に依存する。本実施形態においては、第1凹部4aの径がコンタクトホール4の開口径に対応し、その開口径は800〜1000nmである。したがって、コンタクトホール4の底面にAl粒子が届きやすくなる。また、コンタクトホール4の開口径が大きいので、コンタクトホール4の実質的なアスペクト比は第2凹部のアスペクト比として近似することができる。第2凹部4bの深さは、およそ300〜600nmであり、一方、開口径は600〜900nmであるので、第2凹部4bのアスペクト比は1以下となる。アスペクト比が1以下であれば、スパッタリング法により、コンタクトホール4の底面に均一な導電膜6を形成することができる。したがって、同図のような導電膜6をスパッタリング法で形成することができる。したがって、コンタクトホール4の内部及び層間絶縁膜2上に導電膜6を同工程で形成することができる。これにより、層間絶縁膜2に形成する電気配線形成工程において第2マスク5を形成する工程等が増加した分の工程時間及びコストの上昇を抑制することができる。
本実施形態の効果を以下に記載する。
(1)シリコン基板1に形成された層間絶縁膜2上に第1マスク3を形成し、層間絶縁膜2の途中まで第1のエッチングをウェットエッチング法で行う。次に第1マスク3を除去し、第2マスク5を第1のエッチングで形成された第1凹部4a内に開口部5aを有するように形成する。第2マスク5を用いて第2のエッチングをドライエッチング法で行い、第2凹部4bを形成することによりコンタクトホール4を形成する。その後、導電膜6をコンタクトホール4内及び層間絶縁膜2上に形成する。第1のエッチングにより第1マスク3が変形、あるいは剥離したとしても、第1マスク3を除去し、新しく第2マスク5を形成することにより、第2のエッチングをより確実に行うことができる。したがって、コンタクトホール4の形状不良を低減することができる。また、第1のエッチングをウェットエッチングで行うことにより、コンタクトホール4の開口部が適度に広がるので、その後のコンタクトホール4に導電膜6を形成しやすくなる。すなわち、導電膜6の形成不良を低減することができる。また、コンタクトホール4の開口部が適度に広がることにより、導電膜6をコンタクトホール4内及び層間絶縁膜2上に同工程で形成することができるので、層間絶縁膜2に形成する電気配線形成工程において第2マスク5を形成する工程等が増加した分の工程時間及びコストの上昇を抑制することができる。
(1)シリコン基板1に形成された層間絶縁膜2上に第1マスク3を形成し、層間絶縁膜2の途中まで第1のエッチングをウェットエッチング法で行う。次に第1マスク3を除去し、第2マスク5を第1のエッチングで形成された第1凹部4a内に開口部5aを有するように形成する。第2マスク5を用いて第2のエッチングをドライエッチング法で行い、第2凹部4bを形成することによりコンタクトホール4を形成する。その後、導電膜6をコンタクトホール4内及び層間絶縁膜2上に形成する。第1のエッチングにより第1マスク3が変形、あるいは剥離したとしても、第1マスク3を除去し、新しく第2マスク5を形成することにより、第2のエッチングをより確実に行うことができる。したがって、コンタクトホール4の形状不良を低減することができる。また、第1のエッチングをウェットエッチングで行うことにより、コンタクトホール4の開口部が適度に広がるので、その後のコンタクトホール4に導電膜6を形成しやすくなる。すなわち、導電膜6の形成不良を低減することができる。また、コンタクトホール4の開口部が適度に広がることにより、導電膜6をコンタクトホール4内及び層間絶縁膜2上に同工程で形成することができるので、層間絶縁膜2に形成する電気配線形成工程において第2マスク5を形成する工程等が増加した分の工程時間及びコストの上昇を抑制することができる。
(第2実施形態)
第2実施形態を図3及び図4を用いて説明する。
図3及び図4は、本実施形態における半導体装置の製造工程を示す工程断面図である。
図3(a)は、第1マスク形成工程を示している。これは、第1実施形態での第1マスク形成とほぼ同様であるので、相違点についてのみ説明する。すなわち、図1(a)との相違点は、第1マスクとしてのフォトレジスト3の開口部3aの開口径の大きさである。開口部3aの開口径は、本実施形態では500〜2000nmの範囲の所望の大きさで形成している。
第2実施形態を図3及び図4を用いて説明する。
図3及び図4は、本実施形態における半導体装置の製造工程を示す工程断面図である。
図3(a)は、第1マスク形成工程を示している。これは、第1実施形態での第1マスク形成とほぼ同様であるので、相違点についてのみ説明する。すなわち、図1(a)との相違点は、第1マスクとしてのフォトレジスト3の開口部3aの開口径の大きさである。開口部3aの開口径は、本実施形態では500〜2000nmの範囲の所望の大きさで形成している。
図3(b)は、第1エッチング工程を示している。本実施形態においては、第1エッチングはドライエッチング法を用いて行う。ドライエッチングにより、層間絶縁膜2を断面方向に400〜500nmの深さにエッチングすることにより第1凹部4aを形成する。ここで、本実施形態では第1エッチングをドライエッチング法で行っているので、ほぼフォトレジスト3の開口部3aの開口径と同じになる。したがって、第1実施形態のウェットエッチングと比較して、第1凹部4aの開口径の制御は容易になる。
図3(c)は、第1マスク除去工程を示している。これは、第1実施形態における第1マスク除去工程と同様である。
図4(a)は、第2マスク形成工程を示している。これは、第1実施形態における第2マスク形成工程と同様である。すなわち、第1凹部4aの底面の略中央にフォトレジスト5の開口部5aを形成する。開口部5aの開口径は600〜900nmで形成される。
図4(b)は、第2エッチング工程を示している。これは、第1実施形態における第2エッチング工程と同様である。
図4(c)は、第2マスク除去工程を示している。これは、第1実施形態における第2マスク除去工程と同様である。
図4(d)は、導電膜形成工程を示している。これは、第1実施形態における導電膜形成工程と同様である。ただし、第1凹部4aはドライエッチング法により形成されているので、形状は矩形に近くなっている。しかし、第1凹部4aの形成深さは400〜500nmであり、一方、第1凹部4aの開口径は500〜2000nmで形成しているので、第1凹部4aのアスペクト比(第1凹部4aの形成深さ/第1凹部4aの開口径)は、1以下となる。したがって、第1実施形態で説明したようにスパッタリング法で導電膜6を十分に形成できる形状となっている。第2凹部4bは、第1実施形態と同様の形状を有するので、同じくスパッタリング法で導電膜6を十分に形成できる形状となっている。すなわち、第1凹部4aの開口径及び形成深さを所望の条件になるように形成することができることにより、第1実施形態と同様に導電膜6をコンタクトホール4内及び層間絶縁膜2上に同工程で形成することができるので、層間絶縁膜2に形成する電気配線形成工程において第2マスク5を形成する工程が増加した分の工程時間及びコストの上昇を抑制することができる。
本実施形態においても、第1実施形態と同様の効果(1)が得られる。さらに以下の効果が得られる。
(2)シリコン基板1に形成された層間絶縁膜2上に第1マスク3を形成し、層間絶縁膜2の途中まで第1エッチングをドライエッチング法で行う。次に第1マスク3を除去し、第2マスク5を第1エッチングで形成された第1凹部4a内に開口部5aを有するように形成する。第2マスク5を用いて第2エッチングをドライエッチング法で行い、第2凹部4bを形成することによりコンタクトホール4を形成する。その後、導電膜6をコンタクトホール4内及び層間絶縁膜2上に形成する。第1エッチングにより第1マスク3が変形したとしても、第1マスク3を除去し、新しく第2マスク5を形成することにより、第2エッチングをより確実に行うことができる。したがって、コンタクトホール4の形状不良を低減することができる。また、第1マスクの開口部3aを第2マスクの開口部5aよりも大きく形成し、第1エッチングをドライエッチング法で行う。第1エッチングで形成された第1凹部4a内に第2マスク5を形成し、第2エッチングを行うことにより、開口部の広いコンタクトホール4の形成をより確実に行うことができる。さらに、コンタクトホール4の開口部を適度に広げて形成することにより、導電膜6をコンタクトホール4内及び層間絶縁膜2上に同工程で形成することができるので、層間絶縁膜2に形成する電気配線形成工程において第2マスク5を形成する工程が増加した分の工程時間及びコストの上昇を抑制することができる。
(3)第1エッチングをドライエッチングで行うことにより、第1凹部4aの開口径は第1マスク3の開口部3aの開口径とほぼ同じに形成できる。すなわち、第1凹部4aの開口径の制御が容易になる。
(2)シリコン基板1に形成された層間絶縁膜2上に第1マスク3を形成し、層間絶縁膜2の途中まで第1エッチングをドライエッチング法で行う。次に第1マスク3を除去し、第2マスク5を第1エッチングで形成された第1凹部4a内に開口部5aを有するように形成する。第2マスク5を用いて第2エッチングをドライエッチング法で行い、第2凹部4bを形成することによりコンタクトホール4を形成する。その後、導電膜6をコンタクトホール4内及び層間絶縁膜2上に形成する。第1エッチングにより第1マスク3が変形したとしても、第1マスク3を除去し、新しく第2マスク5を形成することにより、第2エッチングをより確実に行うことができる。したがって、コンタクトホール4の形状不良を低減することができる。また、第1マスクの開口部3aを第2マスクの開口部5aよりも大きく形成し、第1エッチングをドライエッチング法で行う。第1エッチングで形成された第1凹部4a内に第2マスク5を形成し、第2エッチングを行うことにより、開口部の広いコンタクトホール4の形成をより確実に行うことができる。さらに、コンタクトホール4の開口部を適度に広げて形成することにより、導電膜6をコンタクトホール4内及び層間絶縁膜2上に同工程で形成することができるので、層間絶縁膜2に形成する電気配線形成工程において第2マスク5を形成する工程が増加した分の工程時間及びコストの上昇を抑制することができる。
(3)第1エッチングをドライエッチングで行うことにより、第1凹部4aの開口径は第1マスク3の開口部3aの開口径とほぼ同じに形成できる。すなわち、第1凹部4aの開口径の制御が容易になる。
(変形例)
本発明の実施形態は上記に限らず、以下のように変形してもよい。
(変形例1)本実施形態においては、半導体基板に形成されているコンタクト領域と電気配線との電気的接続を行う形成方法について説明したが、これだけに限らず、層間絶縁膜間での電気配線同士を電気的に接続を行う形成方法に用いてもよい。
本発明の実施形態は上記に限らず、以下のように変形してもよい。
(変形例1)本実施形態においては、半導体基板に形成されているコンタクト領域と電気配線との電気的接続を行う形成方法について説明したが、これだけに限らず、層間絶縁膜間での電気配線同士を電気的に接続を行う形成方法に用いてもよい。
以下、上記実施形態から導き出される技術的思想を記載する。
(1)請求項1乃至5のいずれか一項に記載の半導体装置の製造方法であって、第1エッチングで形成される第1凹部の開口径は、500nm以上2000nm以下で形成されている半導体装置の製造方法。
この方法によれば、最終的にコンタクトホールが形成されたとき、第1凹部はそのコンタクトホールの開口部となる。したがって、コンタクトホール内にスパッタリング法で導電層を形成する場合、第1凹部の開口径を500nm以上2000nm以下で形成することにより、コンタクトホールの底面まで十分に導電層を形成することができる。
(2)請求項1乃至5のいずれか一項に記載の半導体装置の製造方法であって、第1エッチングで形成される第1凹部の断面方向の形成深さは、400nm以上700nm以下である半導体装置の製造方法。
この方法によれば、最終的にコンタクトホールが形成されたとき、第1凹部はコンタクトホールの開口部となる。第1凹部の形成深さが400nm未満の場合、コンタクトホールの開口部の開口径が狭くなり、通常のスパッタリング法でコンタクトホールの底面に導電膜を形成することが困難となる。一方、第1凹部の形成深さが700nmを超えて大きい場合には、コンタクトホールを高密度化することが困難となる。したがって、第1凹部の断面方向の形成深さは、400nm以上700nm以下であることが望ましい。
(3)請求項1乃至5のいずれか一項に記載の半導体装置の製造方法であって、第2エッチングで形成される第2凹部の開口径は、600nm以上900nm以下である半導体装置の製造方法。
この方法によれば、最終的にコンタクトホールが形成されたとき、第2凹部はコンタクトホールの底面部となる。第2凹部の開口径が600nm未満の場合、コンタクトホールのアスペクト比(コンタクトホールの深さ/コンタクトホールの底面部の開口径)が小さくなるため、通常のスパッタリング法等による導電膜の形成が困難となる。一方、第2凹部の開口径が900nmを超えて大きい場合には、第1凹部と同じ大きさに近い開口径となり、コンタクトホールの密度を高く形成できなくなる。したがって、第2凹部の開口径は、600nm以上900nm以下であることが望ましい。
(4)請求項4または5に記載の半導体装置の製造方法であって、前記導電膜の形成は、スパッタリング法により、前記コンタクトホール内及び前記絶縁膜上に同時に形成する半導体装置の製造方法。
この方法によれば、導電膜をコンタクトホール内及び絶縁膜上に同時に形成することができるので、絶縁膜に形成する電気配線形成工程において第2マスクを形成する工程等が増加した分の工程時間及びコストの上昇を抑制することができる
(5)(4)に記載の半導体装置の製造方法であって、前記導電膜は、アルミニウムあるいはアルミニウム系の合金である半導体装置の製造方法。
(1)請求項1乃至5のいずれか一項に記載の半導体装置の製造方法であって、第1エッチングで形成される第1凹部の開口径は、500nm以上2000nm以下で形成されている半導体装置の製造方法。
この方法によれば、最終的にコンタクトホールが形成されたとき、第1凹部はそのコンタクトホールの開口部となる。したがって、コンタクトホール内にスパッタリング法で導電層を形成する場合、第1凹部の開口径を500nm以上2000nm以下で形成することにより、コンタクトホールの底面まで十分に導電層を形成することができる。
(2)請求項1乃至5のいずれか一項に記載の半導体装置の製造方法であって、第1エッチングで形成される第1凹部の断面方向の形成深さは、400nm以上700nm以下である半導体装置の製造方法。
この方法によれば、最終的にコンタクトホールが形成されたとき、第1凹部はコンタクトホールの開口部となる。第1凹部の形成深さが400nm未満の場合、コンタクトホールの開口部の開口径が狭くなり、通常のスパッタリング法でコンタクトホールの底面に導電膜を形成することが困難となる。一方、第1凹部の形成深さが700nmを超えて大きい場合には、コンタクトホールを高密度化することが困難となる。したがって、第1凹部の断面方向の形成深さは、400nm以上700nm以下であることが望ましい。
(3)請求項1乃至5のいずれか一項に記載の半導体装置の製造方法であって、第2エッチングで形成される第2凹部の開口径は、600nm以上900nm以下である半導体装置の製造方法。
この方法によれば、最終的にコンタクトホールが形成されたとき、第2凹部はコンタクトホールの底面部となる。第2凹部の開口径が600nm未満の場合、コンタクトホールのアスペクト比(コンタクトホールの深さ/コンタクトホールの底面部の開口径)が小さくなるため、通常のスパッタリング法等による導電膜の形成が困難となる。一方、第2凹部の開口径が900nmを超えて大きい場合には、第1凹部と同じ大きさに近い開口径となり、コンタクトホールの密度を高く形成できなくなる。したがって、第2凹部の開口径は、600nm以上900nm以下であることが望ましい。
(4)請求項4または5に記載の半導体装置の製造方法であって、前記導電膜の形成は、スパッタリング法により、前記コンタクトホール内及び前記絶縁膜上に同時に形成する半導体装置の製造方法。
この方法によれば、導電膜をコンタクトホール内及び絶縁膜上に同時に形成することができるので、絶縁膜に形成する電気配線形成工程において第2マスクを形成する工程等が増加した分の工程時間及びコストの上昇を抑制することができる
(5)(4)に記載の半導体装置の製造方法であって、前記導電膜は、アルミニウムあるいはアルミニウム系の合金である半導体装置の製造方法。
1…半導体基板としてのシリコン基板、1a…コンタクト領域、2…絶縁膜としての層間絶縁膜、3…第1マスクとしてのフォトレジスト、3a…第1マスクの開口部、4…コンタクトホール、4a…第1凹部、4b…第2凹部、5…第2マスクとしてのフォトレジスト、5a…第2マスクの開口部、6…導電膜。
Claims (5)
- 半導体基板上に形成されている絶縁膜上に第1のマスクを形成する第1マスク形成工程と、
前記絶縁膜の途中までエッチングして第1の凹部を形成する第1エッチング工程と、
前記第1のマスクを除去する第1マスク除去工程と、
前記第1エッチング工程により形成された前記第1の凹部内に開口部を有するように第2のマスクを形成する第2マスク形成工程と、
前記絶縁膜を前記半導体基板の表面に達するまでエッチングして第2の凹部を形成することによりコンタクトホールを形成する第2エッチング工程と、
第2マスクを除去する第2マスク除去工程と、
を有する半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記第1エッチング工程でのエッチング方法はウェットエッチングであり、第2エッチング工程でのエッチング方法はドライエッチングである半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記第1エッチング工程及び第2エッチング工程でのエッチング方法は、ドライエッチングである半導体装置の製造方法。 - 半導体基板上に形成されている絶縁膜上に第1のマスクを形成する第1マスク形成工程と、
前記絶縁膜の途中までウェットエッチング法によりエッチングして第1の凹部を形成する第1エッチング工程と、
前記第1のマスクを除去する第1マスク除去工程と、
前記第1エッチング工程により形成された前記第1の凹部内に開口部を有するように第2のマスクを形成する第2マスク形成工程と、
前記絶縁膜を前記半導体基板の表面に達するまでドライエッチング法によりエッチングして第2の凹部を形成することによりコンタクトホールを形成する第2エッチング工程と、
第2マスクを除去する第2マスク除去工程と、
前記コンタクトホール内及び前記絶縁膜上に導電膜を形成する導電膜形成工程と、
を有する半導体装置の製造方法。 - 半導体基板上に形成されている絶縁膜上に第1のマスクを形成する第1マスク形成工程と、
前記絶縁膜の途中までドライエッチング法によりエッチングして第1の凹部を形成する第1エッチング工程と、
前記第1のマスクを除去する第1マスク除去工程と、
前記第1エッチング工程により形成された前記第1の凹部内に開口部を有するように第2のマスクを形成する第2マスク形成工程と、
前記絶縁膜を前記半導体基板の表面に達するまでドライエッチング法によりエッチングして第2の凹部を形成することによりコンタクトホールを形成する第2エッチング工程と、
第2マスクを除去する第2マスク除去工程と、
前記コンタクトホール内及び前記絶縁膜上に導電膜を形成する導電膜形成工程と、
を有する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004188356A JP2006013142A (ja) | 2004-06-25 | 2004-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004188356A JP2006013142A (ja) | 2004-06-25 | 2004-06-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006013142A true JP2006013142A (ja) | 2006-01-12 |
Family
ID=35780012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004188356A Withdrawn JP2006013142A (ja) | 2004-06-25 | 2004-06-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006013142A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008029914A1 (fr) * | 2006-09-08 | 2008-03-13 | Hitachi Chemical Company, Ltd. | Dispositif optique, système optique et procédé de fabrication de dispositif optique |
-
2004
- 2004-06-25 JP JP2004188356A patent/JP2006013142A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008029914A1 (fr) * | 2006-09-08 | 2008-03-13 | Hitachi Chemical Company, Ltd. | Dispositif optique, système optique et procédé de fabrication de dispositif optique |
US8260095B2 (en) | 2006-09-08 | 2012-09-04 | Hitachi Chemical Company, Ltd. | Optical device, optical system, and method of manufacturing optical device |
JP5294148B2 (ja) * | 2006-09-08 | 2013-09-18 | 日立化成株式会社 | 光デバイス、光システム及び光デバイス製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7410879B1 (en) | System and method for providing a dual via architecture for thin film resistors | |
JP6740472B2 (ja) | 超伝導デバイスの製造方法 | |
JP5149603B2 (ja) | 半導体装置の製造方法および半導体装置 | |
KR100574999B1 (ko) | 반도체소자의 패턴 형성방법 | |
JP2006100571A (ja) | 半導体装置およびその製造方法 | |
JP4425707B2 (ja) | 半導体装置およびその製造方法 | |
JP2006222208A (ja) | 半導体装置の製造方法 | |
JPH05267209A (ja) | 集積回路におけるコンタクトビア製造方法 | |
JP2004282034A (ja) | 半導体装置及びその製造方法 | |
JP2007129030A (ja) | 半導体装置及びその製造方法 | |
TWI717173B (zh) | 記憶體裝置及其製造方法 | |
JP2006013142A (ja) | 半導体装置の製造方法 | |
JP2003124312A (ja) | 半導体装置およびその製造方法 | |
JP2006041552A (ja) | 半導体装置及びその製造方法 | |
JP2005229052A (ja) | 半導体装置の製造方法 | |
JP2001148423A (ja) | 半導体装置の製造方法 | |
JP2006049401A (ja) | 半導体装置およびその製造方法 | |
JP2009111134A (ja) | 半導体装置およびその製造方法 | |
JP2001319970A (ja) | 半導体装置の製造方法 | |
JP2007027234A (ja) | 半導体装置及びその製造方法 | |
JP2004273600A (ja) | 半導体装置の製造方法 | |
JP2007012971A (ja) | 半導体装置の製造方法及び半導体装置 | |
US20080153297A1 (en) | Fabricating Method of a Semiconductor Device | |
TWI462230B (zh) | 用以減少字元線間電性短路之記憶體裝置製造方法 | |
JP2008060446A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |