JP4425707B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4425707B2 JP4425707B2 JP2004155303A JP2004155303A JP4425707B2 JP 4425707 B2 JP4425707 B2 JP 4425707B2 JP 2004155303 A JP2004155303 A JP 2004155303A JP 2004155303 A JP2004155303 A JP 2004155303A JP 4425707 B2 JP4425707 B2 JP 4425707B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- via hole
- semiconductor device
- film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Description
基板と、
前記基板上に形成されたメタル層と、
前記メタル層上に形成された絶縁膜と、
前記絶縁膜中において、前記メタル層と接続して設けられ、前記メタル層を他の導体と電気的に接続する第一のビアと、
前記絶縁膜中において、前記メタル層と接続して設けられ、前記第一のビアよりもビア径が広く形成された第二のビアと、
を含み、
前記メタル層は、前記絶縁膜に前記第一のビアおよび前記第二のビアをそれぞれ形成するための第一のビアホールおよび第二のビアホールを形成する際にフローティングの状態であって、
前記第二のビアの底部において、前記メタル層を構成する材料の変質が生じていることを特徴とする半導体装置が提供される。
半導体基板上に、メタル層を形成する工程と、
前記メタル層上に絶縁膜を形成する工程と、
所定パターンが形成されたマスクを用いたエッチングにより、前記絶縁膜に、第一のビアホールと、前記第一のビアホールよりもビアホール径が広い第二のビアホールを形成し、前記メタル層の上部を露出させる工程と、
を含み、
前記メタル層の上部を露出させる工程において、前記メタル層は、前記絶縁膜に前記第一のビアホールおよび前記第二のビアホールを形成する際にフローティングの状態であって、前記第二のビアホール底部において、前記第一のビアホールよりも前記メタル層が先に露出する条件でエッチングを行い、前記第一のビアホールよりも前記第二のビアホールにおいて先に底部に前記メタル層を露出させることを特徴とする半導体装置の製造方法が提供される。
まず、半導体基板上に形成したSiOx層(ともに不図示)の上に第一のバリアメタル膜102を成膜する。第一のバリアメタル膜102は、たとえば、Ti(チタン)膜およびTiN(窒化チタン)膜により構成することもでき、またTiN膜のみから構成することもできる。つづいて、第一のバリアメタル膜102上に配線金属膜104を形成する。配線金属膜104は、たとえばアルミニウム、銅、または銀およびこれらの合金等、低抵抗の金属により構成することができる。次いで、配線金属膜104上に第二のバリアメタル膜106を成膜する。第二のバリアメタル膜106は、第一のバリアメタル膜102と同様、たとえば、Ti膜およびTiN膜により構成することもでき、またTiN膜のみから構成することもできる。第一のバリアメタル膜102、配線金属膜104、および第二のバリアメタル膜106は、たとえばスパッタリング処理により形成することができる。この後、第一のバリアメタル膜102、配線金属膜104、および第二のバリアメタル膜106を所定形状にパターニングする。これにより、下層配線101が形成される。本実施の形態において、下層配線101は、たとえば100μm2程度の面積を有する大容量の配線である。
図4は、本例における配線パターンを示す上面図である。図4(a)は、配線パターンの全体図、図4(b)は、図4(a)の破線部140の拡大図である。
シリコンウェハ上にMOS(metal oxide semiconductor)を形成し、MOS容量の面積またはゲート酸化膜厚を変化させ、容量値の異なるパターンについて、MOS上部に形成された2つのメタル層と接続ビアを介して接続し、接続ビアよりもビア径の大きいダミービアがある場合とない場合それぞれの条件で、メタル層間の抵抗値を測定した。この結果、ダミービアを形成したパターンでは、同じ容量であっても、ダミービアがないパターンに比較して抵抗増大が生じないことが示された。
101 下層配線
102 第一のバリアメタル膜
104 配線金属膜
106 第二のバリアメタル膜
108 層間絶縁膜
110 フォトレジスト
111 第一のビア用開口部
112 第二のビア用開口部
113 第一のビアホール
114 第二のビアホール
115 第一のビア
116 第二のビア
117 上層配線
118 第三のバリアメタル膜
120 第二の配線金属膜
122 第四のバリアメタル膜
Claims (9)
- 基板と、
前記基板上に形成されたメタル層と、
前記メタル層上に形成された絶縁膜と、
前記絶縁膜中において、前記メタル層と接続して設けられ、前記メタル層を他の導体と電気的に接続する第一のビアと、
前記絶縁膜中において、前記メタル層と接続して設けられ、前記第一のビアよりもビア径が広く形成された第二のビアと、
を含み、
前記メタル層は、前記絶縁膜に前記第一のビアおよび前記第二のビアをそれぞれ形成するための第一のビアホールおよび第二のビアホールを形成する際にフローティングの状態であって、
前記第二のビアの底部において、前記メタル層を構成する材料の変質が生じていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第二のビアは、前記他の導体と電気的に接続されていないダミービアであることを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
前記メタル層は、配線金属膜と、当該配線金属膜上に形成されたバリアメタル膜を含み、
前記第一のビアおよび前記第二のビアは前記バリアメタル膜上に形成され、
前記第二のビアの底部において、前記バリアメタル膜の変質が生じていることを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
前記配線金属膜は、アルミニウム、銅、銀、またはこれらを含む合金により構成されたことを特徴とする半導体装置。 - 請求項3または4に記載の半導体装置において、
前記バリアメタル膜は、窒化チタン膜を含むことを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
前記メタル層は、ポリシリコンを含み、
前記第二のビアの底部において、ポリシリコンの酸化膜が形成されていることを特徴とする半導体装置。 - 請求項1乃至6いずれかに記載の半導体装置において、
前記第一のビアおよび前記第二のビアは、タングステンを含むことを特徴とする半導体装置。 - 半導体基板上に、メタル層を形成する工程と、
前記メタル層上に絶縁膜を形成する工程と、
所定パターンが形成されたマスクを用いたエッチングにより、前記絶縁膜に、第一のビアホールと、前記第一のビアホールよりもビアホール径が広い第二のビアホールを形成し、前記メタル層の上部を露出させる工程と、
を含み、
前記メタル層の上部を露出させる工程において、前記メタル層は、前記絶縁膜に前記第一のビアホールおよび前記第二のビアホールを形成する際にフローティングの状態であって、前記第二のビアホール底部において、前記第一のビアホールよりも前記メタル層が先に露出する条件でエッチングを行い、前記第一のビアホールよりも前記第二のビアホールにおいて先に底部に前記メタル層を露出させることを特徴とする半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
前記メタル層の上部を露出させる工程で、ハロゲンを含むエッチングガスを用いてエッチングを行うことを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004155303A JP4425707B2 (ja) | 2004-05-25 | 2004-05-25 | 半導体装置およびその製造方法 |
CNA2005100728289A CN1707788A (zh) | 2004-05-25 | 2005-05-20 | 半导体器件及其制造方法 |
CN2011101364459A CN102201391B (zh) | 2004-05-25 | 2005-05-20 | 半导体器件及其制造方法 |
US11/136,405 US7417319B2 (en) | 2004-05-25 | 2005-05-25 | Semiconductor device with connecting via and dummy via and method of manufacturing the same |
US12/174,330 US20080305628A1 (en) | 2004-05-25 | 2008-07-16 | Semiconductor device with connecting via and dummy via and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004155303A JP4425707B2 (ja) | 2004-05-25 | 2004-05-25 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340398A JP2005340398A (ja) | 2005-12-08 |
JP4425707B2 true JP4425707B2 (ja) | 2010-03-03 |
Family
ID=35425932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004155303A Expired - Fee Related JP4425707B2 (ja) | 2004-05-25 | 2004-05-25 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7417319B2 (ja) |
JP (1) | JP4425707B2 (ja) |
CN (2) | CN1707788A (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7301236B2 (en) * | 2005-10-18 | 2007-11-27 | International Business Machines Corporation | Increasing electromigration lifetime and current density in IC using vertically upwardly extending dummy via |
US20070162880A1 (en) * | 2006-01-12 | 2007-07-12 | Honeywell International Inc. | Single event transient immune antenna diode circuit |
JP5424675B2 (ja) * | 2008-03-18 | 2014-02-26 | キヤノン株式会社 | 半導体装置の製造方法及び半導体装置 |
CN101752300B (zh) * | 2008-12-17 | 2012-04-11 | 中国科学院微电子研究所 | 一种制备过孔的方法 |
KR101096256B1 (ko) * | 2009-06-29 | 2011-12-22 | 주식회사 하이닉스반도체 | 반도체 소자의 연결 콘택 형성 방법 |
JP5613388B2 (ja) * | 2009-07-23 | 2014-10-22 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置の製造方法 |
US8796855B2 (en) | 2012-01-13 | 2014-08-05 | Freescale Semiconductor, Inc. | Semiconductor devices with nonconductive vias |
CN102623396B (zh) * | 2012-04-17 | 2014-05-14 | 上海华力微电子有限公司 | 连接孔的形成方法 |
CN106298503B (zh) * | 2015-05-21 | 2019-02-19 | 北京北方华创微电子装备有限公司 | 一种深度负载可调的刻蚀方法 |
US10332819B1 (en) | 2018-03-29 | 2019-06-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR20210010180A (ko) | 2019-07-19 | 2021-01-27 | 삼성전자주식회사 | 반도체 장치 및 반도체 패키지 |
CN115706073A (zh) * | 2021-08-16 | 2023-02-17 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2710221B2 (ja) * | 1995-01-25 | 1998-02-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JPH10242147A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法 |
JP5156155B2 (ja) * | 1999-10-13 | 2013-03-06 | アプライド マテリアルズ インコーポレイテッド | 半導体集積回路を製造する方法 |
JP2001168098A (ja) * | 1999-12-10 | 2001-06-22 | Seiko Epson Corp | 半導体装置及びパターンデータ作成方法 |
US6586809B2 (en) * | 2001-03-15 | 2003-07-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US20020182864A1 (en) * | 2001-06-01 | 2002-12-05 | United Microelectronics Corp. | Etching process |
JP2003060031A (ja) * | 2001-08-14 | 2003-02-28 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法。 |
JP2003218199A (ja) | 2002-01-22 | 2003-07-31 | Hitachi Ltd | 半導体装置の製造方法 |
CN1291476C (zh) * | 2002-05-16 | 2006-12-20 | 台湾积体电路制造股份有限公司 | 集成电路的虚拟图案 |
KR100478480B1 (ko) * | 2002-07-30 | 2005-03-28 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
JP3696587B2 (ja) | 2002-10-11 | 2005-09-21 | 沖電気工業株式会社 | 半導体素子の製造方法 |
JP4173374B2 (ja) * | 2003-01-08 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP4082236B2 (ja) * | 2003-02-21 | 2008-04-30 | ソニー株式会社 | 半導体装置及びその製造方法 |
-
2004
- 2004-05-25 JP JP2004155303A patent/JP4425707B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-20 CN CNA2005100728289A patent/CN1707788A/zh active Pending
- 2005-05-20 CN CN2011101364459A patent/CN102201391B/zh not_active Expired - Fee Related
- 2005-05-25 US US11/136,405 patent/US7417319B2/en not_active Expired - Fee Related
-
2008
- 2008-07-16 US US12/174,330 patent/US20080305628A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN102201391A (zh) | 2011-09-28 |
CN102201391B (zh) | 2013-02-13 |
CN1707788A (zh) | 2005-12-14 |
US20050266677A1 (en) | 2005-12-01 |
US7417319B2 (en) | 2008-08-26 |
US20080305628A1 (en) | 2008-12-11 |
JP2005340398A (ja) | 2005-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7220652B2 (en) | Metal-insulator-metal capacitor and interconnecting structure | |
US7417319B2 (en) | Semiconductor device with connecting via and dummy via and method of manufacturing the same | |
US6344964B1 (en) | Capacitor having sidewall spacer protecting the dielectric layer | |
US20060183280A1 (en) | Metal-insulator-metal capacitors and methods of forming the same | |
JP2007221161A (ja) | 半導体デバイスで用いられるキャパシタとその製造方法 | |
US7307000B2 (en) | Method of fabricating a capacitor for a semiconductor device | |
JP2005340818A (ja) | 大容量mimキャパシタ及びその製造方法 | |
JP2009099991A (ja) | 半導体素子のスタックキャパシタ及びその形成方法 | |
JP2004031965A (ja) | 半導体素子のためのキャパシタおよびその製造方法 | |
JP4559757B2 (ja) | 半導体装置およびその製造方法 | |
US9627468B2 (en) | Capacitor structure and method of manufacturing the same | |
KR100825020B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
TWI717173B (zh) | 記憶體裝置及其製造方法 | |
KR20060058822A (ko) | 매립형 커패시터의 제조방법 | |
US7276439B2 (en) | Method for forming contact hole for dual damascene interconnection in semiconductor device | |
KR100515378B1 (ko) | 박막 커패시터 제조 방법 | |
US7598137B2 (en) | Method for manufacturing semiconductor device including MIM capacitor | |
KR100482025B1 (ko) | 반도체 소자의 제조방법 | |
JP2002208633A (ja) | 半導体装置およびその製造方法 | |
CN113517273B (zh) | 电容器阵列结构及其制备方法和半导体存储器件 | |
KR100679827B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
JP2002141472A (ja) | 半導体装置及びその製造方法 | |
CN113257783A (zh) | 存储器装置及其制造方法 | |
KR100450244B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100688724B1 (ko) | 고용량 mim 구조 커패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |