CN113517273B - 电容器阵列结构及其制备方法和半导体存储器件 - Google Patents
电容器阵列结构及其制备方法和半导体存储器件 Download PDFInfo
- Publication number
- CN113517273B CN113517273B CN202010274575.8A CN202010274575A CN113517273B CN 113517273 B CN113517273 B CN 113517273B CN 202010274575 A CN202010274575 A CN 202010274575A CN 113517273 B CN113517273 B CN 113517273B
- Authority
- CN
- China
- Prior art keywords
- layer
- upper electrode
- capacitor
- array structure
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 101
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 118
- 239000002184 metal Substances 0.000 claims abstract description 118
- 238000011049 filling Methods 0.000 claims abstract description 112
- 238000002955 isolation Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000002360 preparation method Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 2
- 230000010354 integration Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 18
- 239000006227 byproduct Substances 0.000 description 4
- 239000011231 conductive filler Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
该发明公开了一种电容器阵列结构及其制备方法和半导体存储器件，所述制备方法包括以下步骤；提供电容衬底，所述电容衬底包括上电极填充层，于所述上电极填充层侧面形成绝缘层；于所述上电极填充层上表面形成上电极金属层；于所述上电极金属层外表面形成平坦层；形成第一导线贯穿所述平坦层连接到所述上电极金属层，形成第二导线贯穿所述平坦层、所述绝缘层和所述隔离层连接到下部电路。由此不仅能够减小导线到上电极板的电阻，提高运行效率，而且能够减小电容器阵列区的尺寸，使得电容器阵列结构尺寸较小，提高器件集成度，也能够降低发生短路和漏电的风险。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种电容器阵列结构及其制备方法以及具有其的半导体存储器件。
背景技术
现有技术中动态随机存储器堆叠式双面电容上的电极材料一般是金属(TiN)加导电填充材料组成，如图10所示，导线一般与导电填充材料接触连接，由于导线填充材料自身性能，导致使得导线到上电极板的电阻较大，影响运行效率。
发明内容
本发明的目的在于提供一种电容器阵列结构及其制备方法，所述电容器阵列结构能够实现减小导线到上电极板的电容阻值且能够提高运行效率。
如背景技术所述，现有技术中如图10所示的电容器的电极材料采用金属加导电填充材料组成，导线一般与导电填充填料层(上电极填充层)接触连接，导致导线到上电极板的电阻较大，影响运行效率。
发明人研究发现，通过在电容器阵列结构中增加一层金属填充层，导线结构与金属填充层接触连接，能够减小导线到上电极板的电阻值，但是如图9所示，在增加金属填充层时，通常在上电极填充层的外表面沉积一层金属层，这样不可避免的在上电极填充层的顶部和侧部均形成上电极金属层，由于在电容区的侧部形成金属层，不仅使得电容器侧壁加厚，容易导致电容器阵列结构尺寸变大，不利于提高器件集成度，而且在上电极填充层侧部沉积金属层时，侧部金属层在后期研磨工艺中也容易发生断裂。
而且在电容侧壁处会形成基脚，基脚处是侧壁离第二导线最近的地方，因为金属与金属间的漏电路径大于金属与上电极填充层(在沉积金属层后刻蚀金属容易形成金属副产物残留在隔离层上，在后续形成第二导线时，第二导线与上电极之间的隔离层上留有金属副产物，导致上电极和第二导线底部有漏电leakage)，因此在侧部有金属层的时候，漏电缺陷会高于侧壁没有金属层的结构。
有鉴于此，本发明提出了一种电容器阵列结构的制备方法，包括以下步骤提供电容衬底，所述电容衬底包括隔离层、下电极层、电容介质层、上电极层和上电极填充层，其中，所述隔离层设置于基底上，所述下电极层设在所述隔离层的上方，所述电容介质层设在所述下电极层的内外表面，所述上电极层设在所述电容介质层的外表面，所述上电极填充层填充并覆盖在所述上电极层，于所述上电极填充层侧面形成绝缘层；于所述上电极填充层上表面形成上电极金属层；于所述上电极金属层外表面形成平坦层；形成第一导线贯穿所述平坦层连接到所述上电极金属层，形成第二导线贯穿所述平坦层、所述绝缘层和所述隔离层连接到下部电路。
由此通过在上电极填充层的顶部设置上电极金属层，第一导线与上电极金属层连接，不仅能够减小导线到上电极板的电阻，提高运行效率，而且在上电极填充层的侧面不形成上电极金属层，从而能够减小电容器阵列区的尺寸，使得电容器阵列结构尺寸较小，提高器件集成度。而且能降低第二导线与电容基脚处漏电风险。
可选地，于所述上电极填充层侧面形成所述绝缘层包括：于所述上电极填充层的外表面形成绝缘层；去除所述上电极填充层上表面的绝缘层。
可选地，在去除所述上电极填充层上表面的绝缘层的步骤中采用涂布和刻蚀工艺。
根据本发明的一些实施例，于所述上电极填充层上表面形成所述上电极金属层包括：与所述上电极填充层上表面和所述绝缘层的上表面沉积金属层；去除所述绝缘层上表面的所述金属层且保留上电极填充层上表面的金属层，形成所述上电极金属层。
根据本发明的一些实施例，在提供电容衬底的步骤中，所述电容衬底还包括多个电容接触口，多个所述电容接触口间隔开设置，多个所述电容接触口形成在所述隔离层的下方且穿过所述隔离层与所述下电极层接触。
根据本发明的一些实施例，在形成第一导线贯穿所述平坦层连接到所述上电极金属层，形成第二导线贯穿所述平坦层、所述绝缘层和所述隔离层连接到下部电路步骤中，包括以下步骤：于所述平坦层形成露出所述上电极金属层的第一通孔，填充所述第一通孔以形成所述第一导线，于所述平坦层、所述绝缘层和所述隔离层形成第二通孔，填充所述第二通孔以形成所述第二导线。
本发明还提出了一种电容器阵列结构，所述电容器阵列结构设置于半导体衬底上，所述半导体阵列结构包括：电容衬底，所述电容衬底包括隔离层、下电极层、电容介质层、上电极层和上电极填充层，其中所述隔离层的下方设有多个电容接触口，所述下电极层设在所述隔离层的上方且穿过所述隔离层与所述电容接触口连接，所述电容介质层设置于所述下电极层的内外表面，所述上电极层形成在所述电容介质层的外表面，所述上电极填充层填充并覆盖在所述上电极层之间；
上电极金属层，所述上电极金属层覆盖在所述上电极填充层上表面；绝缘层，所述绝缘层形成在所述上电极填充层侧面；平坦层，所述平坦层形成在所述上电极金属层的外表面；导线，所述导线包括第一导线和第二导线，所述第一导线贯穿在所述平坦层且与所述上电极金属层连接，所述第二导线依次穿过所述平坦层、所述绝缘层和所述隔离层与下部电路相连。
根据本发明的一些实施例，所述上电极金属层的厚度为80-120nm。
根据本发明的一些实施例，所述第二导线与所述上电极层的顶部之间的最短距离大于等于300nm。
本发明还提出了一种半导体存储器件，所述半导体器件包括上述实施例的电容器阵列结构。
附图说明
图1-图8是根据本发明一个实施例的电容器阵列结构的制备方法的各步骤的部分结构剖视图；
图9是根据本发明另一个实施例的电容器阵列结构的部分结构剖视图；
图10是现有技术的电容阵列结构的结构示意图；
图11是根据本发明一个实施例的电容器阵列结构的制备方法的流程图；
图12本发明又一个实施例的电容器阵列结构的制备方法的流程图。
附图标记：
100：电容器阵列结构；
1：电容衬底，11：隔离层，12：电容接触口，13：上电极层，14：下电极层，15：上电极填充层，16：上电极金属层，17：电介质层，18：基脚；
2：绝缘层；
3：平坦层；
4：第一导线，41：第二导线；
5：掩膜版。
具体实施方式
以下结合附图和具体实施方式对本发明提出的一种电容器阵列结构及其制备方法作进一步详细说明。
本发明是发明人基于以下的认识和发现获得的：
如背景技术所述，现有技术中如图10所示的电容器的电极材料采用金属加导电填充材料组成，导线一般与导电填充填料层(上电极填充层15)接触连接，导致导线到上电极板的电阻较大，影响运行效率。
发明人研究发现，通过在电容器阵列结构中增加一层金属填充层，导线结构与金属填充层接触连接，能够减小导线到上电极板的电阻值，但是如图9所示，在增加金属填充层时，通常在上电极填充层15的外表面沉积一层金属层，这样不可避免的在上电极填充层15的顶部和侧部均形成上电极金属层，由于在电容区的侧部形成金属层，不仅使得电容器侧壁加厚，容易导致电容器阵列结构100尺寸变大，不利于提高器件集成度，而且在上电极填充层侧部沉积金属层时，侧部金属层在后期研磨工艺中也容易发生断裂。
而且在电容侧壁处会形成基脚18，基脚18处是侧壁离第二导线41最近的地方，因为金属与金属间的漏电路径大于金属与上电极填充层(在沉积金属层后刻蚀金属容易形成金属副产物残留在隔离层11上，在后续形成第二导线41时，第二导线41与上电极层13之间的隔离层11上留有金属副产物，导致上电极层13和第二导线41底部有漏电leakage)，因此在侧部壁有金属层的时候，漏电缺陷会高于侧壁没有金属层的结构。
有鉴于此，本发明提出了一种电容器阵列结构100及其制备方法来解决上述技术问题。
下面结合附图描述根据本发明实施例的电容器阵列结构100。
如图8所示，根据本发明实施例的电容器阵列结构100可以包括电容器阵列结构100设置于半导体衬底上，电容器阵列结构100可以包括：电容衬底1、绝缘层2、上电极金属层16和导线。
如图1-图8所示，电容衬底1可以包括隔离层11、下电极层14、电容介质层17、上电极层13和上电极填充层15，其中隔离层11的下方设有多个电容接触口12，下电极层14设在隔离层11的上方且穿过隔离层11与电容接触口12连接，具体地，隔离层11上可形成有开口以露出电容接触口12，下电极层14形成在隔离层11和电容接触口12的上方且与电容接触口12电性连接。电容介质层17设置于下电极层14的内外表面，上电极层13形成在电容介质层17的外表面，上电极填充层15填充并覆盖上电极层13。其中，隔离层11的材质包含但不限于氮化硅，上电极层13和下电极层14的材质包含但不限于氮化钛，电容介质层17包含但不限于高k介质材料，上电级填充层的材料包含但不限于锗化硅或多晶硅。
上电极金属层16形成在上电极填充层15的上表面，如图8所示，上电极金属层16仅形成在上电极填充层15的上表面，而在上电极填充层15的侧面不形成金属填充层。可选地，对于上电极金属层16的厚度而言，上电极金属层16的厚度为80-120nm，例如上电极金属层16的厚度可以为80nm、90nm、100nm、120nm等，对此本发明不作特殊限定，可以根据实际情况和需要进行选择。上电极金属层16的材料包含但不限于钨、铜或铝等其他材料。
绝缘层2形成在上电极填充层15的侧面，平坦层3形成在上电极金属层16的外表面，具体地，如图8所示，上电极填充层15侧面形成有绝缘层2，上电极金属层16的上表面和侧面形成有平坦层3，且平坦层3覆盖绝缘层2上表面，其中平坦层3与绝缘层2的材料可采用相同材料也可采用不同材料，本实施例中，平坦层3与绝缘层2采用相同材料形成，且均可包含但不限于氧化硅材料。对于平坦层3和绝缘层2的形成而言，可先在上电极填充层15外表面形成绝缘层2，以避免在上电极填充层15侧面沉积金属层，然后去除上电极填充层15上表面的绝缘层2，接着上电极金属层16形成在上电极填充层15上表面，然后在上电极金属层16的外表面形成平坦层3。
导线包括第一导线4和第二导线41，如图8所示，第一导线4贯穿上电极金属层16上表面的平坦层3且与上电极金属层16连接，第二导线41形成在上电极填充层15侧面的绝缘层2内且依次穿过平坦层3、绝缘层2和隔离层11与下部电路相连。需要说明的是，这里的下部电路指的是连接到位线、字线、或外围区域电路的电路。这样，第二导线41可与电容器阵列结构100的外围区的导线或阵列区的位线、字线连接。其中如图8所示，第二导线41距上电极层13的顶部的最短距离H大于等于300nm。这样，通过在上电极填充层15上表面设置上电极金属层16，第一导线4与上电极金属层16连接，不仅能够减小导线到上电极板的电阻，提高运行效率，而且在上电极填充层15的侧面不形成上电极金属层16，从而能够减小电容器阵列区的尺寸，使得电容器阵列结构100尺寸较小，提高电容器阵列结构100的器件集成度，也能够进一步地减小电极阻值，而且能降低第二导线41与电容基脚18处漏电的风险。
下面参考附图描述根据本发明实施例的电容器阵列结构100的制备方法。
如图11所示，根据本发明实施例的电容器阵列结构100的制备方法可以包括：S1：提供电容衬底1；S2：于上电极填充层15侧面形成绝缘层2；S3：于上电极填充层15上表面形成上电极金属层16；S4：于上电极金属层16外表面形成平坦层3；S5：形成第一导线4贯穿平坦层3连接到上电极金属层16，形成第二导线41贯穿平坦层3、绝缘层2和隔离层11连接到下部电路。
具体地，在提供电容衬底1的步骤中，参见图1-图8所示，电容衬底1包括隔离层11、下电极层14、电容介质层17、上电极层13和上电极填充层15，其中，隔离层11设置于基底上，下电极层14设在隔离层11的上方，电容介质层17设在下电极层14的内外表面，上电极层13设在电容介质层17的外表面，上电极填充层15填充并覆盖上电极层13；如图1所示，电容衬底1形成电容器阵列区，下电极层14、电容介质层17、上电极层13和上电极填充层15均形成在隔离层11的上方，电容介质层17形成在上电极层13和下电极层14之间，上电极层13之间填充形成有上电极填充层15，且上电极填充层15整体覆盖上电极层13。
在于上电极填充层15侧面形成绝缘层2步骤S2中，结合图2和图3以及图12所示，于上电极填充层15侧面形成绝缘层2可以包括：S201：与上电极填充层15的外表面形成绝缘层2；S202：去除上电极填充层15顶面的绝缘层2。其中如图2所示，在步骤S201中，可在上电极填充层15的上表面和侧面形成绝缘层2，对于绝缘层2的形成方法而言，绝缘层2可以采用沉积工艺沉积形成在上电极填充层15的上表面和侧面。
在步骤S202中；如图3所示，去除绝缘层2位于上电极填充层15上表面的部分，具体地，可采用平坦化工艺去除绝缘层2超出上电极填充层15的上表面的部分，其中在对绝缘层2进行平坦化工艺时，上电极填充层15可形成为停止层，由此在去除上电极填充层15顶部的绝缘层2后上电极填充层15露出。
可选地，平坦化工艺方法可以包括化学机械研磨工艺或涂布加刻蚀的工艺方法，在本发明的一些示例中，可采用化学机械研磨工艺去除上电极填充层15上表面的绝缘层2，例如，可采用化学机械研磨设备对上电极填充层15上表面的绝缘层2进行研磨刻蚀，以露出上电极填充层15，去除上电极填充层15顶部的绝缘层2。在本发明的另一些示例中，可采用涂布加刻蚀的工艺去除上电极填充层15上表面的绝缘层，具体地，可在上电极填充层15上表面的绝缘层2的上方涂布光刻胶以使得绝缘层2顶部平坦化，然后对上电极填充层15上表面的绝缘层2进行刻蚀直至停止层，进一步地，在进行刻蚀时可选择蚀刻比较低的气体刻蚀。
在于上电极填充层15上表面形成上电极金属层16的步骤S3中，具体地，可在上电极填充层15的上表面上沉积形成有一上电极金属层16，上电极金属层16覆盖上电极填充层15的上表面，对于沉积法工艺而言，可采用化学气相沉积法或者物理沉积法等。
其中可选地对于步骤S3可以包括：S301：在上电极填充层15上表面和上电极填充层15侧面的绝缘层2的上表面沉积金属层；S302：去除所述上电极填充层15侧面的绝缘层2上表面的金属层且保留上电极填充层15上表面的金属层，形成上电电极金属层16。具体地，在上电极填充层15侧面形成有绝缘层2，由此在沉积上电极金属层16时，在上电极填充层15的上表面以及上电极填充层15侧面的绝缘层2的上表面均沉积形成有一层金属层，通过去除绝缘层2上表面的金属层，使得上电极金属层16沉积形成在上电极填充层15的上表面。进一步地，可在上电极金属层16的上方设置掩膜版，通过刻蚀去除绝缘层2上表面形成的上电极金属层16。
在上电极金属层16的外表面形成平坦层3步骤S4中，如图7所示，平坦层3可以形成在上电极金属层16的上表面和侧面，且平坦层3覆盖绝缘层2上表面，其中平坦层3与绝缘层2的材料可采用相同材料也可采用不同材料，本实施例中，平坦层3与绝缘层2采用相同材料形成，且包含但不限于氧化硅材料，平坦层3和绝缘层2覆盖上电极金属层16和电容衬底1的上表面和侧面。所述平坦层3可以采用沉积工艺形成，例如可以采用化学气相工艺形成。
在S5步骤中，第一导线4形成在上电极金属层16的上方且形成在平坦层3内并与上电极金属层16连接，第二导线41形成在上电极金属层16的侧面且与上电极金属层16隔开，第二导线41依次贯穿平坦层3、绝缘层2和隔离层1与下部电路相连，需要说明的是，这里的下部电路指的是连接到位线、字线或外围区电路的电路。例如第二导线41可与电容阵列结构的外围区的导线相连，也透过隔离层1与位线和字线连接。
具体地，于平坦层3形成露出上电极金属层16的第一通孔，第一通孔贯穿平坦层3且露出上电极金属层16，填充第一通孔以形成第一导线4，于平坦层3、绝缘层2和隔离层11形成第二通孔，第二通孔依次穿过平坦层3和绝缘层2和隔离层11，填充第二通孔以形成第二导线41。进一步地第一通孔和第二通孔可采用刻蚀法形成，具体地，可在平坦层3上形成一掩膜层，对掩膜层进行图形化，暴露出预定形成第一通孔和第二通孔的区域，然后以图形化的掩膜层为掩膜对平坦层3、绝缘层2和隔离层1进行刻蚀，从而形成第一通孔和第二通孔，在第一通孔和第二通孔内填充材料以形成第一导线4和第二导线41，其中对于形成第一导线4和第二导线41的材料而言，第一导线4和第二导线41可以采用钨、钛以及铝等金属材料。其中对于第一通孔和第二通孔的形成而言，第一通孔和第二通孔可以同时形成，也可以分布形成，对此本发明不作特殊限定。
根据本发明实施例的电容器的阵列结构的制备方法，通过在上电极填充层15侧面形成绝缘层2，并在上电极填充层15的上表面形成上电极金属层16，而不在上电极填充层15侧面形成金属层，由此不仅能够避免由于在上电极填充层15侧面形成金属层而增大电容器阵列结构，提高了电容器阵列结构的集成度，也能够防止在电容基脚18处与第二导线41形成漏电的风险。
另外本发明还提出了一种半导体存储器件，本发明的半导体存储器件包括上述实施例的电容器阵列结构100。根据本发明实施例的半导体存储器件，通过设置上述实施例的电容器阵列结构100，能够提高器件集成度，提高运行效率，降低漏电风险。
以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种电容器阵列结构的制备方法，其特征在于，包括：
提供电容衬底，所述电容衬底包括隔离层、下电极层、电容介质层、上电极层和上电极填充层，其中，所述隔离层设置于基底上，所述下电极层设在所述隔离层的上方，所述电容介质层设在所述下电极层的内外表面，所述上电极层设在所述电容介质层的外表面，所述上电极填充层填充并覆盖在所述上电极层；
于所述上电极填充层侧面形成绝缘层，包括：于所述上电极填充层的外表面形成绝缘层；去除所述上电极填充层上表面的绝缘层；
于所述上电极填充层上表面形成上电极金属层；
于所述上电极金属层外表面形成平坦层；
形成第一导线贯穿所述平坦层连接到所述上电极金属层，形成第二导线贯穿所述平坦层、所述绝缘层和所述隔离层连接到下部电路。
2.根据权利要求1所述的电容器阵列结构的制备方法，其特征在于，在去除所述上电极填充层上表面的绝缘层的步骤中采用涂布和刻蚀工艺。
3.根据权利要求1所述的电容器阵列结构的制备方法，其特征在于，于所述上电极填充层上表面形成所述上电极金属层包括：
于所述上电极填充层上表面和所述绝缘层的上表面沉积金属层；
去除所述绝缘层上表面的所述金属层且保留所述上电极填充层上表面的金属层，形成所述上电极金属层。
4.根据权利要求1所述的电容器阵列结构的制备方法，其特征在于，在提供电容衬底的步骤中，所述电容衬底还包括多个电容接触口，多个所述电容接触口间隔开设置，多个所述电容接触口形成在所述隔离层的下方且穿过所述隔离层与所述下电极层连接。
5.根据权利要求1所述的电容器阵列结构的制备方法，其特征在于，在形成第一导线贯穿所述平坦层连接到所述上电极金属层，形成第二导线贯穿所述平坦层、所述绝缘层和所述隔离层连接到下部电路步骤中，包括以下步骤：于所述平坦层形成露出所述上电极金属层的第一通孔，填充所述第一通孔以形成所述第一导线，于所述平坦层、所述绝缘层和所述隔离层形成第二通孔，填充所述第二通孔以形成所述第二导线。
6.一种电容器阵列结构，其特征在于，采用权利要求1~5任一项所述的制备方法制备，所述电容器阵列结构设置于半导体衬底上，所述电容器阵列结构包括：
电容衬底，所述电容衬底包括隔离层、下电极层、电容介质层、上电极层和上电极填充层，其中所述隔离层的下方设有多个电容接触口，所述下电极层设在所述隔离层的上方且穿过所述隔离层与所述电容接触口连接，所述电容介质层设置于所述下电极层的内外表面，所述上电极层形成在所述电容介质层的外表面，所述上电极填充层填充并覆盖所述上电极层；
上电极金属层，所述上电极金属层覆盖在所述上电极填充层上表面；
绝缘层，所述绝缘层形成在所述上电极填充层侧面；
平坦层，所述平坦层形成在所述上电极金属层的外表面；
导线，所述导线包括第一导线和第二导线，所述第一导线贯穿所述平坦层且与所述上电极金属层连接，所述第二导线依次穿过所述平坦层、所述绝缘层和所述隔离层与下部电路相连。
7.根据权利要求6所述的电容器阵列结构，其特征在于，所述上电极金属层的厚度为80-120nm。
8.根据权利要求6所述的电容器阵列结构，其特征在于，所述第二导线与所述上电极层的顶部之间的最短距离大于等于300nm。
9.一种半导体存储器件，其特征在于，包括权利要求6-8中任一项所述的电容器阵列结构。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010274575.8A CN113517273B (zh) | 2020-04-09 | 2020-04-09 | 电容器阵列结构及其制备方法和半导体存储器件 |
| PCT/CN2021/080792 WO2021203915A1 (zh) | 2020-04-09 | 2021-03-15 | 电容器阵列结构及其制备方法和半导体存储器件 |
| US17/310,799 US20220320096A1 (en) | 2020-04-09 | 2021-03-15 | Capacitor array structure and preparation method thereof and semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010274575.8A CN113517273B (zh) | 2020-04-09 | 2020-04-09 | 电容器阵列结构及其制备方法和半导体存储器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113517273A CN113517273A (zh) | 2021-10-19 |
| CN113517273B true CN113517273B (zh) | 2023-09-22 |
Family
ID=78022685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010274575.8A Active CN113517273B (zh) | 2020-04-09 | 2020-04-09 | 电容器阵列结构及其制备方法和半导体存储器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20220320096A1 (zh) |
| CN (1) | CN113517273B (zh) |
| WO (1) | WO2021203915A1 (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319315A (ja) * | 2005-04-14 | 2006-11-24 | Elpida Memory Inc | キャパシタおよびその製造方法 |
| CN1879211A (zh) * | 2003-09-04 | 2006-12-13 | 微米技术有限公司 | 半导体器件形成期间用于垂直定向电容器的支撑 |
| JP2007067451A (ja) * | 1995-11-20 | 2007-03-15 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
| CN101170081A (zh) * | 2006-10-23 | 2008-04-30 | 尔必达存储器股份有限公司 | 制造动态随机存取存储器的方法 |
| CN104934423A (zh) * | 2014-03-19 | 2015-09-23 | 瑞萨电子株式会社 | 半导体集成电路器件及其制作方法 |
| CN108155152A (zh) * | 2017-12-19 | 2018-06-12 | 睿力集成电路有限公司 | 导体结构、电容器阵列结构及制备方法 |
| CN109065501A (zh) * | 2018-07-19 | 2018-12-21 | 长鑫存储技术有限公司 | 电容阵列结构及其制备方法 |
| CN109346458A (zh) * | 2018-09-13 | 2019-02-15 | 长鑫存储技术有限公司 | 高k介电层及其形成方法、应用其的电容器结构 |
| CN208753321U (zh) * | 2018-05-17 | 2019-04-16 | 长鑫存储技术有限公司 | 柱状电容器阵列结构 |
| CN209496851U (zh) * | 2019-03-29 | 2019-10-15 | 长鑫存储技术有限公司 | 双面电容结构、dram存储器 |
| CN110690346A (zh) * | 2018-07-06 | 2020-01-14 | 长鑫存储技术有限公司 | 电容介质层表面处理方法及电容器 |
| CN110970460A (zh) * | 2018-09-29 | 2020-04-07 | 长鑫存储技术有限公司 | 电容器阵列及其形成方法、半导体器件 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI222212B (en) * | 2003-03-17 | 2004-10-11 | Taiwan Semiconductor Mfg | Crown-type capacitor and its manufacturing method |
| KR100725360B1 (ko) * | 2004-12-27 | 2007-06-07 | 삼성전자주식회사 | Ｍｉｍ 캐패시터 및 그 제조 방법 |
| KR100703970B1 (ko) * | 2005-06-16 | 2007-04-06 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
| JP2010206094A (ja) * | 2009-03-05 | 2010-09-16 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR101087846B1 (ko) * | 2010-11-04 | 2011-11-30 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| JP2012231075A (ja) * | 2011-04-27 | 2012-11-22 | Elpida Memory Inc | 半導体デバイス及びその製造方法 |
| JP2015053337A (ja) * | 2013-09-05 | 2015-03-19 | マイクロン テクノロジー， インク． | 半導体装置及びその製造方法 |
| US10020360B1 (en) * | 2017-01-06 | 2018-07-10 | Micron Technology, Inc. | Integrated memory |
| CN108695239B (zh) * | 2017-04-07 | 2021-09-21 | 联华电子股份有限公司 | 具有接触插塞的半导体结构及其制作方法 |
| CN113451310B (zh) * | 2020-03-27 | 2022-03-22 | 长鑫存储技术有限公司 | 半导体器件及半导体器件的形成方法 |
-
2020
- 2020-04-09 CN CN202010274575.8A patent/CN113517273B/zh active Active
-
2021
- 2021-03-15 US US17/310,799 patent/US20220320096A1/en active Pending
- 2021-03-15 WO PCT/CN2021/080792 patent/WO2021203915A1/zh active Application Filing
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067451A (ja) * | 1995-11-20 | 2007-03-15 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
| CN1879211A (zh) * | 2003-09-04 | 2006-12-13 | 微米技术有限公司 | 半导体器件形成期间用于垂直定向电容器的支撑 |
| JP2006319315A (ja) * | 2005-04-14 | 2006-11-24 | Elpida Memory Inc | キャパシタおよびその製造方法 |
| CN101170081A (zh) * | 2006-10-23 | 2008-04-30 | 尔必达存储器股份有限公司 | 制造动态随机存取存储器的方法 |
| CN104934423A (zh) * | 2014-03-19 | 2015-09-23 | 瑞萨电子株式会社 | 半导体集成电路器件及其制作方法 |
| CN108155152A (zh) * | 2017-12-19 | 2018-06-12 | 睿力集成电路有限公司 | 导体结构、电容器阵列结构及制备方法 |
| CN208753321U (zh) * | 2018-05-17 | 2019-04-16 | 长鑫存储技术有限公司 | 柱状电容器阵列结构 |
| CN110690346A (zh) * | 2018-07-06 | 2020-01-14 | 长鑫存储技术有限公司 | 电容介质层表面处理方法及电容器 |
| CN109065501A (zh) * | 2018-07-19 | 2018-12-21 | 长鑫存储技术有限公司 | 电容阵列结构及其制备方法 |
| CN109346458A (zh) * | 2018-09-13 | 2019-02-15 | 长鑫存储技术有限公司 | 高k介电层及其形成方法、应用其的电容器结构 |
| CN110970460A (zh) * | 2018-09-29 | 2020-04-07 | 长鑫存储技术有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN209496851U (zh) * | 2019-03-29 | 2019-10-15 | 长鑫存储技术有限公司 | 双面电容结构、dram存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220320096A1 (en) | 2022-10-06 |
| WO2021203915A1 (zh) | 2021-10-14 |
| CN113517273A (zh) | 2021-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8664075B2 (en) | High capacitance trench capacitor | |
| US7554146B2 (en) | Metal-insulator-metal capacitor and method of fabricating the same | |
| US9263452B2 (en) | Reservoir capacitor of semiconductor device | |
| CN113013092B (zh) | 半导体结构的形成方法及半导体结构 | |
| US10818670B2 (en) | Memory device and method for manufacturing the same | |
| US7737022B2 (en) | Contact formation | |
| TW201535681A (zh) | 電容器、電容儲存節點及其製造方法 | |
| CN115241372A (zh) | 存储器件、半导体结构及其形成方法 | |
| CN113517273B (zh) | 电容器阵列结构及其制备方法和半导体存储器件 | |
| US11538811B2 (en) | Dynamic random access memory and method of manufacturing the same | |
| CN110718549A (zh) | 动态随机存取存储器及其制造、写入与读取方法 | |
| EP4044232A1 (en) | Memory and manufacturing method therefor | |
| CN110875316B (zh) | 存储器装置及其制造方法 | |
| US7413951B2 (en) | Stacked capacitor and method for producing stacked capacitors for dynamic memory cells | |
| JP2009170637A (ja) | 半導体記憶装置の製造方法および半導体記憶装置 | |
| KR100503350B1 (ko) | 박막 커패시터 및 그 제조 방법 | |
| KR100876880B1 (ko) | 실린더형 캐패시터 형성방법 | |
| KR100881738B1 (ko) | 반도체 소자의 제조 방법 | |
| US20040108534A1 (en) | Semiconductor device and manufacturing method for the same | |
| KR100467781B1 (ko) | 박막 커패시터 및 그 제조 방법 | |
| CN114883271A (zh) | 半导体结构及其形成方法 | |
| CN114188280A (zh) | 半导体结构及其制作方法 | |
| US7224012B2 (en) | Thin film capacitor and fabrication method thereof | |
| KR20050059796A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US20070132055A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |