CN101170081A - 制造动态随机存取存储器的方法 - Google Patents
制造动态随机存取存储器的方法 Download PDFInfo
- Publication number
- CN101170081A CN101170081A CNA2007101288251A CN200710128825A CN101170081A CN 101170081 A CN101170081 A CN 101170081A CN A2007101288251 A CNA2007101288251 A CN A2007101288251A CN 200710128825 A CN200710128825 A CN 200710128825A CN 101170081 A CN101170081 A CN 101170081A
- Authority
- CN
- China
- Prior art keywords
- random access
- dynamic random
- memory
- access memory
- array area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 76
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 230000002093 peripheral effect Effects 0.000 claims abstract description 39
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 34
- 238000012545 processing Methods 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 45
- 239000001257 hydrogen Substances 0.000 claims description 36
- 229910052739 hydrogen Inorganic materials 0.000 claims description 36
- 230000005669 field effect Effects 0.000 claims description 29
- 238000009434 installation Methods 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 8
- 230000007547 defect Effects 0.000 abstract description 9
- 238000012856 packing Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 130
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 239000000203 mixture Substances 0.000 description 19
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 9
- 230000014509 gene expression Effects 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 230000003321 amplification Effects 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 230000002950 deficient Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- -1 hydrogen Hydrogen Chemical class 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- VWAGSGYWIGYIIZ-UHFFFAOYSA-N [Si](O)(O)(O)O.[P].[B] Chemical compound [Si](O)(O)(O)O.[P].[B] VWAGSGYWIGYIIZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- WIGAYVXYNSVZAV-UHFFFAOYSA-N ac1lavbc Chemical compound [W].[W] WIGAYVXYNSVZAV-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000008282 halocarbons Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明的目的是提供一种制造动态随机存取存储器的方法,该存储器即使具有大存储密度也能减少缺陷率。本发明的方法用于制造具有设置在半导体衬底上的存储器阵列区域和外围电路区域的动态随机存取存储器的方法,氮化硅膜覆盖在存储器阵列区域和外围电路区域的上面,该方法具有至少用于去除提供在外围电路区域中的氮化硅的步骤(1);以及用于在氢气环境中处理步骤(1)获得的待处理衬底的步骤(2)。
Description
技术领域
本发明涉及一种制造动态随机存取存储器的方法,以及优选地,涉及具有在氢气环境中的处理步骤的制造动态随机存取存储器的方法。
背景技术
薄膜多晶硅晶体管(在下文中提到的“TFT”来自“薄膜晶体管”的缩写)经常用于通常的半导体设备。
当这种TFT用于具有堆叠在N沟道MOS场效应晶体管的P沟道MOS薄膜多晶硅晶体管的存储信道时,安装有TFT的半导体装置消耗了大量的备用电流,存在问题。
这个问题公知的是由多晶硅粒子边界中或者TFT中的包含的粒子的缺陷产生的陷阱能级引起的。
由于这种陷阱能级是由多晶硅中的自由键形成的,自由键的减少能有效降低备用电流。自由键可被氢破坏。考虑到这点,有一种方法,可以利用用在多晶硅中的等离子氮化膜中包含的氢,破坏多晶硅中的自由键。
特别地,为了防止在通过湿回流在TFT中形成氧化膜时,不必要的多晶硅中的OH团扩散,氮化硅膜有时作为OH团的拦截物形成在多晶硅上。
这种氮化硅膜的存在阻止了氮化硅膜上的等离子氮化膜中包含的氢到达TFT的沟道部分,该TFT由在氮化硅膜下面的多晶硅构成。
为了解决这个问题,有一种制造半导体装置的方法,该方法具有在氮化硅膜中形成孔的步骤(见日本专利申请公开No.H5-129333)。
另外一种制造半导体装置的方法包括辐射半导体衬底的步骤,该半导体衬底具有诸如多晶硅的半导体层以及形成在半导体层上的绝缘层,以及在具有氢气的环境中用于将氢气分离为氢原子的光(见日本专利申请公开No.2005-217244)。
另一方面,随着技术的最新进展,如电子装置的尺寸减小和重量减轻,动态随机存取存储器的每单元区域的存储密度也有望大幅度提高。这种存储密度的提高可能提高动态随机存取存储器缺陷率。
发明内容
根据以上提到的专利文献,通过使用氢破坏自由键的方法用于诸如包含在TFT中的多晶硅是有效的。
然而,发明者发现当半导体衬底用在包含自由键的单晶硅与多晶硅的情况相比具有更低的比率,使用氢的半导体衬底的简单处理不足以通过氢处理改进缺陷率。
本发明目的是提供一种制造动态随机存取存储器的方法,即使存储密度提高也能够减小缺陷比率。
本发明的发明者深入研究并且通过发现本发明的目的可以通过一种制造动态随机存取存储器的方法来达到,该存储器具有设置在半导体衬底上的存储器阵列区域和在半导体衬底上每个存储器阵列区域周围的外围电路,在通过去除外围电路区域上的氮化硅膜获得的待处理衬底上进行氢处理。
更特别地,本发明提供了:[1]一种制造动态随机存取存储器的方法,该存储器包括半导体衬底,设置在衬底上的存储器阵列区域,和位于衬底上的设置在每一个存储器阵列区域周围的外围电路区域,每个存储器阵列区域具有存储单元,该存储单元包括绝缘薄膜栅型场效应晶体管、单元接触器和电容器,外围电路区域具有绝缘薄膜栅型场效应晶体管和用于控制存储单元的导电电路,存储器阵列区域和外围电路区域提供有氮化硅膜,
该方法至少包括:
步骤(1),去除提供在外围电路区域中的氮化硅;以及
步骤(2),在氢气环境中处理步骤(1)获得的待处理衬底。
进一步的,本发明提供:
[2]在以上项目[1]中所述制造动态随机存取存储器的方法,其中步骤(1)是去除设置在存储器阵列区域周围的外围电路区域的,以及置于存储器阵列区域和外围电路区域之上,位于绝缘薄膜栅型场效应晶体管之外的氮化硅膜的部分或全部。
更进一步,本发明提供:
[3]在项目[1]或[2]制造动态随机存取存储器的方法中,其中每个存储器阵列区域是盒形,并且存储器阵列区域以给定间隔设置形成,总体上,是半导体衬底上的盒形存储块区域之一,
盒形存储器块区域以给定间隔设置,总体上,是半导体衬底上的盒形存储器片区域,以及
外围电路区域设置在两个存储器阵列区域之间并且在两个存储块区域之间,
步骤(1)包括去除存储器阵列区域之间的外围电路区域上的氮化硅膜。
更进一步,本发明提供:
[4]在以上项目[1]到[3]中任何制造动态随机存取存储器的方法中,进一步包括步骤(3),去除提供在存储器阵列区域上的氮化硅膜。
更进一步,本发明提供:
[5]在以上项目[1]到[4]中任何制造动态随机存取存储器的方法中,其中包含在存储单元中的绝缘薄膜栅型场效应晶体管具有凹进结构。
更进一步,本发明提供:
[6]在以上项目[1]到[5]中任何制造动态随机存取存储器的方法中,其中在步骤(2)的氢气环境中的处理在从380到470℃的温度下进行,其中,持续时间从半小时到12小时。
更进一步,本发明提供:
[7]在以上项目[1]到[6]中任何制造动态随机存取存储器的方法中,进一步包括步骤(4),降低温度到300℃或者更低。
更进一步,本发明提供:
[8]一种根据以上项目[1]到[7]中任何所述的方法获得的动态随机存取存储器。
更进一步,本发明提供:
[9]一种配置有根据以上项目[8]所述的动态随机存取存储器的电子装置。
根据本发明,提供了可以在即使加大存储密度时也能降低缺陷率的制造动态随机存取存储器的方法。
附图说明
通过下列结合相关附图的描述,每个例子都以实施例的方式阐述,本发明上述以及其他目的和特性可以更加完整地呈现,其中;
图1是从半导体衬底法线方向观察的DRAM芯片整体的示例性平面图;
图2是图1中虚线圈住部分的放大平面图;
图3是用于说明本发明制造过程的主要部分横截面图,该图显示了沿着图1垂直方向截得的半导体衬底截面;
图4是用于说明在电容器接触器和内层绝缘膜上表面形成氮化硅膜的步骤的主要部分横截面图;
图5是说明去除氮化硅膜步骤的主要部分横截面图;
图6是说明去除氮化硅膜步骤的主要部分横截面图;
图7是说明去除氮化硅膜步骤的主要部分横截面图;
图8是在存储器阵列区域200的电容器的主要部分横截面图,电容器沿着平行于半导体衬底1的平面截取,该截面是从上方看到的侧面。
图9是显示图8放大部分的主要部分横截面图;
图10是说明去除氮化硅膜的位置的主要部分横截面图;
图11是说明在待处理衬底的存储器阵列区域中的形成电容器的步骤的主要部分横截面图;
图12显示了在存储器阵列区域形成电容器步骤的主要部分横截面图,在该区域形成有每个都具有凹进栅结构的绝缘膜栅型场效应晶体管;
图13是说明待处理衬底的外围电路区域中形成导电电路的步骤的主要部分横截面图;
图14是图1的DRAM芯片部分放大平面图;
图15示意性地显示了图1的DRAM芯片平面图(具体实施例);
图16是DRAM芯片放大平面图(示例);
图17是DRAM芯片进一步放大平面图(具体实施例)
图18显示了在氢气环境中处理实施一次后获得的(正常操作下的存储单元百分比)产出率;
图19显示了在氢气环境中处理实施两次后获得的(正常操作下的存储单元百分比)产出率;
图20示意性的显示了DRAM芯片的平面示图(比较例);
图21是DRAM芯片放大平面图(比较例);以及
图22是DRAM芯片进一步放大平面图(比较例)。
具体实施方式
本发明提供了一种制造动态随机存取存储器(下文中称为“DRAM”)的方法。首先参考附图描述通过这种方法获得的DRAM结构。
图1是在半导体衬底表面法线方向观察的DRAM芯片整体的示例性平面图,并且图2是图1中虚线圈住部分的放大平面图。
如图2所示,半导体衬底1具有设置在其上的存储器阵列区域200和围绕存储器阵列区域200的外围电路区域300。
这里,本发明中使用的半导体衬底1例如是半导体硅衬底。对本发明使用的半导体衬底1没有特别的限制,并且根据用途任何商业可用的半导体衬底都可以使用。
图3是用于说明本发明制造方法的主要部分横截面图,该图显示了相对于半导体衬底1表面垂直方向的半导体衬底1的横截面。
在图3中,参数200代表存储器阵列区域200之一的主要部分,参数300代表外围电路区域300的主要部分。
如图3所示,存储器阵列区域200由包括绝缘膜栅型电场效应晶体管400的存储单元,单元接触器2和电容器3的存储单元的集合形成。
对存储器阵列区域200进一步详细描述。装置分离绝缘膜4提供在半导体衬底1中以定义对应每个存储单元的单元区域。一种混合物引进由该装置分离绝缘膜4定义的半导体衬底1,并且因此源区和漏区形成(未示出)。
此外,对应源区和漏区的栅极6通过各自的氧化硅或类似的栅氧化膜5形成在半导体衬底1上。这些栅极6的每个包括含有磷或类似的N型混合物和硼或类似的P型混合物的多晶硅7,形成在多晶硅上导电钨硅化钨或者类似的层8等等。
绝缘膜栅型电场效应晶体管400这样形成在半导体衬底1上并且作为晶体管用于存储单元。
进一步,单元接触器2以电连接形式连接到半导体衬底1中形成的漏区(未示出)。
每个单元接触器2由包括N型磷或类似混合物和硼或类似P型混合物的多晶硅形成。单元接触器2被内层绝缘膜10隔离,并且氮化硅的侧壁9或类似形成在每个栅极6的两侧。
进一步,形成在每个单元接触器2上侧的是电连接到单元接触器2的电容接触器13。
电容接触器13由包括磷或类似N型混合物和硼或类似P型混合物和氮化钛或类似侧壁15形成,并且电容接触器13被内层绝缘膜11和12隔离。
内层绝缘膜17通过氮化硅膜16形成在电容接触器13和内层绝缘膜12的上侧上。
形成在每个电容接触器13上的是电连接到电容接触器13上的电容器3。电容器3具有氮化钛或类似下电极18,氧化硅、氧化铝、氧化铪或类似电容器膜19以及氮化钛或类似上电极20等等。
另一方面,外围电路区域300具有绝缘膜栅型电场效应晶体管401和用于控制存储单元的导电电路。多个这样的绝缘膜栅型电场效应晶体管401和导电电路形成在半导体衬底1中以控制存储单元。
该外围电路区域300用于完成存储单元、存储控制器等的数据的输入/输出。
源和漏区(未示出)和用于控制存储单元的栅极21形成在半导体衬底1中,并且源和漏区和栅极21组成绝缘膜栅型场效应晶体管401。
该栅极21具有包括磷或类似的N型混合物和硼或类似的P型混合物的多晶硅7,钨、氮化钨或类似形成在多晶硅上的导电层8等等。
此外,位接触器22形成为电连接到栅极21。
位接触器22由包括磷或类似的N型混合物和硼或类似的P型混合物和氮化钛或类似侧壁24构成。位接触器22被内层绝缘膜10和11隔离。
此外,由W或类似物形成的位线25电连接到位接触器,并且位线25被氮化硅或类似的混合物的位线侧壁26夹在中间。
位线25被内层绝缘膜12隔离。
此外,通过硅化钛或类似的硅化物层27形成在位线25上的是作为导电电路的接触插销30,并且接触插销30是电连接到位线25。
接触插销30由包括磷或类似的N型混合物和硼或类似的P型混合物和氮化钛或类似侧壁29的多晶硅28构成,并且接触插销30被内层绝缘膜12和17隔离。
这里,形成在存储器阵列区域200和接触插销30中电容器3上的是内层氧化硅绝缘膜中的导电电路。
图4是用于说明在电容器接触器13和内层绝缘膜12上表面形成氮化硅膜16的步骤的主要部分横截面图。
当在制造圆柱型电容器中,圆柱洞在内层绝缘膜中被刻蚀出时,氮化硅膜16作为用于防止过度刻蚀的层形成。
首先,电容接触器13和内层绝缘膜12的上表面通过CMP(化学机械抛光)或者类似方法磨平,并且之后,氨和二氯化物在温度范围600到650℃发生反应因此形成30到70nm或者优选的厚度为40到60nm的氮化硅膜16。
这里,该氮化硅膜16形成的位置优选在电容接触器13和内层绝缘膜12的上表面,然而,氮化硅膜16可以形成在存储器阵列区域200的栅氧化膜的任何位置上。
此外,氮化硅膜16优选的形成在低于电容器上表面的位置,或者更优选的接触电容接触器上表面形成。
图5是说明去除氮化硅膜16的步骤的主要部分横截面图,并且显示了根据第一实施例去除氮化硅膜16的步骤。
首先,光致抗蚀层31形成在氮化硅膜16上,并且用于去除氮化硅膜16的抗蚀剂图案由公知的光刻技术形成。
如图5所示,抗蚀剂图案作为掩膜这样形成,通过选择蚀刻开口32,用于将氢导入栅氧化膜5和半导体衬底1之间的边界,绝缘膜栅型电场效应晶体管400形成在存储器阵列区域200中。
所选蚀刻是例如活性离子蚀刻。
活性离子蚀刻是在从1到1000mTorr,优选的从10到500mTorr,更优选的,从50到300mTorr的压力范围,在卤代氢,氧气,氩气或者类似的气体中实施。
活性离子蚀刻在温度范围10到200℃,或者优选的在从20到100℃实施。
根据该第一实施例,氮化硅膜16在外围电路区域300中去除,该外围电路区域围绕存储器阵列区域200并且位于绝缘膜栅型场效应晶体管400外面。
这里,存储器阵列区域200表示存储单元内的区域,该存储单元位于存储阵列区域200的外边缘,并且该区域在图5中点划线左侧。
外围电路区域300表示图5中点划线右侧的区域。
氮化硅膜16的去除不限于以上描述的第一实施例,并且可以根据以下二到四实施例实施。
图6是说明去除氮化硅膜16的步骤的主要部分横截面图。
根据以上描述的第一实施例,氮化硅膜16根据绝缘膜栅型场效应晶体管401的宽度部分保持在外围电路区域300中。另一方面,根据如图6所示的第二实施例,外围电路区域300中的氮化硅膜16被完全去除。
接下来描述了根据第三实施例去除氮化硅膜16。
图7是说明去除氮化硅膜16的步骤的主要部分横截面图。
如图7所示,除了提供在外围电路区域300中的氮化硅膜16,提供在存储器阵列区域200中的氮化硅膜16也可以被去除。
根据第三实施例,氮化硅膜16保持在电容接触器13附近以及上表面。
去除氮化硅膜16后,光致抗蚀层31通过灰化去除。这也可应用于之后描述的实施例。
接着描述的是作为第三实施例变形的第四实施例。
图8是图3中存储器阵列区域200的电容器3的主要部分横截面图,电容器3沿着平行于半导体衬底1的平面截取,而截面是从上方看到的。
图8中每个圈显示了每个电容器3的一部分。
如图8显示,每个电容器设置成被六个均匀放置的电容器围绕。
这里,点划线b-b表示DRAM位线设置的方向,而点划线c-c表示DRAM字线设置的方向。
点划线d-d表示的电容器设置在相对位线方向的18°方向。点划线e-e表示电容器设置在相对字线方向的45°方向。
这里,图8中电容器的设置由示例给出并且不限于本发明。
图9是图8一部分放大的主要部分横截面图。
如图9所示,电容器3的每个包括下电极18,电容器膜19,上电极20等等。
如第三实施例结合附图7所述,参数100表明氮化硅膜16在存储器阵列区域200中部分去除的位置。
如图9中由参考数字100表示的,有多个氮化硅膜16去除部分,其中每个被三个电容器围绕,例如,电容器3a,3b和3c。
图10显示了图9的电容器3a,3b和3c放大的主要部分横截面图。
在图10中,每个电容器3(3a,3b和3c)的主要部分由虚线表示。此外,氮化硅膜16与电容器3底部被置于相同平面上。参考数字600代表图9的截面。
在之前图9的图形中,当由参考数字100表示的一部分的图像在半导体衬底表面的法线方向投射于氮化硅膜16上时,图像显示在氮化硅膜16上。这由图10中参考数字100表示。
实际上,对应图10中参考数字100的位置的氮化硅膜16被去除。
假定当被三个电容器围绕的所有位置的氮化硅膜16被去除,去除率表现为100%。之后,存储器阵列区域中氮化硅膜的去除率优选为5到90%,或者更优选为10到30%。
当每个电容器的直径是200nm,由参考数字100表示部分的直径一般在50到120nm范围。
若存储器阵列区域中的氮化硅膜以这种方式部分去除,则可平稳地将氢加入存储器阵列区域。
接下来描述在去除氮化硅膜16之后,在氢气环境中处理待处理衬底的步骤。之后的描述基于以上描述的第一实施例,然而,同样适用于第二到第四实施例。
以上描述的待处理衬底500,如图5所示被去除了氮化硅膜16,在用于氢处理的装置(未示出)中的氢气环境中,在380到470℃,优选的在390到450℃,更优选的在390到450℃温度范围,并且持续1分钟到24小时,优选的30分钟到10小时,更优选的1小时到8小时处理。
这里,在去除光致抗蚀层31之后通过灰化或类似操作进行氢处理。
此外,在使用氢气时,为了防止引起的爆炸,优选的装置充满氮气,氩气或类似的惰性气体,并且之后氢气导入装置内部。
氢处理的步骤通常在将氢气流入装置内部时操作。这里,仅在氢气流入装置时或者氢气和氮气,氩气或类似的惰性气体流入装置时,该步骤才实施。
在完成该步骤时,在氢气导入装置停止并且装置内的气体优选的被惰性气体代替之前,待处理衬底500的温度低至300℃或者更低。
由于在该处理中,氢气导入栅氧化膜5和半导体衬底1之间的边界,其中绝缘膜栅型场效应晶体管400形成在存储器阵列区域200中,则存在于栅氧化膜5和对应绝缘膜栅型场效应晶体管400的半导体衬底1之间边界上的自由键有可能被破坏。
这可以防止由于自由键出现引起的漏电流,因此而改进获得的DRAM的更新性能。
图11是说明待处理衬底的存储器阵列区域200中的电容器形成的步骤的主要部分横截面图。
如图11所示,在内层绝缘膜12和氮化硅膜16上的是BPSG(硅酸磷硼玻璃)的内层绝缘膜17,其通过等离子或类似方法使用TEOS(正硅酸乙酯)氧化硅热CVD形成。
接着,形成在内层绝缘膜17上的是光敏抗蚀层,并且之后,抗蚀剂图案(未示出)通过光刻形成在内层绝缘膜17上使得形成圆柱孔。
抗蚀剂图案通过各向异性蚀刻作为掩膜形成圆柱孔。
当圆柱孔的边缘到达之前形成的氮化硅膜16时,停止通过各向异性蚀刻形成圆柱孔。
伴随这种处理,形成在存储器阵列区域200的圆柱孔的底部可以线性设置在预定位置。
接着在圆柱孔底部去除氮化硅膜16。之后,CVD,MOCVD或者类似分压器被用于形成氮化钛或类似的下电极18,氧化硅,氧化铝,氧化铪或类似的电容器膜19和氮化钛或类似的上电极20。
这里,优选的在去除氮化硅膜16之后,硅化钛或类似硅层形成在圆柱孔底部。
进一步,形成在上电极20的是氧化硅或类似化合物的内层绝缘层32,以用于在上电极20形成导电电路,并且因此,图11中所示的存储器阵列区域200的形成得以完成。
图12显示了在存储器阵列区域201形成电容器步骤的主要部分横截面图,在该区域形成有每个都具有凹进栅结构的绝缘膜栅型场效应晶体管402。
在图11显示的绝缘膜栅型电场效应晶体管400的情形中,对应源和漏区(未示出)的栅电极6通过氧化硅或类似化合物的栅氧化膜5形成在半导体衬底1中。该栅电极6包括含有磷或类似的N型混合物和硼或类似的P型混合物的多晶硅7,钨,硅化钨或者类似的导电层8,绝缘膜和氮化硅膜或类似的侧壁9。
另一方面,在绝缘膜栅型场效应晶体管402中具有显示在图12中的凹进栅结构,对应源和漏区(未示出)的栅电极6通过氧化硅或类似化合物的栅氧化膜5形成在半导体衬底1上。
栅电极6包括含有磷或类似的N型混合物和硼或类似的P型混合物的多晶硅7,钨,硅化钨或者类似的导电层8等等,并且每个栅氧化膜5和多晶硅7具有U形横截面,导电层8具有T形横截面。
即使当在存储器阵列区域200中的绝缘膜栅型场效应晶体管是以上如图12所述的具有凹进栅结构的绝缘膜栅型场效应晶体管402时,图12中显示的存储器阵列区域201也可以通过图7描述的相同处理情形形成。
绝缘膜栅型场效应晶体管的一些或全部包括在本发明应用的每个存储器阵列区域200中,或者优选的每个存储器阵列区域200中的绝缘膜栅型场效应晶体管全部是具有凹进栅结构的晶体管,存在于栅氧化膜5和形成有绝缘膜栅型场效应晶体管的半导体衬底1之间边界的自由键的百分比相对提高,这优选的保证了本发明的制造方法的有效性。
接下来描述的是外围电路区域300形成的步骤。
图13是说明待处理衬底的外围电路区域300中形成导电电路的步骤的主要部分横截面图。
如图13所示,形成在内层绝缘膜12和氮化硅膜16上的是BPSG(硅酸磷硼玻璃)的内层绝缘膜17,其通过等离子或类似方法使用TEOS(正硅酸乙酯)氧化硅热CVD形成。
接下来,形成在内层绝缘膜17上的是光敏抗蚀层,并且之后,抗蚀剂图案(未示出)通过公知的光刻技术形成在内层绝缘膜17上使得形成通孔。
该抗蚀剂图案通过各向异性蚀刻作为掩膜形成到达位线25的通孔。
之后,CVD,MOCVD或者类似的分压器被用于形成氮化钛或类似化合物的下电极27,和具有氮化钛或类似化合物和钨28的侧壁29的接触插销30。
进一步,氧化硅或类似化合物的内层绝缘膜形成以形成用于接触插销30的导电电路。因此,显示在图13中的外围电路区域300的形成得以完成。
接下来的描述是关于本发明使用的存储器阵列区域和外围电路区域之间的关系。
图1是用于说明包括在DRAM中的存储器阵列区域和外围电路区域之间关系的示意性平面图,并且DRAM芯片作为整体显示。
如之前参考附图3等所描述的,存储器阵列区域200形成在半导体衬底1中并且具有存储单元的集合,该存储单元包括绝缘膜栅型场效应晶体管400,单元接触器2和电容器3。
一般来说,包括在存储器阵列区域200中的存储单元的数量为数千至数百万。
图1显示的半导体衬底中,两个或多个盒形存储器阵列区域200作为整体包含于盒形存储块区域210中。
此外,两个或多个盒形存储块区域210以给定间隔设置,作为整体存在于半导体衬底1中的盒形存储器芯片区域220中。
这里并不限于盒形,并且所述盒形包括正方形,长方形,平行四方形,梯形等等。然而,所述形状一般是正方形或者长方形。
图14显示的是图1中DRAM芯片的一部分放大主要部分平面图。
如图14所示,窄通道310沿着每个存储器阵列区域200的四个侧面设置。同样的,沿着每个存储块区域210的四个侧面设置的是宽通道320,该存储块区域是存储器阵列区域200的集合。
形成在窄通道310和宽通道320的下侧的是以上描述的外围电路区域300。
图14显示从半导体衬底1表面的法线方向的上侧面看去的图,然而,以上描述的图4显示了相对半导体表面垂直截去的半导体衬底1的横截面图。
图4中显示的上述氮化硅膜16仅在图14所示的宽通道的下侧去除,而在窄通道310下侧的氮化硅膜16没有被去除,并且待处理衬底在氢气环境中被处理。通过这种处理获得的DRAM与一点氮化硅膜16都不去除的情形相比没有改进缺陷率。
另一方面,图4中显示的上述氮化硅膜16在宽通道3和窄通道310的下侧被去除,并且之后,待处理衬底在氢气环境中处理。通过这种处理获得的DRAM与一点氮化硅膜16都不去除的情形相比极大的改进了缺陷率。
每个存储器阵列区域通常形成在半导体衬底1表面的方向上长度为80到120μm,并且宽度为210到260μm。
每个窄通道310通常宽度为10到30μm。
考虑到这些,图4所示的氮化硅膜16优选的在平行于半导体衬底1的方向上去除,纵向和横向多变的,宽度为10到30μm并且距离氮化硅膜另一部分10到60μm。
此外,图4中显示的氮化硅膜16优选地去除总表面积的5到90%,优选的10到50%并且更优选的15到40%。
由于本发明的制造方法获得的DRAM即使在很大存储密度时也能产生低缺陷率,其在应用于包括计算机,便携式电话,游戏机,通信装置和多种家用电器的电子装置方面具有优势。
接下来,本发明通过示例描述,然而,本示例并不限制本发明。
[实施例]
图4中显示的氮化硅膜16在图14中包括窄通道310和宽通道320的外围电路区域300中完全去除。这对应于通过第二实施例描述的图6的处理获得的待处理衬底500。
氮化硅膜16的去除在60℃的温度,200mTorr的压力下,并且通过在600W的频率实施活性离子蚀刻进行,同时400ml/min的Ar,50ml/min的CF4,20ml/min的CH3F和10ml/min的O2流动通过。
因此获得的待处理衬底500固定到固定夹具。
之后,设置在止动固定器上的待处理衬底500在用于氢处理装置的内部传送。
该装置充满了氮以保证剩余氧气的浓度足够低,并且由装置内部的温度检测装置检测温度。
之后,氢气和氮气以5∶2的比率混合导入装置,并且待处理衬底在混合气体环境中在温度280到430℃ 持续五小时进行处理。之后,参考图11和13描述的相同步骤实施以获得DRAM。
获得的DRAM进行可靠性测试。
使用的可靠性测试是SHT(static-hold-test,静态有效测试)。
首先,DRAM被设置在88℃的温度,并被放置在具有外部电源电压2.0V/1.6V的环境中。接着,数据被写入存储单元,存储单元在给定时间停止操作并且保留在存储单元中的数据被读出。
这个时间(持续时间)被调整在160ms到500ms的范围内以重复实验来检测每个存储单元数据保留率。
例如,当SHT时间是300ms并且SHT产出率是90%,这意味着存储单元的90%的数据保留时间是300ms。
这个结果显示在图15到19中。
图15是DRAM芯片的示意平面图。在存储器阵列区域中,具有缺陷的存储单元由点表示。每个点对应具有缺陷的存储单元。
图16和17是图15的放大图。参考数字700表示具有缺陷的存储单元。
图18显示了在氢气环境中处理实施一次后获得的产出率(存储单元在正常操作下的百分比)。
图19显示了在氢气环境中处理实施两次后获得的产出率(存储单元在正常操作下的百分比)。
[比较例]
除了图4显示的氮化硅膜16一点也没有去除之外,还实施了相同的测试。
结果显示在图18到22中。
图20是DRAM芯片的示意平面图。在存储器阵列区域200中,缺陷发生的每个存储单元由点表示。点表示具有缺陷的存储单元。图21和22是图20的放大图。参考数字700表示具有缺陷的存储单元。
如实施例和比较例之间的比较很清楚地所示的,本发明的DRAM制造方法使得DRAM的缺陷彻底减少。
此外,可以将SHT提高100到150ms。
本发明制造方法获得的DRAM或嵌入DRAM装置即使在具有大存储密度时,仍显示了较小的缺陷率并保证了高可靠性。因此,这种DRAM可特别有效地应用于多种电子装置,例如用于包括家用电器的民用电子设备,包括计算机的工业电子设备等。
本发明不限于以上所述实施例,并且不脱离本发明范围的多种变形和修改也是可能的。
本申请是基于2006年12月23日公报的日本专利申请No.2006-287177,在此作为参考且并入全文。
Claims (21)
1.一种制造动态随机存取存储器的方法,该存储器包括一半导体衬底,设置在半导体衬底上的存储器阵列区域,和设置于半导体衬底上的每个存储器阵列区域周围的外围电路区域,每个存储器阵列区域具有存储单元,该存储单元包括绝缘膜栅型场效应晶体管、单元接触器和电容器,所述外围电路区域具有绝缘膜栅型场效应晶体管和导电电路,用于控制存储单元,存储器阵列区域和外围电路区域具有氮化硅膜,
该方法至少包括:
步骤(1),去除提供在外围电路区域中的氮化硅膜;以及
步骤(2),在氢气环境中处理步骤(1)获得的待处理衬底。
2.根据权利要求1所述的方法,其中步骤(1)是,从提供于存储器阵列区域和外围电路区域之上氮化硅膜中,部分地或全部地去除设置在存储器阵列区域周围的外围电路区域的、、和位于绝缘薄膜栅型场效应晶体管之外的氮化硅膜。
3.根据权利要求2所述的方法,其中存储器阵列区域的每一个均是盒形,并且存储器阵列区域以给定间隔设置,从而整体上形成半导体衬底上的盒形存储块区域之一,
盒形存储器块区域以给定间隔设置,从而整体上形成半导体衬底上的盒形存储器片区域,以及
外围电路区域设置在两个存储器阵列区域之间和两个存储块区域之间,
步骤(1)包括去除存储器阵列区域之间的外围电路区域上的氮化硅膜。
4.根据权利要求3所述的方法,进一步包括步骤(3),去除提供在存储器阵列区域上的氮化硅膜。
5.根据权利要求4所述的方法,其中包含在存储单元中的绝缘膜栅型场效应晶体管具有凹进结构。
6.根据权利要求4所述的方法,其中在步骤(2)的氢气环境中的处理在从380到470℃的温度下实施,包括两个边界值的温度,持续半小时到12小时的时间。
7.根据权利要求4所述的方法,进一步包括步骤(4),降低温度到300℃或者更低。
8.一种根据权利要求1所述方法获得的动态随机存取存储器。
9.一种根据权利要求2所述方法获得的动态随机存取存储器。
10.一种根据权利要求3所述方法获得的动态随机存取存储器。
11.一种根据权利要求4所述方法获得的动态随机存取存储器。
12.一种根据权利要求5所述方法获得的动态随机存取存储器。
13.一种根据权利要求6所述方法获得的动态随机存取存储器。
14.一种根据权利要求7所述方法获得的动态随机存取存储器。
15.一种配置有根据权利要求8所述的动态随机存取存储器的电子装置。
16.一种配置有根据权利要求9所述的动态随机存取存储器的电子装置。
17.一种配置有根据权利要求10所述的动态随机存取存储器的电子装置。
18.一种配置有根据权利要求11所述的动态随机存取存储器的电子装置。
19.一种配置有根据权利要求12所述的动态随机存取存储器的电子装置。
20.一种配置有根据权利要求13所述的动态随机存取存储器的电子装置。
21.一种配置有根据权利要求14所述的动态随机存取存储器的电子装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006-287177 | 2006-10-23 | ||
JP2006287177A JP2008108761A (ja) | 2006-10-23 | 2006-10-23 | ダイナミックランダムアクセスメモリの製造方法 |
JP2006287177 | 2006-10-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101170081A true CN101170081A (zh) | 2008-04-30 |
CN101170081B CN101170081B (zh) | 2010-06-02 |
Family
ID=39360211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101288251A Active CN101170081B (zh) | 2006-10-23 | 2007-01-15 | 制造动态随机存取存储器的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7678714B2 (zh) |
JP (1) | JP2008108761A (zh) |
CN (1) | CN101170081B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113097144A (zh) * | 2021-03-30 | 2021-07-09 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
WO2021203915A1 (zh) * | 2020-04-09 | 2021-10-14 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法和半导体存储器件 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102321609B1 (ko) * | 2015-04-30 | 2021-11-08 | 삼성전자주식회사 | 반도체 소자 |
KR102434434B1 (ko) | 2016-03-03 | 2022-08-19 | 삼성전자주식회사 | 반도체 소자 |
KR102461809B1 (ko) | 2018-11-09 | 2022-11-01 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3583153B2 (ja) | 1991-09-13 | 2004-10-27 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
JP3116478B2 (ja) * | 1991-10-29 | 2000-12-11 | ソニー株式会社 | 半導体メモリ装置 |
US5508540A (en) * | 1993-02-19 | 1996-04-16 | Hitachi, Ltd. | Semiconductor integrated circuit device and process of manufacturing the same |
JPH09107082A (ja) * | 1995-08-09 | 1997-04-22 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US5866946A (en) * | 1996-05-23 | 1999-02-02 | Kabushiki Kaisha Toshiba | Semiconductor device having a plug for diffusing hydrogen into a semiconductor substrate |
JP3098474B2 (ja) | 1997-10-31 | 2000-10-16 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3144367B2 (ja) * | 1997-12-19 | 2001-03-12 | 日本電気株式会社 | Cob型dram半導体装置及びその製造方法 |
JP3869128B2 (ja) * | 1998-09-11 | 2007-01-17 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
JP3211888B2 (ja) | 1998-12-07 | 2001-09-25 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
KR100282452B1 (ko) * | 1999-03-18 | 2001-02-15 | 김영환 | 반도체 소자 및 그의 제조 방법 |
TW454330B (en) | 1999-05-26 | 2001-09-11 | Matsushita Electronics Corp | Semiconductor apparatus and its manufacturing method |
JP2001148471A (ja) | 1999-11-19 | 2001-05-29 | Hitachi Ltd | 半導体集積回路装置 |
JP2001308181A (ja) * | 2000-04-27 | 2001-11-02 | Nec Corp | 半導体装置とその製造方法 |
JP4057770B2 (ja) * | 2000-10-11 | 2008-03-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP4759819B2 (ja) | 2001-03-05 | 2011-08-31 | ソニー株式会社 | 半導体装置の製造方法 |
JP4334811B2 (ja) | 2002-03-28 | 2009-09-30 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP2005012100A (ja) | 2003-06-20 | 2005-01-13 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2005217244A (ja) | 2004-01-30 | 2005-08-11 | Advanced Lcd Technologies Development Center Co Ltd | 基板処理方法、半導体装置の製造方法、及び水素化処理装置 |
US7265403B2 (en) * | 2004-03-30 | 2007-09-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
KR100653715B1 (ko) * | 2005-06-17 | 2006-12-05 | 삼성전자주식회사 | 적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는반도체 소자들 및 그 제조방법들 |
-
2006
- 2006-10-23 JP JP2006287177A patent/JP2008108761A/ja active Pending
-
2007
- 2007-01-15 CN CN2007101288251A patent/CN101170081B/zh active Active
- 2007-01-19 US US11/624,993 patent/US7678714B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021203915A1 (zh) * | 2020-04-09 | 2021-10-14 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法和半导体存储器件 |
CN113517273A (zh) * | 2020-04-09 | 2021-10-19 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法和半导体存储器件 |
CN113517273B (zh) * | 2020-04-09 | 2023-09-22 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法和半导体存储器件 |
CN113097144A (zh) * | 2021-03-30 | 2021-07-09 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
CN113097144B (zh) * | 2021-03-30 | 2022-05-27 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080108183A1 (en) | 2008-05-08 |
CN101170081B (zh) | 2010-06-02 |
JP2008108761A (ja) | 2008-05-08 |
US7678714B2 (en) | 2010-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1222982C (zh) | 减少半导体容器电容器中的损伤 | |
CN101170081B (zh) | 制造动态随机存取存储器的方法 | |
TW201405640A (zh) | 金屬氧化半導體電容器、製造其之方法以及使用其之半導體裝置 | |
JP4609722B2 (ja) | 強誘電体記憶装置および電子機器 | |
US8669603B2 (en) | Semiconductor constructions | |
JP2008159988A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20160043089A1 (en) | Memory cell support lattice | |
US20080318388A1 (en) | Method for fabricating mos transistor with recess channel | |
US8445350B2 (en) | Semiconductor device and method of manufacturing the same | |
US20210043631A1 (en) | Semiconductor Constructions, and Semiconductor Processing Methods | |
JP2014096475A (ja) | 半導体装置の製造方法 | |
JPWO2017179314A1 (ja) | 半導体記憶素子、および電子機器 | |
US6429135B1 (en) | Method of reducing stress between a nitride silicon spacer and a substrate | |
WO2021204289A1 (zh) | 半导体结构及其形成方法 | |
JP2009088475A (ja) | Dramセル | |
US20210193843A1 (en) | Semiconductor structure formation | |
US20230354585A1 (en) | Digit line and cell contact isolation | |
CN115241132B (zh) | 半导体结构及其形成方法 | |
US20240178297A1 (en) | Semiconductor structure with nitride caps | |
TW517303B (en) | Method for cleaning mono-crystal silicon-semiconductor wafer and for processing a semiconductor-component | |
KR20070069967A (ko) | 트렌치 형태의 캐패시터를 가지는 반도체 소자 및 그 제조방법 | |
CN116096069A (zh) | 字线结构及形成方法、半导体结构 | |
KR20080003506A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR20040061273A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR20070071108A (ko) | 핫 일렉트론에 의한 펀치스루가 억제되는 반도체소자의제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: MICRON TECHNOLOGY, INC. Free format text: FORMER OWNER: ELPIDA MEMORY INC. Effective date: 20140513 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20140513 Address after: Idaho Patentee after: Micron Technology, Inc. Address before: Tokyo, Japan Patentee before: Elpida Memory Inc. |