CN116096069A - 字线结构及形成方法、半导体结构 - Google Patents

字线结构及形成方法、半导体结构 Download PDF

Info

Publication number
CN116096069A
CN116096069A CN202111273068.3A CN202111273068A CN116096069A CN 116096069 A CN116096069 A CN 116096069A CN 202111273068 A CN202111273068 A CN 202111273068A CN 116096069 A CN116096069 A CN 116096069A
Authority
CN
China
Prior art keywords
isolation layer
word line
layer
insulating layer
air gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111273068.3A
Other languages
English (en)
Inventor
张世明
文浚硕
肖德元
金若兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111273068.3A priority Critical patent/CN116096069A/zh
Priority to US17/892,148 priority patent/US20230134208A1/en
Publication of CN116096069A publication Critical patent/CN116096069A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开提供了一种字线结构及形成方法、半导体结构，涉及存储器技术领域。该字线结构形成方法包括：提供基底，所述基底包括衬底，在所述衬底上形成多个间隔排布的字线沟槽和有源区柱；在所述有源区柱上形成绝缘层，并在相邻的所述绝缘层之间填充第一隔离层；处理所述绝缘层，在处理后的所述绝缘层上形成环形栅极；回刻蚀所述第一隔离层，使所述第一隔离层的顶部低于所述环形栅极的底部；在所述环形栅极的顶部沉积第二隔离层，所述第一隔离层和所述第二隔离层之间形成气隙结构。通过该字线结构形成方法形成的字线结构中的环形栅极之间会形成气隙结构，通过气隙结构可以减小相邻的环形栅极之间的寄生电容，降低了时延噪声，提高了器件的性能。

Description

字线结构及形成方法、半导体结构
技术领域
本公开涉及存储器技术领域，具体而言，涉及一种字线结构及形成方法、半导体结构。
背景技术
存储器是用来存储程序和各种数据信息的记忆部件，通常作为计算机或其它电子装置中的内部半导体集成电路。存储器包含多种类型：随机存取存储器(RAM,RandomAccess Memory)、只读存储器(ROM,Read Only Memory)、动态随机存取存储器(DRAM,Dynamic Random Access Memory)、静态随机存取存储器(SRAM,Static Random AccessMemory)及快闪存储器等。其中，动态随机存取存储器因体积小、集成化程度高及数据传输速度快等特点，被广泛应用于手机、平板电脑等移动设备中。
在动态随机存取存储器的基本存储单元设备中，现有的垂直环形栅极技术中，字线结构通常由氧化绝缘层和氮化钛形成的金属栅极组成，在字线结构形成后，金属环形栅极被氮化硅层隔离，由于半导体在基板上的排布密度较大，相邻的半导体上金属环形栅极的距离较近，在设备使用过程中，导致字线结构的金属环形栅极之间的寄生电容较大，时延噪声大，设备的性能差。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足，提供了一种字线结构及形成方法、半导体结构。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的第一方面，提供了一种字线结构形成方法，包括：
提供基底，所述基底包括衬底，在所述衬底上形成多个间隔排布的字线沟槽和有源区柱；
在所述有源区柱上形成绝缘层，并在相邻的所述绝缘层之间填充第一隔离层；
处理所述绝缘层，在处理后的所述绝缘层上形成环形栅极；
回刻蚀所述第一隔离层，使所述第一隔离层的顶部低于所述环形栅极的底部；
在所述环形栅极的顶部沉积第二隔离层，所述第一隔离层和所述第二隔离层之间形成气隙结构。
在本公开的一些实施例中，基于前述方案，在所述有源区柱形成绝缘层包括：
在所述有源区柱上沉积绝缘层，刻蚀所述绝缘层至所述有源区柱的预设高度，形成第一绝缘层。
在本公开的一些实施例中，基于前述方案，刻蚀所述第一绝缘层至所述有源区柱的预设高度，形成第一绝缘层后包括：
对所述有源区柱的预设高度外的部分进行过刻蚀，使有源区柱的圆柱减小；
清理所述有源区柱后，在所述有源区柱上形成第二绝缘层。
在本公开的一些实施例中，基于前述方案，在所述有源区柱形成第二绝缘层后包括：
在所述第二绝缘层上沉积氮化钛层，回刻蚀所述氮化钛层，形成环形栅极。
在本公开的一些实施例中，基于前述方案，在所述环形栅极的顶部沉积第二隔离层，所述第一隔离层和所述第二隔离层之间形成气隙结构包括：
采用低步阶覆盖法沉积第二隔离层，所述第二隔离层与所述第一隔离层围封形成所述气隙结构。
在本公开的一些实施例中，基于前述方案，在所述环形栅极的顶部沉积第二隔离层，所述第一隔离层和所述第二隔离层之间形成气隙结构包括：
采用物理气相沉积法沉积第二隔离层，所述第二隔离层与所述第一隔离层围封形成所述气隙结构。
根据本公开的第二方面，提供了一种字线结构，包括：
多个字线沟槽；
多个有源区柱，所述多个有源区柱被多个所述字线沟槽分割，每个所述有源区柱上设置有绝缘层，所述绝缘层上设置有环形栅极，相邻的所述环形栅极之间设置有隔离层，所述隔离层中设置有气隙结构。
在本公开的一些实施例中，基于前述方案，所述气隙结构的底部低于所述环形栅极的底部，所述气隙结构的顶部高于所述环形栅极的顶部。
在本公开的一些实施例中，基于前述方案，所述绝缘层包括第一绝缘层和第二绝缘层，所述第一绝缘层的顶部与所述第二绝缘层的底部连接，相邻两个所述第二绝缘层的宽度大于相邻两个所述第一绝缘层的宽度。
在本公开的一些实施例中，基于前述方案，所述隔离层包括第一隔离层和第二隔离层，所述第一隔离层位于所述第二隔离层的下方，所述第一隔离层与所述第二隔离层之间围封形成所述气隙结构。
在本公开的一些实施例中，基于前述方案，位于所述有源区柱顶部的第二绝缘层和第二隔离层形成所述字线结构的双层覆盖层。
在本公开的一些实施例中，基于前述方案，所述第二隔离层采用低步阶覆盖氮化硅法形成。
在本公开的一些实施例中，基于前述方案，所述第二隔离层采用物理气相沉积法形成。
根据本公开的第三方面，提供了一种半导体结构，包括：
位线结构和如上述所述的字线结构；
多个所述位线结构与多个所述字线结构垂直设置。
在本公开的一些实施例中，基于前述方案，所述字线结构中相邻的环形栅极均设置有气隙结构。
在本公开的一些实施例中，基于前述方案，所述气隙结构的尺寸大于等于所述环形栅极的尺寸。
在本公开的一些实施例中，基于前述方案，所述位线结构中的位线为埋入式位线，所述位线低于所述字线结构中的字线。
在本公开的一些实施例中，基于前述方案，所述位线采用硅化钴扩散沉积方式形成。
本公开提供了一种字线结构形成方法，一方面，通过在有源区柱上形成绝缘层，并在绝缘层上形成环形栅极，同时在相邻的两个有源区柱之前形成第一隔离层和第二隔离层，在第一隔离层和第二隔离层之间形成气隙结构，气隙结构的形成可以减小相邻的环形栅极之间的寄生电容，由于寄生电容的减小可以降低时延噪声，提高了器件的性能；
另一方面，在字线结构中的有源区柱上进行过刻蚀，增大了相邻有源区柱之间的距离，增加了半导体的集成工艺的裕度；
最后，本公开提供的字线结构，可以在有源区柱的顶部形成双层绝缘介质层，使得字线结构的绝缘性能更好，避免了字线结构与周围结构之间短路现象的发生。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开示例性实施例中的一种字线结构形成方法的流程图。
图2为本公开示例性实施例中的一种字线结构形成方法的绝缘层处理流程图。
图3为本公开示例性实施例中的一种现有的半导体结构的俯视图。
图4为本公开示例性实施例中的图3中半导体结构的字线视角图。
图5为本公开示例性实施例中的图3中半导体结构的位线视角图。
图6-图13为本公开示例性实施例中的一种字线结构的形成方法的结构示意图。
图14为本公开示例性实施例中的一种字线结构的字线视角结构示意图。
图15为本公开示例性实施例中的一种字线结构的位线视角结构示意图。
其中，附图标记说明如下：
1：字线沟槽；11：氮化硅；12：氮化钛；2：有源区柱；
3：位线沟槽；4：基底；5：绝缘层；51：第一绝缘层；
52：第二绝缘层；6：隔离层：61：第一隔离层；61：第二隔离层；
7：氮化钛层；8：气隙结构；9：硅化钴扩散圈。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
另外，在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。
本文中所述的“在……上”、“在……上形成”和“设置在……上”可以表示一层直接形成或设置在另一层上，也可以表示一层间接形成或设置在另一层上，即两层之间还存在其它的层。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。
在本公开中，除非另有说明，所采用的术语“同层设置”指的是两个层、部件、构件、元件或部分可以通过同一构图工艺形成，并且，这两个层、部件、构件、元件或部分一般由相同的材料形成。
在相关技术中，垂直环形栅极(VGAA，Vertical Gate All Around)是动态随机存取存储器的基本存储单元中常用的栅极形式，为保证存储器的高性能，通常在存储器的基底上会尽可能多的设置有源区及垂直环形栅极，这样就使得在基底有限的空间中，垂直环形栅极的密度增大，相邻两个栅极的干扰增加，寄生电容变大，这样会影响存储器的性能。
目前，在垂直环形栅极技术中，如图3至图5所示，图3为现有的半导体结构的俯视图，图4为字线视角的半导体结构的视图，图5为位线视角的半导体结构的视图，从图中可以看出，字线沟槽1与位线沟槽3为互相垂直设置，主流的字线结构是字线沟槽1将衬底划分为多个有源区柱2，在有源区2上形成绝缘层，继而氮化钛金属在绝缘层上形成氮化钛12，该氮化钛12通过工艺处理形成环形栅极，并且在相邻的环形栅极被氮化硅11隔离，因此在相邻的环形栅极之间会存在介电层，使得相邻环形栅极之间产生较大的寄生电容，从而导致较大的时延噪声，影响存储器的性能。因此，本公开提供了一种字线形成方法，可以改善上述存储器的缺陷。
本公开的实施例均为4F2 VGAA的半导体结构，其中4F2指的是半导体结构上的最小持正单元为2×2的排布形式，且半导体的栅极形式为垂直基底的环形栅极，但本公开的半导体的最小持正单元的排布不限于此。
本公开实施方式提供了一种字线结构形成方法，如图1所示，该字线结构形成方法包括：
步骤S10：提供基底，所述基底包括衬底，在所述衬底上形成多个间隔排布的字线沟槽和有源区柱；
步骤S20：在所述有源区柱上形成绝缘层，并在相邻的所述绝缘层之间填充第一隔离层；
步骤S30：处理所述绝缘层，在处理后的所述绝缘层上形成环形栅极；
步骤S40：回刻蚀所述第一隔离层，使所述第一隔离层的顶部低于所述环形栅极的底部；
步骤S50：在所述环形栅极的顶部沉积第二隔离层，所述第一隔离层和所述第二隔离层之间形成气隙结构。
下面对上述步骤进行详细说明：
在步骤S10中，如图6所示，可以提供一个基底4，该基底4包括衬底，在衬底中间隔排布有多个字线沟槽1以及并排分布于衬底上的多个有源区柱2。
该基底可以为平板状结构，其形状可以为矩形或正方形，但并不限于此，基底的形状也可以是圆形、椭圆形或多边形等形状，另外，该基底的材料可以是硅，但不限于此，基底的材料也可以是其它半导体材料，本公开对基底的形状和材料不做具体限定，基底的形状和材料的选择可以根据实际使用需求确定。
多个字线沟槽1在基底上的形成方式为：可以利用掩膜版对基底进行刻蚀，从而形成多个间隔排布的字线沟槽1，但本公开字线沟槽的形成方式并不限于此，也可以采用其它方式形成字线沟槽，可根据实际使用需求进行确定。
本公开对字线沟槽1的深度不做具体的限定，字线沟槽可以是浅沟槽结构，也可以是其它不同深度的沟槽结构，字线沟槽的深度可以根据实际需求进行设置，本公开不做具体限定。
在本步骤中，多个字线沟槽1与多个有源区柱2是间隔分布的，有源区柱为在基底上被多个字线沟槽隔离出的有源区的半导体材料柱体，有源区柱2的形状可以为立方柱体，也可以为其它的立方体形状，有源区柱具体的形状是根据字线沟槽在基底上的分布形式确定，本公开不做具体限定。
在步骤S20中，如图6和图7所示，在有源区柱2上形成绝缘层5，并在相邻的绝缘层5之间填充第一隔离层61。
在多个字线沟槽1和多个有源区柱2在基底4上形成后，在字线结构的表面形成光刻胶以使用掩膜版对基底进行氧化物的沉积，通过掩膜版在有源区柱的周向和顶部沉积氧化物以形成绝缘层5，在形成第一隔离层后，剥离光刻胶，并在相邻的绝缘层之间填充氮化硅层以及在绝缘层的顶部填充氮化硅以形成第一隔离层61。
其中，绝缘层5的材料为氧化物，可以为氧化硅，可以是在氧化硅中掺杂B2O3或是P2O5等的氧化膜，还可以是在二氧化硅中掺杂F及CH3的低介质常数的绝缘膜层，本公开对绝缘层的具体组成成分不做具体限定，满足本公开的绝缘层的功能和作用即可。
在步骤S30中，如图8至图11所示，处理所述绝缘层，在处理后的所述绝缘层上形成环形栅极。
在绝缘层5形成以后，需要先将字线结构顶部的第一隔离层去除，以便对后续的绝缘层和第一隔离层进行处理，其中，对字线结构顶部的第一隔离层可采用化学机械研磨法(CMP，Chemical Mechanical Polishing)进行去除，去除字线结构顶部的第一隔离层后，可使得有源区柱的顶部和字线沟槽的顶部露出，以便进行后续的处理步骤。
其中，化学机械研磨法是综合了化学腐蚀作用和机械去除作用的加工技术，单纯的化学研磨表面精度高、损伤低，不容易出现表面或亚表面的损伤，但研磨速率低，研磨一致性较差；单纯的机械研磨一致性好，研磨速率高，综合了化学研磨和机械研磨的化学机械研磨法吸收了各自的优点，可以实现纳米级到原子及的表面粗糙度。本公开使用化学机械研磨法，可以使得半导体结构的研磨表面具有高精度。
对绝缘层的处理流程如图8-图11所示，其中包括：
步骤S301：在所述有源区柱上沉积绝缘层，刻蚀所述绝缘层至所述有源区柱的预设高度，形成第一绝缘层；
步骤S302：对所述有源区柱的预设高度外的部分进行过刻蚀，使有源区柱的圆柱减小；
步骤S303：清理所述有源区柱后，在所述有源区柱上形成第二绝缘层；
步骤S304：在所述第二绝缘层上沉积氮化钛层，回刻蚀所述氮化钛层，形成环形栅极。
在步骤S301中，步骤S20中形成了绝缘层5和第一隔离层61，在所述字线结构的顶部覆盖光刻胶后，使用掩膜版对第一隔离层进行化学机械研磨，去除字线结构顶部的第一隔离层，以使绝缘层的顶部露出，同时通过掩膜版对绝缘层进行刻蚀，将绝缘层刻蚀至预设高度后停止刻蚀，形成第一绝缘层51，去除光刻胶。
第一绝缘层51位于字线沟槽的底部，第一绝缘层51和氮化硅形成的第一隔离层61将字线沟槽1的底部填满，在字线沟槽1的中上部留白。
其中，对绝缘层5的刻蚀可采用干法刻蚀工艺或湿法刻蚀工艺或干法和湿法刻蚀工艺的结合，干法刻蚀可采用等离子体刻蚀、反应离子刻蚀，溅射刻蚀或离子磨等方法，本公开对干法刻蚀和湿法刻蚀的具体类型选择不做具体限定，可根据实际使用需要选择。
在步骤S302中，步骤S301中形成了第一绝缘层51，第一绝缘层51具有预设的高度，并且第一绝缘层51设置在有源区柱2底部的周向位置，此时保留步骤S301中的字线沟槽1的留白处，对有源区柱2中上部的周向位置进行过刻蚀，即对有源区柱2的预设高度外的部分进行过刻蚀，使有源区柱2的圆柱减小。
对有源区柱2的周向位置以及顶部上进行过刻蚀，过刻蚀工艺使得有源区柱2的周向减小，即使得有源区柱的圆柱的半径减小，这样可以使得相邻有源区柱之间的空间变大，可以为后续的环形栅极的形成留有足够的空间。
在步骤S303中，清理所述有源区柱2后，在所述有源区柱2上形成第二绝缘层52。在对有源区柱2进行过刻蚀后，由于在字线结果中会预先开设接触孔或者进行其它常规的工艺操作，这样就使得基底表面存在有颗粒、有机物、金属污染物或其它污染物质等，此时需要对字线结构进行清理工艺操作，以保证字线结构的清洁度和基底的平坦度，在清理过后的字线结构上可进行下一步的工艺操作。
对字线结构进行清理后，在直径减小的有源区柱的周向和顶部进行氧化沉积，使有源区柱的周向和顶部形成第二绝缘层52。其中，第二绝缘层52可以是二氧化硅、氧化硅或者其它绝缘物质形成的氧化物，本公开不做具体限定。第二绝缘层52与第一绝缘层51的材料可以相同或者不同，可以都是氧化硅，也可以是不同的其它氧化物形成的氧化绝缘层，氧化物的种类需要满足本公开的实际需要。
其中，第一绝缘层51的底部与有源区柱2的底在同一直线上，第一绝缘层51的顶部与第二绝缘层52的底部连接，第二绝缘层52位于除第一绝缘层51覆盖以外的周向位置及有源区柱2的顶部。
在步骤S304中，在所述第二绝缘层上沉积氮化钛层，回刻蚀所述氮化钛层，形成环形栅极。其中，在第二绝缘层52上沉积氮化钛是在字线沟槽的留白处以及字线结构的顶部沉积氮化钛，以使氮化钛沉积填满字线沟槽以及有源区柱的顶部，以形成氮化钛层7，而后对氮化钛层7进行刻蚀，将覆盖在有源区柱和字线沟槽顶部的氮化钛层7刻蚀去除，并通过掩膜版继续对剩余氮化钛层7进行回刻蚀，将氮化钛层7回刻蚀至一定高度后形成环形栅极。
其中，环形栅极的高度由半导体结构中环形栅极的具体使用情况确定，环形栅极的底部位于第一绝缘层与第二绝缘层的连接处，环形栅极的顶部低于有源区柱的顶部，以使得在第二绝缘层与第一隔离层之间的字线沟槽区域留白，环形栅极位于第二绝缘层上，在对氮化钛层进行回刻蚀时，保持第一绝缘层、第二绝缘层和第一隔离层的形状和结构不变。
其中，氮化钛层的沉积可以采用原子层沉积法、真空蒸镀、磁控溅射、化学气相沉积或物理气相沉积等工艺方法，并且氮化钛层也并不仅限于有氮化钛形成的金属导电层，也可以是金属钨或者其它导电性能较好的金属形成的金属导电层，在此不一一列举。
通过上述步骤S301-步骤S304后，可在字线结构中形成垂直与基底的环形栅极，即本公开所述的垂直环形栅极VGAA，此外，在步骤S303中对有源区柱进行过刻蚀，可以增大字线沟槽的集成工艺调整的裕度。
在步骤S40中，如图12所示，回刻蚀所述第一隔离层，使所述第一隔离层的顶部低于所述环形栅极的底部。在上述步骤中形成了位于第二绝缘层与第一隔离层之间的环形栅极，在字线结构上覆盖光刻胶层，并通过掩膜版对第一隔离层进行回刻蚀，将第一隔离层的高度回刻蚀至低于环形栅极底部的位置，即在环形栅极之间及环形栅极以上的字线沟槽区域留白，保持第一绝缘层、第二绝缘层及环形栅极的形状和结构不变。
其中，对第一隔离层的回刻蚀可采用干法刻蚀工艺或湿法刻蚀工艺或干法刻蚀与湿法刻蚀的结合工艺，干法刻蚀工艺可以在等离子体激发的气氛中，发生能对衬底和光刻胶的活性基而进行的，湿法刻蚀工艺是浸在化学药液中，进行衬底的刻蚀或光刻胶的剥离，因此，在刻蚀时可采用干法多次刻蚀，湿法去除光刻胶，也可以采用单独采用干法刻蚀或湿法刻蚀，可根据本公开实际的工艺需求进行灵活选择。
在步骤S50中，如图13所示，在所述环形栅极的顶部沉积第二隔离层62，所述第一隔离层61和所述第二隔离层62之间形成气隙结构8。第二隔离层采用低步阶覆盖氮化硅或物理气相沉积氮化硅形成第二隔离层，第二隔离层覆盖在环形栅极上部的字线沟槽的留白处以及第二绝缘层的顶部，第二隔离层用于覆盖字线结构的顶部，第二隔离层与第一隔离层之间形成气隙结构8。
气隙结构位于相邻的两个环形栅极之间，气隙结构的顶部高于环形栅极的顶部，气隙结构的底部要低于环形栅极的底部，即气隙结构的空心区域需要大于相邻两个环形栅极之间的区域。
其中，第二隔离层可采用低步阶覆盖氮化硅法形成，控制氮化硅在基底上的扩散速度，使氮化硅在字线沟槽留白处迅速覆盖成型，以使第二隔离层与第一隔离层之间形成空心区域，即在第二隔离层和第一隔离层之间形成气隙结构。
第二隔离层还可采用物理气相沉积氮化硅形成，物理气相沉积是在真空条件下采用物理方法将氮化硅表面气化成气态原子或份子，或部分电离成离子，并通过低压气体或等离子体过程，在基底表面沉积隔离层，物理气相沉积是字线结构表面处理的方法。本公开采用的物理气相沉积法可以是真空蒸发镀膜法、真空溅射法或真空离子镀膜法，但本公开不限于上述方法。本公开采用物理气相沉积法将氮化硅在字线结构的顶部迅速覆盖成型，使得第二隔离层与第一隔离层之间形成气隙结构。
其中，本公开的第一隔离层和第二隔离层的材料可采用氮化硅，也可以是氮氧化硅，或其它具有绝缘性质的材料形成，本公开不做具体限定。
本公开提供的字线结构形成方法，通过在基底上形成垂直环形金属栅极，并在环形栅极之间形成字线结构，可以减小相邻的环形栅极之间的寄生电容，从而降低了延时噪声，提高了器件的性能；同时对有源区柱进行了过刻蚀，增加了半导体集成的裕度；此外，在字线结构中形成了第二绝缘层与第二隔离层的双层绝缘介质层，可以增加字线结构的绝缘性，防止字线结构短路现象的发生。
需要说明的是，尽管在附图中以特定顺序描述了本公开中字线结构形成方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本公开的另一方面提供了一种字线结构，该字线结构包括：多个字线沟槽和多个有缘区柱。
多个有源区柱被多个字线沟槽分割，每个有源区柱上设置有绝缘层，绝缘层上设置有环形栅极，相邻的环形栅极之间设置有隔离层，隔离层中设置有气隙结构。
其中，气隙结构的底部低于环形栅极的底部，气隙结构的顶部高于环形栅极的顶部，即气隙结构的空心空间区域覆盖在相邻的环形栅极之间的区域。
所述绝缘层包括第一绝缘层和第二绝缘层，第一绝缘层的顶部与第二绝缘层的底部连接，相邻两个所述第二绝缘层的宽度大于相邻两个所述第一绝缘层的宽度，即对有源区柱进行过刻蚀后，使得在过刻蚀的有源区柱的表面形成的第二绝缘层的宽度大于第一绝缘层的宽度，为后续的集成工艺留有足够的裕度。
第一绝缘层和第二绝缘层可以采用化学气相沉积法、物理气相沉积法、热蒸发法或原子层沉积法等工艺形成，第一绝缘层和第二绝缘层有氧化绝缘材料构成，进而可以通过两个绝缘层对相邻的两个字线结构进行绝缘保护，防止字线结构与周围其它结构之间发生短路现象，降低器件的短路风险。
所述隔离层包括第一隔离层和第二隔离层，第一隔离层位于第二隔离层的下方，第一隔离层与第二隔离层之间围封形成气隙结构。
位于有源区柱顶部的第二绝缘层和第二隔离层形成字线结构的双层覆盖层，所述双层覆盖层为双层绝缘介质层，为字线结构提供多重的绝缘保护，降低器件的短路现象的发生。
所述第二隔离层采用低步阶覆盖氮化硅法或物理气相沉积法形成，第二隔离层的形成方法上文已经陈述，此处不再赘述。
本公开提供的一种字线结构，通过在字线结构中设置有气隙结构，减小了相邻的金属环形栅极之间的寄生电容，提高了器件的性能；同时，字线结构具有双覆盖层，可以降低字线结构间的短路风险；同时由于减小了字线结构中有源区柱的体积，增加了集成工艺的裕度。
本公开还提供了一种半导体结构，如图14和图15所示，该结构包括：位线结构和字线结构。
其中，多个位线结构与多个字线结构垂直设置，字线结构是由上文所述的字线形成方法形成的字线结构，所述字线结构中相邻的环形栅极均设置有气隙结构8，所述气隙结构的尺寸大于等于所述环形栅极的尺寸，即所述气隙结构的空心空间尺寸大于等于相邻环形栅极之间的区域尺寸。
在本公开中，半导体结中的位线结构中的位线为埋入式位线，并且所述位线低于所述字线结构中的字线。
在本公开半导体结构形成的过程中，首先需要在基底上埋入位线结构，采用硅化钴扩散沉积方式在基底上形成位线，由于硅化钴的扩散作用，会在基底上形成硅化钴扩散圈9，即图14中的圆圈区域。在位线结构形成后，垂直与位线结构上设置字线结构，字线结构的形成方法如上文所述，此处不再赘述。
在本公开的一些实施例中，在位线结构中同样可以形成如字线结构中的气隙结构，使得在半导体结构中同时可以兼有带有气隙结构的位线结构。本公开提供的半导体结构，可以是由位线结构和带有气隙结构的字线结构垂直构成，也可以是由字线结构和带有气隙结构的位线结构垂直构成，在本公开中可以灵活地根据实际的性能要求进行结构上的调整。
其中，半导体结构可以是动态随机存取存储器，也可以是其它存储装置，在此不一一列举；本公开的半导体结构采用的垂直环形栅极(VGAA,Vertical Gate All Around)结构，且在基底上最小持正单元为2×2排列形式，但本公开并不限于此。
本公开提供的半导体结构，通过在半导体结构中设置有带有气隙结构的字线结构或带有气隙结构的位线结构，减小了半导体结构中的寄生电容，提高了半导体较高的性能。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (18)

1.一种字线结构形成方法，其特征在于，包括：
提供基底，所述基底包括衬底，在所述衬底上形成多个间隔排布的字线沟槽和有源区柱；
在所述有源区柱上形成绝缘层，并在相邻的所述绝缘层之间填充第一隔离层；
处理所述绝缘层，在处理后的所述绝缘层上形成环形栅极；
回刻蚀所述第一隔离层，使所述第一隔离层的顶部低于所述环形栅极的底部；
在所述环形栅极的顶部沉积第二隔离层，所述第一隔离层和所述第二隔离层之间形成气隙结构。
2.根据权利要求1所述的字线结构形成方法，其特征在于，
在所述有源区柱形成绝缘层包括：
在所述有源区柱上沉积绝缘层，刻蚀所述绝缘层至所述有源区柱的预设高度，形成第一绝缘层。
3.根据权利要求2所述的字线结构形成方法，其特征在于，
刻蚀所述第一绝缘层至所述有源区柱的预设高度，形成第一绝缘层后包括：
对所述有源区柱的预设高度外的部分进行过刻蚀，使有源区柱的圆柱减小；
清理所述有源区柱后，在所述有源区柱上形成第二绝缘层。
4.根据权利要求3所述的字线结构形成方法，其特征在于，
在所述有源区柱形成第二绝缘层后包括：
在所述第二绝缘层上沉积氮化钛层，回刻蚀所述氮化钛层，形成环形栅极。
5.根据权利要求1所述的字线结构形成方法，其特征在于，
在所述环形栅极的顶部沉积第二隔离层，所述第一隔离层和所述第二隔离层之间形成气隙结构包括：
采用低步阶覆盖法沉积第二隔离层，所述第二隔离层与所述第一隔离层围封形成所述气隙结构。
6.根据权利要求1所述的字线结构形成方法，其特征在于，
在所述环形栅极的顶部沉积第二隔离层，所述第一隔离层和所述第二隔离层之间形成气隙结构包括：
采用物理气相沉积法沉积第二隔离层，所述第二隔离层与所述第一隔离层围封形成所述气隙结构。
7.一种字线结构，其特征在于，包括：
多个字线沟槽；
多个有源区柱，所述多个有源区柱被多个所述字线沟槽分割，每个所述有源区柱上设置有绝缘层，所述绝缘层上设置有环形栅极，相邻的所述环形栅极之间设置有隔离层，所述隔离层中设置有气隙结构。
8.根据权利要求7所述的字线结构，其特征在于，
所述气隙结构的底部低于所述环形栅极的底部，所述气隙结构的顶部高于所述环形栅极的顶部。
9.根据权利要求7所述的字线结构，其特征在于，
所述绝缘层包括第一绝缘层和第二绝缘层，所述第一绝缘层的顶部与所述第二绝缘层的底部连接，相邻两个所述第二绝缘层的宽度大于相邻两个所述第一绝缘层的宽度。
10.根据权利要求7所述的字线结构，其特征在于，
所述隔离层包括第一隔离层和第二隔离层，所述第一隔离层位于所述第二隔离层的下方，所述第一隔离层与所述第二隔离层之间围封形成所述气隙结构。
11.根据权利要求7所述的字线结构，其特征在于，
位于所述有源区柱顶部的第二绝缘层和第二隔离层形成所述字线结构的双层覆盖层。
12.根据权利要求7所述的字线结构，其特征在于，
所述第二隔离层采用低步阶覆盖氮化硅法形成。
13.根据权利要求7所述的字线结构，其特征在于，
所述第二隔离层采用物理气相沉积法形成。
14.一种半导体结构，其特征在于，包括：
位线结构和如权利要求1-13所述的字线结构；
多个所述位线结构与多个所述字线结构垂直设置。
15.根据权利要求14所述的半导体结构，其特征在于，
所述字线结构中相邻的环形栅极均设置有气隙结构。
16.根据权利要求15所述的半导体结构，其特征在于，
所述气隙结构的尺寸大于等于所述环形栅极的尺寸。
17.根据权利要求14所述的半导体结构，其特征在于，
所述位线结构中的位线为埋入式位线，所述位线低于所述字线结构中的字线。
18.根据权利要求17所述的半导体结构，其特征在于，
所述位线采用硅化钴扩散沉积方式形成。
CN202111273068.3A 2021-10-29 2021-10-29 字线结构及形成方法、半导体结构 Pending CN116096069A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111273068.3A CN116096069A (zh) 2021-10-29 2021-10-29 字线结构及形成方法、半导体结构
US17/892,148 US20230134208A1 (en) 2021-10-29 2022-08-22 Word line structure and method for forming same and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111273068.3A CN116096069A (zh) 2021-10-29 2021-10-29 字线结构及形成方法、半导体结构

Publications (1)

Publication Number Publication Date
CN116096069A true CN116096069A (zh) 2023-05-09

Family

ID=86146425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111273068.3A Pending CN116096069A (zh) 2021-10-29 2021-10-29 字线结构及形成方法、半导体结构

Country Status (2)

Country Link
US (1) US20230134208A1 (zh)
CN (1) CN116096069A (zh)

Also Published As

Publication number Publication date
US20230134208A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
EP0948053B1 (en) Semiconductor device with vertical transistor and buried word line
US10763264B2 (en) Method for forming dynamic random access memory structure
CN110634869A (zh) 存储器阵列及其制造方法
US6255684B1 (en) DRAM cell configuration and method for its production
US11444086B2 (en) Capacitor and its formation method and a dram cell
US7449382B2 (en) Memory device and fabrication method thereof
US20200152639A1 (en) Semiconductor structure and manufacturing method thereof
WO2019203896A1 (en) Integrated assemblies, and methods of forming integrated assemblies
CN113192956B (zh) 动态随机存取存储器及其形成方法
TWI424548B (zh) 記憶裝置及其製造方法
TW201445702A (zh) 埋入式數位線存取元件及記憶體陣列
CN1507034A (zh) 用于制造具有在位线方向延伸的接触体的半导体器件的方法
US8492833B2 (en) Semiconductor device having a buried gate
CN110676221B (zh) 半导体元件及其制作方法
CN112071838A (zh) 存储器及其形成方法
US20110263089A1 (en) Method for fabricating semiconductor device
US20050184326A1 (en) Deep-trench 1t-sram with buried out diffusion well merged with an ion implantation well
CN116096069A (zh) 字线结构及形成方法、半导体结构
JPH03278457A (ja) メモリセルアレイ
CN110246841B (zh) 半导体元件及其制作方法
US20230012817A1 (en) Semiconductor structure and method for manufacturing the same, and memory
US20230014868A1 (en) Semiconductor structure, method for manufacturing same and memory
CN113517286B (zh) 一种半导体器件及其形成方法、电子设备
US20230005912A1 (en) Semiconductor structure and method for manufacturing same, and memory
WO2021204064A1 (zh) 存储器的形成方法及存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination