CN113192956B - 动态随机存取存储器及其形成方法 - Google Patents
动态随机存取存储器及其形成方法 Download PDFInfo
- Publication number
- CN113192956B CN113192956B CN202110722827.3A CN202110722827A CN113192956B CN 113192956 B CN113192956 B CN 113192956B CN 202110722827 A CN202110722827 A CN 202110722827A CN 113192956 B CN113192956 B CN 113192956B
- Authority
- CN
- China
- Prior art keywords
- word line
- layer
- isolation
- gate
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000002955 isolation Methods 0.000 claims abstract description 127
- 239000003990 capacitor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims description 287
- 239000000463 material Substances 0.000 claims description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 239000002356 single layer Substances 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 14
- 150000002500 ions Chemical class 0.000 description 12
- 230000015654 memory Effects 0.000 description 8
- 238000003860 storage Methods 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种动态随机存取存储器及其形成方法，动态随机存取存储器包括：衬底，衬底具有相对的第一面和第二面，衬底包括若干有源区，各有源区均包括若干沟道区和若干字线区；位于字线区内的字线栅结构；位于沟道区内的第一源漏掺杂区；位于每个沟道区内的第二源漏掺杂区；位于第一面上的若干电容结构；位于相邻的有源区之间的隔离结构，且隔离结构表面相对于第二面凹陷；位于第二面上的介质层，介质层和隔离结构之间具有空腔；位于介质层内的若干位线层。由于空腔能够减小相邻有源区之间的介电常数，进而能够减小与有源区电连接的相邻位线层之间的介电常数，以此降低相邻位线层之间的寄生电容，进而提升最终形成的动态随机存储存储器的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种动态随机存取存储器及其形成方法。
背景技术
随着现今科技快速的发展，半导体存储器被广泛地应用于电子装置中。动态随机存取存储器（dynamic random access memory，DRAM）属于一种挥发性存储器，对于储存大量数据的应用而言，动态随机存取存储器是最常被利用的解决方案。
通常，动态随机存取存储器是由多个存储单元构成，每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容所构成，且每一个存储单元通过字线与位线彼此电连接。
然而，现有的动态随机存取存储器仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种动态随机存取存储器及其形成方法，能够有效提升动态随机存储存储器的性能。
为解决上述问题，本发明提供 一种动态随机存取存储器，包括：衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干相互分立且平行于第一方向的有源区，且若干所述有源区沿第二方向排列，所述第一方向与所述第二方向垂直，各所述有源区均包括若干沟道区和若干字线区，每个所述有源区中的所述沟道区和所述字线区沿所述第一方向间隔排列；位于所述字线区内的字线栅结构，所述字线栅结构自第一面向第二面延伸，且所述字线栅结构沿所述第二方向贯穿所述有源区；位于所述沟道区第一面内的第一源漏掺杂区；位于每个所述沟道区第二面内的第二源漏掺杂区；位于所述第一面上的若干电容结构，每个所述电容结构与一个所述第一源漏掺杂区电连接；位于相邻的所述有源区之间的隔离结构，所述隔离结构自所述第一面向所述第二面贯穿所述衬底，且所述第二面暴露出的所述隔离结构表面相对于所述第二面凹陷；位于所述第二面上的介质层，所述介质层和所述隔离结构之间具有空腔；位于所述介质层内的若干平行于所述第一方向的位线层，每个所述位线层与一个所述有源区中的若干第二源漏掺杂区电连接。
可选的，所述隔离结构的材料包括氮化硅。
可选的，还包括：位于所述字线区和所述沟道区内的隔离层，且所述隔离层与一侧的所述字线栅结构相接触。
可选的，所述字线区具有字线栅沟槽，所述字线栅沟槽自所述第一面向所述第二面延伸，且所述字线栅沟槽沿所述二方向贯穿所述有源区；所述字线栅结构包括位于字线栅沟槽侧壁和底部表面的字线栅介质层、以及位于所述字线栅介质层上的字线栅层。
可选的，所述字线栅层包括单层结构或复合结构。
可选的，当所述字线栅层为单层结构时，所述字线栅层的材料包括金属或多晶硅。
可选的，所述隔离层自所述第一面向所述第二面方向上具有第一高度，所述字线栅层自所述第一面向所述第二面方向上具有第二高度，所述第一高度大于所述第二高度的一半。
可选的，当所述字线栅层为复合结构时，所述字线栅层包括第一栅极层以及位于所述第一栅极层上的第二栅极层，所述第一栅极层和所述第二栅极层的材料不同。
可选的，所述第一栅极层的材料包括金属或多晶硅；所述第二栅极层的材料包括多晶硅或金属。
可选的，当所述第一栅极层的材料为多晶硅时，所述隔离层自所述第一面向所述第二面方向上具有第一高度，所述第一栅极层自所述第一面向所述第二面方向上具有第三高度，所述第一高度大于所述第三高度；当所述第二栅极层的材料为多晶硅时，所述隔离层自所述第一面向所述第二面方向具有第一高度，所述第二栅极层自所述第一面向所述第二面方向具有第四高度，所述第一高度大于所述第四高度。
可选的，还包括：位于每个所述第一源漏掺杂区上的第一导电插塞，每个所述电容结构与一个所述第一导电插塞电连接。
可选的，还包括：位于每个所述第二源漏掺杂区上的第二导电插塞，每个所述位线层与一个所述有源区上的若干所述第二导电插塞电连接。
可选的，所述电容结构包括：第一电极层、第二电极层和位于第一电极层与第二电极层之间的介电层。
相应的，本发明的技术方案中还提供了一种动态随机存取存储器的形成方法，包括：提供衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干相互分立且平行于第一方向的有源区，且若干所述有源区沿第二方向排列，所述第一方向与所述第二方向垂直，相邻的所述有源区之间具有初始隔离结构，所述初始隔离结构自所述第一面向所述第二面延伸，各所述有源区均包括若干沟道区和若干字线区，每个所述有源区中的所述沟道区和所述字线区沿所述第一方向间隔排列；在所述字线区内形成若干字线栅沟槽，所述字线栅沟槽自所述第一面向所述第二面延伸，且所述字线栅沟槽沿所述二方向贯穿所述有源区；在所述字线栅沟槽内形成字线栅结构；在所述沟道区第一面内形成第一源漏掺杂区；在所述第一面上形成若干电容结构，每个所述电容结构与一个所述第一源漏掺杂区电连接；在每个所述沟道区第二面内形成第二源漏掺杂区；对所述第二面进行减薄处理，直至暴露出所述初始隔离结构表面为止；自所述第二面向所述第一面回刻蚀所述初始隔离结构，形成隔离结构，所述第二面暴露出的所述隔离结构表面相对于所述第二面凹陷，使得相邻的所述有源区之间具有隔离开口；在所述第二面上形成介质层以封闭所述隔离开口顶部，在所述隔离开口内形成空腔；在所述介质层内形成若干平行于所述第一方向的位线层，每个所述位线层与一个所述有源区中的若干第二源漏掺杂区电连接。
可选的，在形成所述隔离开口之后，还包括：去除所述隔离开口侧壁暴露出的部分所述有源区。
可选的，所述隔离开口的深宽比为5:1~7:1。
可选的，所述隔离结构的材料包括氮化硅。
可选的，所述介质层的形成工艺包括：化学气相沉积工艺。
可选的，在形成所述字线栅结构的过程中，还包括：在所述字线区和所述沟道区内形成隔离层，且所述隔离层与一侧的所述字线栅结构相接触。
可选的，所述字线栅结构和所述隔离层的形成方法包括：在所述字线栅沟槽内形成初始字线栅结构，所述初始字线栅结构内包括相对的第一侧区和第二侧区；去除所述第一侧区以及与第一侧区邻接的部分所述沟道区，形成所述字线栅结构，并在所述字线栅结构和所述沟道区之间形成隔离槽；在所述隔离槽内形成所述隔离层。
可选的，所述字线栅结构包括：位于字线栅沟槽侧壁和底部表面的字线栅介质层、以及位于所述字线栅介质层上的字线栅层。
可选的，所述字线栅层包括单层结构或复合结构。
可选的，当所述字线栅层为单层结构时，所述字线栅层的材料包括金属或多晶硅。
可选的，所述隔离层自所述第一面向所述第二面方向上具有第一高度，所述字线栅层自所述第一面向所述第二面方向上具有第二高度，所述第一高度大于所述第二高度的一半。
可选的，当所述字线栅层为复合结构时，所述字线栅层包括第一栅极层以及位于所述第一栅极层上的第二栅极层，所述第一栅极层和所述第二栅极层的材料不同。
可选的，所述第一栅极层的材料包括金属或多晶硅；所述第二栅极层的材料包括多晶硅或金属。
可选的，当所述第一栅极层的材料为多晶硅时，所述隔离层自所述第一面向所述第二面方向上具有第一高度，所述第一栅极层自所述第一面向所述第二面方向上具有第三高度，所述第一高度大于所述第三高度；当所述第二栅极层的材料为多晶硅时，所述隔离层自所述第一面向所述第二面方向具有第一高度，所述第二栅极层自所述第一面向所述第二面方向具有第四高度，所述第一高度大于所述第四高度。
可选的，在形成若干电容结构之前，还包括：在每个所述第一源漏掺杂区上形成第一导电插塞，每个所述电容结构与一个所述第一导电插塞电连接。
可选的，在形成若干所述位线层之前，还包括：在每个所述第二源漏掺杂区上形成第二导电插塞，每个所述位线层与一个所述有源区上的若干所述第二导电插塞电连接。
可选的，所述电容结构包括：第一电极层、第二电极层和位于第一电极层与第二电极层之间的介电层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的动态随机存取存储器中，所述电容结构和所述位线层分别位于所述衬底的第一面和第二面，能够使得动态随机存取存储器中单个存储单元的面积有效减小，极大的提高了存储密度。
另外，所述动态随机存取存储器还包括位于相邻的所述有源区之间的隔离结构，所述隔离结构自所述第一面向所述第二面贯穿所述衬底，且所述第二面暴露出的所述隔离结构表面相对于所述第二面凹陷；位于所述第二面上的介质层，所述介质层和所述隔离结构之间具有空腔。由于所述空腔能够减小相邻所述有源区之间的介电常数，进而能够减小与所述有源区电连接的相邻所述位线层之间的介电常数，以此降低相邻所述位线层之间的寄生电容。当寄生电容降低时，可以提高动态随机存储存储器数值读取数值”0”和“1”时的位线电压变化量，从而提高了读取数据的能力，进而提升最终形成的动态随机存储存储器的性能。
本发明的技术方案的动态随机存取存储器的形成方法中，通过将所述电容结构和所述位线层分别形成在所述衬底的第一面和第二面，能够使得动态随机存取存储器中单个存储单元的面积有效减小，极大的提高了存储密度。
另外，通过自所述第二面向所述第一面回刻蚀所述初始隔离结构，形成隔离结构，所述第二面暴露出的所述隔离结构表面相对于所述第二面凹陷，使得相邻的所述有源区之间具有隔离开口；以及在所述第二面上形成介质层以封闭所述隔离开口顶部，在所述隔离开口内形成空腔。由于所述空腔能够减小相邻所述有源区之间的介电常数，进而能够减小与所述有源区电连接的相邻所述位线层之间的介电常数，以此降低相邻所述位线层之间的寄生电容。当寄生电容降低时，可以提高动态随机存储存储器数值读取数值”0”和“1”时的位线电压变化量，从而提高了读取数据的能力，进而提升最终形成的动态随机存储存储器的性能。
进一步，在形成所述隔离开口之后，还包括：去除所述隔离开口侧壁暴露出的部分所述有源区。通过去除部分所述有源区，使得相邻的所述有源区之间的间距增大，进而使得与所述有源区电连接的相邻所述位线层之间的间距增大，以此降低相邻所述位线层之间的寄生电容，进而提升最终形成的动态随机存储存储器的性能。
附图说明
图1至图13是本发明实施例中动态随机存取存储器的形成方法各步骤结构示意图。
具体实施方式
正如背景技术所述，现有的动态随机存取存储器仍存在诸多问题。以下将进行具体说明。
现有的动态随机存取存储器中，将晶体管的源极和漏极分别放在晶圆的正面和反面，与晶体管连接的位线和电容结构也分别位于晶圆的正面和反面，这样会使得动态随机存取存储器中单个存储单元的面积可以减小到4F2，极大的提高了存储密度。
然而，当所有的位线都位于晶圆的一面时，位线与位线之间产生的寄生电容会成为了动态随机存储存储器数值”0”和“1”区分的主要干扰因素，进而使得会影响动态随机存储存储器的性能。
在此基础上，本发明提供一种动态随机存取存储器及其形成方法，通过自所述第二面向所述第一面回刻蚀所述初始隔离结构，形成隔离结构，所述第二面暴露出的所述隔离结构表面相对于所述第二面凹陷，使得相邻的所述有源区之间具有隔离开口；以及在所述第二面上形成介质层以封闭所述隔离开口顶部，在所述隔离开口内形成空腔。由于所述空腔能够减小相邻所述有源区之间的介电常数，进而能够减小与所述有源区电连接的相邻所述位线层之间的介电常数，以此降低相邻所述位线层之间的寄生电容，进而提升最终形成的动态随机存储存储器的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图1至图13是本发明实施例的一种动态随机存取存储器的形成方法的结构示意图。
请参考图1至图3，图2是图1中沿A-A线截面示意图，图3是图1中沿B-B线截面示意图，提供衬底100，所述衬底100具有相对的第一面101和第二面102，所述衬底100包括若干相互分立且平行于第一方向X的有源区103，且若干所述有源区103沿第二方向Y排列，所述第一方向X与所述第二方向Y垂直，相邻的所述有源区103之间具有初始隔离结构106，所述初始隔离结构106自所述第一面101向所述第二面102延伸，各所述有源区103均包括若干沟道区104和若干字线区105，每个所述有源区103中的所述沟道区104和所述字线区105沿所述第一方向X间隔排列。
在本实施例中，所述衬底100的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述沟道区104和所述字线区105用于在后续形成晶体管器件。
在本实施例中，所述初始隔离结构106的形成方法包括：在相邻的所述有源区103之间以及所述第一面101上形成隔离材料层（未图示）；对所述隔离材料层进行平坦化处理，直至暴露出所述第一面101为止，形成所述初始隔离结构106。
在本实施例中，所述隔离材料层的材料采用氮化硅。
在本实施例中，在形成所述初始隔离结构106之前，还包括：对所述有源区103的侧壁进行氧化处理，以使得部分所述有源区103被氧化形成氧化层121。通过对所述有源区103侧壁进行氧化处理，以便后续提升相邻所述有源区103之间的绝缘性，同时也能够修复所述有源区103侧壁的损伤。
请参考图4，图4与图3的视图方向一致，在所述字线区105内形成若干字线栅沟槽108，所述字线栅沟槽108自所述第一面101向所述第二面102延伸，且所述字线栅沟槽108沿所述二方向Y贯穿所述有源区103。
在本实施例中，所述字线栅沟槽108为后续形成的字线栅结构提供空间。
在本实施例中，所述字线栅沟槽108的形成方法包括：在所述衬底100的第一面101上形成第一图形化层（未图示），所述第一图形化层暴露出所述字线区105；以所述第一图形化层为掩膜，采用刻蚀工艺自所述第一面101向所述第二面102的方向进行刻蚀，形成所述字线栅沟槽108。
请参考图5，在所述字线栅沟槽108内形成字线栅结构109。
在本实施例中，在形成所述字线栅结构109的过程中，还包括：在所述字线区105和所述沟道区104内形成隔离层107，且所述隔离层107与一侧的所述字线栅结构109相接触。
在本实施例中，所述字线栅结构109和所述隔离层107的形成方法包括：在所述字线栅沟槽108内形成初始字线栅结构（未图示），所述初始字线栅结构内包括相对的第一侧区和第二侧区；去除所述第一侧区以及与第一侧区邻接的部分所述沟道区104，形成所述字线栅结构109，并在所述字线栅结构109和所述沟道区104之间形成隔离开口（未标示）；在所述隔离开口内形成所述隔离层107。
在本实施例中，所述隔离层107与所述字线栅结构109的一侧相接触，其作用在于使得所述字线栅结构109仅有一侧与所述沟道区104连接，进而使得形成的晶体管为单边沟道结构。单边沟道结构的动态随机存取存储器在工作时不容易漏电流问题。
在本实施例中，所述字线栅结构109包括：位于字线栅沟槽侧壁和底部表面的字线栅介质层、以及位于所述字线栅介质层上的字线栅层（未标示）。
在本实施例中，所述字线栅层采用复合结构，所述字线栅层包括第一栅极层以及位于所述第一栅极层上的第二栅极层（未标示），所述第一栅极层和所述第二栅极层的材料不同。
在本实施例中，所述第一栅极层的材料采用金属，所述第二栅极层的材料采用多晶硅；在其他实施例中，所述第一栅极层的材料还可以采用多晶硅，对应的所述第二栅极层的材料采用金属。
在其他实施例中，所述字线栅层还可以采用单层结构，当所述字线栅层为单层结构时，所述字线栅层的材料可以采用多晶硅或金属。
在本实施例中，在形成所述字线栅结构之后，还包括：在所述衬底100的第一面101上形成覆盖层110，所述覆盖层110填充满所述字线栅沟槽108，且所述覆盖层110暴露出所述沟道区104第一面101。
在本实施例中，所述隔离层107的作用在于隔断相邻的所述晶体管，避免相邻的所述晶体管之间串接。
在本实施例中，由于所述第一栅极层的材料采用金属，所述第二栅极层的材料采用多晶硅，为了能够保证所述隔离层107完全隔断相邻的所述晶体管，所述隔离层107自所述第一面101向所述第二面102方向上具有第一高度h1，所述第一栅极层自所述第一面101向所述第二面102方向上具有第三高度h3，所述第一高度h1大于所述第三高度h3。
在其他实施例中，当所述第二栅极层的材料为金属时，所述隔离层自所述第一面向所述第二面方向具有第一高度，所述第二栅极层自所述第一面向所述第二面方向具有第四高度，所述第一高度大于所述第四高度。
在其他实施例中，当所述字线栅层为单层结构时，所述隔离层自所述第一面向所述第二面方向上具有第一高度，所述字线栅层自所述第一面向所述第二面方向上具有第二高度，所述第一高度大于所述第二高度的一半。
请参考图6，在所述沟道区104第一面101内形成第一源漏掺杂区111。
在本实施例中，在所述沟道区第一面101内形成第一源漏掺杂区111的方法包括：采用离子注入工艺，自所述第一面101向所述第二面102进行第一离子的注入处理，在所述沟道区第一面101形成所述第一源漏掺杂区111。
在本实施例中，所述第一离子采用N型离子；在其他实施例中，所述第一离子还可以采用P型离子。
请参考图7，在所述第一面101上形成若干电容结构112，每个所述电容结构112与一个所述第一源漏掺杂区111电连接。
在本实施例中，所述电容结构112包括：第一电极层、第二电极层和位于第一电极层与第二电极层之间的介电层（未标示）。
在本实施例中，在形成若干电容结构112之前，还包括：在每个所述第一源漏掺杂区111上形成第一导电插塞113，每个所述电容结构112与一个所述第一导电插塞113电连接；在其他实施例中，还可以不形成第一导电插塞。
请参考图8，在每个所述沟道区104第二面102内形成第二源漏掺杂区114。
在本实施例中，在所述沟道区104第二面102内形成第二源漏掺杂区114的方法包括：采用离子注入工艺，自所述第二面102向所述第一面101进行第二离子的注入处理，在所述沟道区第二面102形成所述第二源漏掺杂区114。
所述第二离子与所述第一离子的电学类型相同。
在本实施例中，所述第二离子采用N型离子；在其他实施例中，当所述第一离子采用P型离子时，所述第二离子还可以采用P型离子。
自此，所述衬底100内形成了若干晶体管。
请参考图9，图9与图2翻转之后的视图方向一致，对所述第二面102进行减薄处理，直至暴露出所述初始隔离结构106表面为。
对所述第二面102进行减薄处理的工艺包括物理机械研磨工艺、化学机械研磨工艺或是湿法刻蚀工艺。在本实施例中，对所述第二面102进行减薄处理的工艺采用化学机械研磨工艺。
请参考图10，自所述第二面102向所述第一面101回刻蚀所述初始隔离结构106，形成隔离结构117，所述第二面102暴露出的所述隔离结构117表面相对于所述第二面102凹陷，使得相邻的所述有源区103之间具有隔离开口118。
在本实施例中，通过形成所述隔离开口118，以便后续在所述第二面102上形成介质层以封闭所述隔离开口118顶部，在所述隔离开口118内形成空腔。由于所述空腔能够减小相邻所述有源区103之间的介电常数，进而能够减小与所述有源区103电连接的相邻位线层之间的介电常数，以此降低相邻所述位线层之间的寄生电容。当寄生电容降低时，可以提高动态随机存储存储器数值读取数值”0”和“1”时的位线电压变化量，从而提高了读取数据的能力，进而提升最终形成的动态随机存储存储器的性能。
在本实施例中，所述隔离开口118的深宽比为5:1~7:1。
请参考图11，在形成所述隔离开口118之后，去除所述隔离开口118侧壁暴露出的部分所述有源区103。
在本实施例中，通过去除部分所述有源区103，使得相邻的所述有源区103之间的间距增大，进而使得后续形成的与所述有源区103电连接的相邻位线层之间的间距增大，以此降低相邻所述位线层之间的寄生电容，进而提升最终形成的动态随机存储存储器的性能。
在本实施例中，在去除部分所述有源区103之前，还需要先将所述有源区103侧壁的氧化层121去除。
请参考图12，在所述第二面102上形成介质层119以封闭所述隔离开口118顶部，在所述隔离开口118内形成空腔120。
在本实施例中，通过所述空腔120能够减小相邻所述有源区103之间的介电常数，进而能够减小与所述有源区103电连接的相邻所述位线层之间的介电常数，以此降低相邻所述位线层之间的寄生电容，降低动态随机存储存储器数值”0”和“1”区分的干扰因素，进而提升最终形成的动态随机存储存储器的性能。
在本实施例中，所述介质层119的材料采用氧化硅；在其他实施例中，所述介质层的材料还可以采用低K介质材料（指相对介电常数低于3.9的介质材料）或超低K介质材料（指相对介电常数低于2.5的介质材料）。
在本实施例中，所述介质层119的形成工艺采用化学气相沉积工艺。由于化学气相沉积工艺是利用气态或蒸汽态的物质在气相或气固界面上发生反应生成固态沉积物的过程。因此通过化学气相沉积工艺形成所述介质层119更容易封闭所述隔离开口118顶部，且在所述隔离开口118内形成空腔120。
请参考图13，在所述介质层119内形成若干平行于所述第一方向X的位线层115，每个所述位线层115与一个所述有源区103中的若干第二源漏掺杂114区电连接。
在本实施例中，通过将所述电容结构和所述位线层分别形成在所述衬底的第一面和第二面，能够使得动态随机存取存储器中单个存储单元的面积有效减小，极大的提高了存储密度。
在本实施例中，在形成若干所述位线层115之前，还包括：在每个所述第二源漏掺杂区114上形成第二导电插塞116，每个所述位线层115与一个所述有源区103上的若干所述第二导电插塞116电连接；在其他实施例中，还可以不形成第二导电插塞。
所述位线层115的材料包括金属，所述金属包括钨、铝、铜等。在本实施例中，所述位线层115的材料采用钨。
在本实施例中，所述位线层115的形成方法包括：在所述第二面102上形成位线材料层（未图示）；在所述位线材料层上形成第二图形化层（未图示），所述第二图形化层暴露出部分所述位线材料层；以所述第二图形化层为掩膜自所述第二面102向所述第一面101刻蚀所述位线材料层，形成若干所述位线层115。
形成所述位线材料层的工艺包括：金属电镀工艺、选择性金属生长工艺或沉积工艺；所述沉积工艺包括是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。在本实施例中，所述位线材料层的形成工艺采用原子层沉积工艺。
相应的，本发明的实施例中还提供了一种动态随机存取存储器，请继续参考图13，包括：衬底100，所述衬底100具有相对的第一面101和第二面102，所述衬底100包括若干相互分立且平行于第一方向X的有源区103，且若干所述有源区103沿第二方向Y排列，所述第一方向X与所述第二方向Y垂直，各所述有源区103均包括若干沟道区104和若干字线区105，每个所述有源区103中的所述沟道区104和所述字线区105沿所述第一方向X间隔排列；位于所述字线区105内的字线栅结构109，所述字线栅结构109自第一面101向第二面102延伸，且所述字线栅结构109沿所述第二方向Y贯穿所述有源区103；位于所述沟道区104第一面101内的第一源漏掺杂区111；位于每个所述沟道区104第二面内102的第二源漏掺杂区114；位于所述第一面101上的若干电容结构112，每个所述电容结构112与一个所述第一源漏掺杂区111电连接；位于相邻的所述有源区103之间的隔离结构117，所述隔离结构117自所述第一面101向所述第二面102贯穿所述衬底100，且所述第二面102暴露出的所述隔离结构117表面相对于所述第二面102凹陷；位于所述第二面102上的介质层119，所述介质层119和所述隔离结构117之间具有空腔120；位于所述介质层119内的若干平行于所述第一方向X的位线层115，每个所述位线层115与一个所述有源区103中的若干第二源漏掺杂区114电连接。
在本实施例中，所述电容结构和所述位线层分别位于所述衬底的第一面和第二面，能够使得动态随机存取存储器中单个存储单元的面积有效减小，极大的提高了存储密度。
另外，所述介质层119和所述隔离结构117之间具有空腔120。由于所述空腔120能够减小相邻所述有源区103之间的介电常数，进而能够减小与所述有源区103电连接的相邻所述位线层115之间的介电常数，以此降低相邻所述位线层115之间的寄生电容。当寄生电容降低时，可以提高动态随机存储存储器数值读取数值”0”和“1”时的位线电压变化量，从而提高了读取数据的能力，进而提升最终形成的动态随机存储存储器的性能。
在本实施例中，所述隔离结构117的材料包括氮化硅。
在本实施例中，还包括：位于所述字线区105和所述沟道区104内的隔离层107，且所述隔离层107与一侧的所述字线栅结构109相接触。所述隔离层107的作用在于隔断相邻的所述晶体管，避免相邻的所述晶体管之间串接。
在本实施例中，所述字线区105具有字线栅沟槽108，所述字线栅沟槽108自所述第一面101向所述第二面102延伸，且所述字线栅沟槽108沿所述二方向Y贯穿所述有源区103；所述字线栅结构109包括位于字线栅沟槽108侧壁和底部表面的字线栅介质层、以及位于所述字线栅介质层上的字线栅层（未标示）。
在本实施例中，所述字线栅层采用复合结构，所述字线栅层包括第一栅极层以及位于所述第一栅极层上的第二栅极层（未标示），所述第一栅极层和所述第二栅极层的材料不同。
在本实施例中，所述第一栅极层的材料采用金属，所述第二栅极层的材料采用多晶硅；在其他实施例中，所述第一栅极层的材料还可以采用多晶硅，对应的所述第二栅极层的材料采用金属。
在其他实施例中，所述字线栅层还可以采用单层结构，当所述字线栅层为单层结构时，所述字线栅层的材料可以采用多晶硅或金属。
在本实施例中，由于所述第一栅极层的材料采用金属，所述第二栅极层的材料采用多晶硅，为了能够保证所述隔离层107完全隔断相邻的所述晶体管，所述隔离层107自所述第一面101向所述第二面102方向上具有第一高度h1，所述第一栅极层自所述第一面101向所述第二面102方向上具有第三高度h3，所述第一高度h1大于所述第三高度h3。
在其他实施例中，当所述第二栅极层的材料为金属时，所述隔离层自所述第一面向所述第二面方向具有第一高度，所述第二栅极层自所述第一面向所述第二面方向具有第四高度，所述第一高度大于所述第四高度。
在其他实施例中，当所述字线栅层为单层结构时，所述隔离层自所述第一面向所述第二面方向上具有第一高度，所述字线栅层自所述第一面向所述第二面方向上具有第二高度，所述第一高度大于所述第二高度的一半。
在本实施例中，还包括：位于每个所述第一源漏掺杂区111上的第一导电插塞113，每个所述电容结构112与一个所述第一导电插塞113电连接。
在本实施例中，还包括：位于每个所述第二源漏掺杂区114上的第二导电插塞116，每个所述位线层115与一个所述有源区103上的若干所述第二导电插塞116电连接。
在本实施例中，所述电容结构112包括：第一电极层、第二电极层和位于第一电极层与第二电极层之间的介电层（未标示）。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (30)
1.一种动态随机存取存储器，其特征在于，包括：
衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干相互分立且平行于第一方向的有源区，且若干所述有源区沿第二方向排列，所述第一方向与所述第二方向垂直，各所述有源区均包括若干沟道区和若干字线区，每个所述有源区中的所述沟道区和所述字线区沿所述第一方向间隔排列；
位于所述字线区内的字线栅结构，所述字线栅结构自第一面向第二面延伸，且所述字线栅结构沿所述第二方向贯穿所述有源区；
位于所述沟道区第一面内的第一源漏掺杂区；
位于每个所述沟道区第二面内的第二源漏掺杂区；
位于所述第一面上的若干电容结构，每个所述电容结构与一个所述第一源漏掺杂区电连接；
位于相邻的所述有源区之间的隔离结构，所述隔离结构自所述第一面向所述第二面贯穿所述衬底，且所述第二面暴露出的所述隔离结构表面相对于所述第二面凹陷；
位于所述第二面上的介质层，所述介质层和所述隔离结构之间具有空腔；
位于所述介质层内的若干平行于所述第一方向的位线层，每个所述位线层与一个所述有源区中的若干第二源漏掺杂区电连接。
2.如权利要求1所述动态随机存取存储器，其特征在于，所述隔离结构的材料包括氮化硅。
3.如权利要求1所述动态随机存取存储器，其特征在于，还包括：位于所述字线区和所述沟道区内的隔离层，且所述隔离层与一侧的所述字线栅结构相接触。
4.如权利要求3所述动态随机存取存储器，其特征在于，所述字线区具有字线栅沟槽，所述字线栅沟槽自所述第一面向所述第二面延伸，且所述字线栅沟槽沿所述二方向贯穿所述有源区；所述字线栅结构包括位于字线栅沟槽侧壁和底部表面的字线栅介质层、以及位于所述字线栅介质层上的字线栅层。
5.如权利要求4所述动态随机存取存储器，其特征在于，所述字线栅层包括单层结构或复合结构。
6.如权利要求5所述动态随机存取存储器，其特征在于，当所述字线栅层为单层结构时，所述字线栅层的材料包括金属或多晶硅。
7.如权利要求6所述动态随机存取存储器，其特征在于，所述隔离层自所述第一面向所述第二面方向上具有第一高度，所述字线栅层自所述第一面向所述第二面方向上具有第二高度，所述第一高度大于所述第二高度的一半。
8.如权利要求5所述动态随机存取存储器，其特征在于，当所述字线栅层为复合结构时，所述字线栅层包括第一栅极层以及位于所述第一栅极层上的第二栅极层，所述第一栅极层和所述第二栅极层的材料不同。
9.如权利要求8所述动态随机存取存储器，其特征在于，所述第一栅极层的材料包括金属或多晶硅；所述第二栅极层的材料包括多晶硅或金属。
10.如权利要求9所述动态随机存取存储器，其特征在于，当所述第一栅极层的材料为多晶硅时，所述隔离层自所述第一面向所述第二面方向上具有第一高度，所述第一栅极层自所述第一面向所述第二面方向上具有第三高度，所述第一高度大于所述第三高度；当所述第二栅极层的材料为多晶硅时，所述隔离层自所述第一面向所述第二面方向具有第一高度，所述第二栅极层自所述第一面向所述第二面方向具有第四高度，所述第一高度大于所述第四高度。
11.如权利要求1所述动态随机存取存储器，其特征在于，还包括：位于每个所述第一源漏掺杂区上的第一导电插塞，每个所述电容结构与一个所述第一导电插塞电连接。
12.如权利要求1所述动态随机存取存储器，其特征在于，还包括：位于每个所述第二源漏掺杂区上的第二导电插塞，每个所述位线层与一个所述有源区上的若干所述第二导电插塞电连接。
13.如权利要求1所述动态随机存取存储器，其特征在于，所述电容结构包括：第一电极层、第二电极层和位于第一电极层与第二电极层之间的介电层。
14.一种动态随机存取存储器的形成方法，其特征在于，包括：
提供衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干相互分立且平行于第一方向的有源区，且若干所述有源区沿第二方向排列，所述第一方向与所述第二方向垂直，相邻的所述有源区之间具有初始隔离结构，所述初始隔离结构自所述第一面向所述第二面延伸，各所述有源区均包括若干沟道区和若干字线区，每个所述有源区中的所述沟道区和所述字线区沿所述第一方向间隔排列；
在所述字线区内形成若干字线栅沟槽，所述字线栅沟槽自所述第一面向所述第二面延伸，且所述字线栅沟槽沿所述二方向贯穿所述有源区；
在所述字线栅沟槽内形成字线栅结构；
在所述沟道区第一面内形成第一源漏掺杂区；
在所述第一面上形成若干电容结构，每个所述电容结构与一个所述第一源漏掺杂区电连接；
在每个所述沟道区第二面内形成第二源漏掺杂区；
对所述第二面进行减薄处理，直至暴露出所述初始隔离结构表面为止；
自所述第二面向所述第一面回刻蚀所述初始隔离结构，形成隔离结构，所述第二面暴露出的所述隔离结构表面相对于所述第二面凹陷，使得相邻的所述有源区之间具有隔离开口；
在所述第二面上形成介质层以封闭所述隔离开口顶部，在所述隔离开口内形成空腔；
在所述介质层内形成若干平行于所述第一方向的位线层，每个所述位线层与一个所述有源区中的若干第二源漏掺杂区电连接。
15.如权利要求14所述动态随机存取存储器的形成方法，其特征在于，在形成所述隔离开口之后，还包括：去除所述隔离开口侧壁暴露出的部分所述有源区。
16.如权利要求14所述动态随机存取存储器的形成方法，其特征在于，所述隔离开口的深宽比为5:1~7:1。
17.如权利要求14所述动态随机存取存储器的形成方法，其特征在于，所述隔离结构的材料包括氮化硅。
18.如权利要求14所述动态随机存取存储器的形成方法，其特征在于，所述介质层的形成工艺包括：化学气相沉积工艺。
19.如权利要求14所述动态随机存取存储器的形成方法，其特征在于，在形成所述字线栅结构的过程中，还包括：在所述字线区和所述沟道区内形成隔离层，且所述隔离层与一侧的所述字线栅结构相接触。
20.如权利要求19所述动态随机存取存储器的形成方法，其特征在于，所述字线栅结构和所述隔离层的形成方法包括：在所述字线栅沟槽内形成初始字线栅结构，所述初始字线栅结构内包括相对的第一侧区和第二侧区；去除所述第一侧区以及与第一侧区邻接的部分所述沟道区，形成所述字线栅结构，并在所述字线栅结构和所述沟道区之间形成隔离槽；在所述隔离槽内形成所述隔离层。
21.如权利要求19所述动态随机存取存储器的形成方法，其特征在于，所述字线栅结构包括：位于字线栅沟槽侧壁和底部表面的字线栅介质层、以及位于所述字线栅介质层上的字线栅层。
22.如权利要求21所述动态随机存取存储器的形成方法，其特征在于，所述字线栅层包括单层结构或复合结构。
23.如权利要求22所述动态随机存取存储器的形成方法，其特征在于，当所述字线栅层为单层结构时，所述字线栅层的材料包括金属或多晶硅。
24.如权利要求23所述动态随机存取存储器的形成方法，其特征在于，所述隔离层自所述第一面向所述第二面方向上具有第一高度，所述字线栅层自所述第一面向所述第二面方向上具有第二高度，所述第一高度大于所述第二高度的一半。
25.如权利要求22所述动态随机存取存储器的形成方法，其特征在于，当所述字线栅层为复合结构时，所述字线栅层包括第一栅极层以及位于所述第一栅极层上的第二栅极层，所述第一栅极层和所述第二栅极层的材料不同。
26.如权利要求25所述动态随机存取存储器的形成方法，其特征在于，所述第一栅极层的材料包括金属或多晶硅；所述第二栅极层的材料包括多晶硅或金属。
27.如权利要求26所述动态随机存取存储器的形成方法，其特征在于，当所述第一栅极层的材料为多晶硅时，所述隔离层自所述第一面向所述第二面方向上具有第一高度，所述第一栅极层自所述第一面向所述第二面方向上具有第三高度，所述第一高度大于所述第三高度；当所述第二栅极层的材料为多晶硅时，所述隔离层自所述第一面向所述第二面方向具有第一高度，所述第二栅极层自所述第一面向所述第二面方向具有第四高度，所述第一高度大于所述第四高度。
28.如权利要求14所述动态随机存取存储器的形成方法，其特征在于，在形成若干电容结构之前，还包括：在每个所述第一源漏掺杂区上形成第一导电插塞，每个所述电容结构与一个所述第一导电插塞电连接。
29.如权利要求14所述动态随机存取存储器的形成方法，其特征在于，在形成若干所述位线层之前，还包括：在每个所述第二源漏掺杂区上形成第二导电插塞，每个所述位线层与一个所述有源区上的若干所述第二导电插塞电连接。
30.如权利要求14所述动态随机存取存储器的形成方法，其特征在于，所述电容结构包括：第一电极层、第二电极层和位于第一电极层与第二电极层之间的介电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110722827.3A CN113192956B (zh) | 2021-06-29 | 2021-06-29 | 动态随机存取存储器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110722827.3A CN113192956B (zh) | 2021-06-29 | 2021-06-29 | 动态随机存取存储器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113192956A CN113192956A (zh) | 2021-07-30 |
| CN113192956B true CN113192956B (zh) | 2021-09-24 |
Family
ID=76976897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110722827.3A Active CN113192956B (zh) | 2021-06-29 | 2021-06-29 | 动态随机存取存储器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113192956B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113707660B (zh) * | 2021-09-02 | 2024-04-05 | 芯盟科技有限公司 | 动态随机存取存储器及其形成方法 |
| CN114121961B (zh) * | 2021-11-29 | 2024-04-05 | 芯盟科技有限公司 | 动态随机存取存储器及其形成方法 |
| CN117177555A (zh) * | 2022-05-24 | 2023-12-05 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9356073B1 (en) * | 2015-01-19 | 2016-05-31 | SK Hynix Inc. | Semiconductor device including air gaps and method of fabricating the same |
| CN112447602A (zh) * | 2019-08-30 | 2021-03-05 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN112864158A (zh) * | 2021-04-07 | 2021-05-28 | 芯盟科技有限公司 | 动态随机存取存储器及其形成方法 |
| CN112909001A (zh) * | 2021-04-07 | 2021-06-04 | 芯盟科技有限公司 | 动态随机存取存储器及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7382012B2 (en) * | 2006-02-24 | 2008-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing parasitic capacitance of MIM capacitor in integrated circuits by reducing effective dielectric constant of dielectric layer |
| CN111463208B (zh) * | 2020-04-29 | 2021-10-26 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
-
2021
- 2021-06-29 CN CN202110722827.3A patent/CN113192956B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9356073B1 (en) * | 2015-01-19 | 2016-05-31 | SK Hynix Inc. | Semiconductor device including air gaps and method of fabricating the same |
| CN112447602A (zh) * | 2019-08-30 | 2021-03-05 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN112864158A (zh) * | 2021-04-07 | 2021-05-28 | 芯盟科技有限公司 | 动态随机存取存储器及其形成方法 |
| CN112909001A (zh) * | 2021-04-07 | 2021-06-04 | 芯盟科技有限公司 | 动态随机存取存储器及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113192956A (zh) | 2021-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112864158B (zh) | 动态随机存取存储器及其形成方法 | |
| CN113192956B (zh) | 动态随机存取存储器及其形成方法 | |
| KR100720642B1 (ko) | 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로장치 | |
| CN108257919B (zh) | 随机动态处理存储器元件的形成方法 | |
| CN112909001B (zh) | 动态随机存取存储器及其形成方法 | |
| US20110037111A1 (en) | Semiconductor device and method of fabricating the same | |
| US9048293B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6420228B1 (en) | Method for the production of a DRAM cell configuration | |
| CN112071841A (zh) | 半导体结构及其形成方法 | |
| CN113078115B (zh) | 半导体结构及其形成方法 | |
| CN113675199B (zh) | 具有电容在晶体管上方的存储单元结构 | |
| US20120012925A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN113035870B (zh) | 半导体结构的制造方法 | |
| CN113707660B (zh) | 动态随机存取存储器及其形成方法 | |
| CN113707612B (zh) | 存储器件及其形成方法 | |
| CN115188760B (zh) | 半导体结构的形成方法 | |
| CN116133375A (zh) | 存储器件及其形成方法 | |
| CN114121961B (zh) | 动态随机存取存储器及其形成方法 | |
| CN113437068B (zh) | 动态随机存取存储器及其形成方法 | |
| CN114420641A (zh) | 半导体结构的形成方法以及半导体结构 | |
| CN114121821A (zh) | 动态随机存取存储器的形成方法 | |
| US20110263089A1 (en) | Method for fabricating semiconductor device | |
| CN113437069B (zh) | 动态随机存取存储器及其形成方法 | |
| CN115377108A (zh) | 动态随机存取存储器及其形成方法 | |
| CN113517337A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |