CN113437069B - 动态随机存取存储器及其形成方法 - Google Patents

Abstract

一种动态随机存取存储器及其形成方法，其中动态随机存取存储器包括：衬底，衬底包括若干沟道柱区，沟道柱区包括若干间隔排布的第一沟道柱和若干第二沟道柱，若干第一沟道柱具有第一中轴线，若干第二沟道柱具有第二中轴线，第一中轴线与第二中轴线不重合；位于第一沟道柱和第二沟道柱的表面的栅极氧化层；位于衬底上的若干字线，每个字线环绕覆盖一个沟道柱区中的若干第一沟道柱和若干第二沟道柱表面的栅极氧化层，使得在沟道柱区中最终形成的若干晶体管呈并联连接。由于在每个沟道柱区中相邻的第一沟道柱之间增加了一个第二沟道柱，能够提升动态随机存取存储器的集成度。另外第一中轴线与第二中轴线不重合，能够减少相邻晶体管之间发生短接问题。

Description

动态随机存取存储器及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种动态随机存取存储器及其形成方法。

背景技术

随着现今科技快速的发展，半导体存储器被广泛地应用于电子装置中。动态随机存取存储器(dynamic random access memory，简称DRAM)属于一种挥发性存储器，对于储存大量数据的应用而言，动态随机存取存储器是最常被利用的解决方案。

通常，动态随机存取存储器是由多个存储单元构成，每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容所构成，且每一个存储单元通过字线与位线彼此电连接。

然而，现有的动态随机存取存储器仍存在诸多问题。

发明内容

本发明解决的技术问题是提供一种动态随机存取存储器及其形成方法，能够有效提升动态随机存储存储器的集成度。

为解决上述问题，本发明提供一种动态随机存取存储器，包括：衬底，所述衬底包括若干沿第一方向平行排列的沟道柱区，所述沟道柱区包括若干第一沟道柱和若干第二沟道柱，若干所述第一沟道柱和若干所述第二沟道柱沿第二方向间隔排列，所述第一方向与所述第二方向垂直，所述第一沟道柱和所述第二沟道柱的延伸方向与所述衬底表面垂直，每个所述沟道柱区中的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区中的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合；位于所述第一沟道柱和所述第二沟道柱的表面的栅极氧化层；位于所述衬底上的若干平行于所述第二方向的字线，每个所述字线环绕覆盖一个所述沟道柱区中的若干所述第一沟道柱和若干所述第二沟道柱表面的所述栅极氧化层；分别位于衬底相对两面上的电容层和位线层，所述电容层包括若干电容结构，所述位线层包括若干位线。

可选的，在平行于所述第一方向上，所述第一中轴线和所述第二中轴线之间的间距为5nm～50nm。

可选的，所述字线的材料包括导电材料，所述导电材料包括：钨、氮化钛、铜、铝、锰、银和多晶硅中的一种或多种。

可选的，所述衬底包括相对的第一面和第二面；所述动态随机存取存储器还包括：位于所述衬底上的隔离层，所述隔离层覆盖第一沟道柱和所述第二沟道柱的侧壁，且所述隔离层的顶部表面低于所述衬底的第一面。

可选的，还包括：位于所述第一沟道柱的第一面内和所述第二沟道柱的第一面内的第一源漏掺杂区；位于所述第一沟道柱的第二面内和所述第二沟道柱的第二面内的第二源漏掺杂区。

可选的，每个所述电容结构与一个所述第一源漏掺杂区电连接；所述位线平行于所述第一方向，且所述位线与若干所述沟道柱区的每个所述第一沟道柱内的所述第二源漏掺杂区电连接，或者所述位线与若干所述沟道柱区中的每个所述第二沟道柱内的所述第二源漏掺杂区电连接。

可选的，还包括：位于每个所述第一源漏掺杂区上的第一导电插塞，每个所述电容结构与一个所述第一导电插塞电连接。

可选的，还包括：位于每个所述第二源漏掺杂区上的第二导电插塞，所述位线与若干所述沟道柱区中的每个所述第一沟道柱上的所述第二导电插塞电连接，或者所述位线与若干所述沟道柱区中的每个所述第二沟道柱上的所述第二导电插塞电连接。

可选的，所述电容结构包括：上极板、下极板、以及位于所述上极板和所述下极板之间的介电层。

相应的，本发明的技术方案中还提供了一种动态随机存取存储器的形成方法，包括：提供衬底，所述衬底包括若干沿第一方向平行排列的沟道柱区，所述沟道柱区包括若干第一沟道柱和若干第二沟道柱，若干所述第一沟道柱和若干所述第二沟道柱沿第二方向间隔排列，所述第一方向与所述第二方向垂直，所述第一沟道柱和所述第二沟道柱的延伸方向与所述衬底表面垂直，每个所述沟道柱区中的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区中的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合；在所述第一沟道柱和所述第二沟道柱的表面形成栅极氧化层；在所述衬底上形成若干平行于所述第二方向的字线，每个所述字线环绕覆盖一个所述沟道柱区中的若干所述第一沟道柱和若干所述第二沟道柱表面的所述栅极氧化层；在所述衬底相对两面上形成电容层和位线层，所述电容层包括若干电容结构，所述位线层包括若干位线。

可选的，在平行于所述第一方向上，所述第一中轴线和所述第二中轴线之间的间距为5nm～50nm。

可选的，所述字线的材料包括导电材料，所述导电材料包括：钨、氮化钛、铜、铝、锰、银和多晶硅中的一种或多种。

可选的，所述衬底包括相对的第一面和第二面；在形成若干所述字线之前，还包括：在所述衬底上形成隔离层，所述隔离层覆盖第一沟道柱和所述第二沟道柱的侧壁，且所述隔离层的顶部表面低于所述衬底的第一面。

可选的，在形成所述电容层和所述位线层之前，还包括：在所述第一沟道柱的第一面内和所述第二沟道柱的第一面内形成第一源漏掺杂区；在所述第一沟道柱的第二面内和所述第二沟道柱的第二面内形成第二源漏掺杂区。

可选的，每个所述电容结构与一个所述第一源漏掺杂区电连接；所述位线的延伸方向平行于所述第一方向，且所述位线与若干所述沟道柱区的每个所述第一沟道柱内的所述第二源漏掺杂区电连接，或者所述位线与若干所述沟道柱区中的每个所述第二沟道柱内的所述第二源漏掺杂区电连接。

可选的，在形成所述电容层之前，还包括：在每个所述第一源漏掺杂区上形成第一导电插塞，每个所述电容结构与一个所述第一导电插塞电连接。

可选的，在形成所述位线层之前，还包括：在每个所述第二源漏掺杂区上形成第二导电插塞，所述位线与若干所述沟道柱区中的每个所述第一沟道柱上的所述第二导电插塞电连接，或者所述位线与若干所述沟道柱区中的每个所述第二沟道柱上的所述第二导电插塞电连接。

可选的，在形成所述电容层和所述位线层之前，还包括：自所述第二面向所述第一面的方向对所述衬底进行减薄处理，直至暴露出所述隔离层的表面为止。

可选的，所述电容结构包括：上极板、下极板、以及位于所述上极板和所述下极板之间的介电层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案的动态随机存取存储器中，包括：若干沟道柱区，每个所述沟道柱区中包括若干所述第一沟道柱和若干所述第二沟道柱，且若干所述第一沟道柱和若干所述第二沟道柱沿所述第二方向间隔排列；位于所述第一沟道柱和所述第二沟道柱的表面的栅极氧化层；位于所述衬底上的若干平行于所述第二方向的字线，每个所述字线环绕覆盖一个所述沟道柱区中的若干所述第一沟道柱和若干所述第二沟道柱表面的所述栅极氧化层。通过所述字线环绕覆盖每个所述沟道柱区中的若干所述第一沟道柱和若干所述第二沟道柱表面的所述栅极氧化层，使得在所述沟道柱区中最终形成的若干晶体管呈并联连接。由于在每个所述沟道柱区中相邻的第一沟道柱之间增加了一个第二沟道柱，能够有效提升动态随机存取存储器的集成度。另外，每个所述沟道柱区中的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区中的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合。能够保证每个所述沟道柱区中的所述第一沟道柱和所述第二沟道柱之间具有充足的隔离间隙，进而减少相邻晶体管之间发生短接的问题。

本发明的技术方案的动态随机存取存储器的形成方法中，所述沟道柱区中包括若干所述第一沟道柱和若干所述第二沟道柱，且若干所述第一沟道柱和若干所述第二沟道柱沿所述第二方向间隔排列；在所述第一沟道柱和所述第二沟道柱的表面形成栅极氧化层；在所述衬底上形成若干平行于所述第二方向的字线，每个所述字线环绕覆盖一个所述沟道柱区中的若干所述第一沟道柱和若干所述第二沟道柱表面的所述栅极氧化层。通过所述字线环绕覆盖每个所述沟道柱区中的若干所述第一沟道柱和若干所述第二沟道柱表面的所述栅极氧化层，使得在所述沟道柱区中最终形成的若干晶体管呈并联连接。由于在每个所述沟道柱区中相邻的第一沟道柱之间增加了一个第二沟道柱，能够有效提升动态随机存取存储器的集成度。另外，每个所述沟道柱区中的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区中的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合。能够保证每个所述沟道柱区中的所述第一沟道柱和所述第二沟道柱之间具有充足的隔离间隙，进而减少相邻晶体管之间发生短接的问题。

附图说明

图1是一种动态随机存取存储器的结构示意图；

图2至图15是本发明实施例中一种动态随机存取存储器的形成方法各步骤结构示意图。

具体实施方式

正如背景技术所述，现有的动态随机存取存储器仍存在诸多问题。以下将结合附图进行具体说明。

图1是一种动态随机存取存储器的结构示意图。

现有的动态随机存取存储器中，将晶体管的源极和漏极分别放在晶圆的正面和反面，同时将动态随机存取存储器中的各个晶体管的沟道制程成垂直沟道结构，这样能够有效减少动态随机存取存储器中单个晶体管所占用的面积，极大的提高了存储密度。

请参考图1，现有的动态随机存取存储器中的晶体管100的排布为矩形阵列排布，为了实现更高的存储密度，需在单位面积内做出尽可能多的晶体管。而为了做出更多的晶体管，就需要缩小晶体管的尺寸。在现有的技术下，当晶体管的尺寸小到一定程度时，对光刻以及光刻相关的工艺有着极高的要求，同时也造成工艺过程的控制难度较大，失效比率较高。

在此基础上，本发明提供一种动态随机存取存储器及其形成方法，通过在每个沟道柱区中相邻的第一沟道柱之间增加了一个第二沟道柱，能够有效提升动态随机存取存储器的集成度。另外，在平行于第一方向上，每个沟道柱区中的若干第一沟道柱具有第一中轴线，每个沟道柱区中的若干第二沟道柱具有第二中轴线，且第一中轴线与第二中轴线不重合。能够保证每个沟道柱区中的第一沟道柱和第二沟道柱之间具有充足的隔离间隙，进而减少相邻晶体管之间发生短接的问题。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。

图2至图15是本发明实施例的一种动态随机存取存储器的形成方法的各步骤结构示意图。

请参考图2至图4，图2是动态随机存取存储器的俯视图，图3是图2中沿A-A线截面示意图，图4是图2中沿B-B线截面示意图，提供衬底200，所述衬底200包括若干沿第一方向X平行排列的沟道柱区I，所述沟道柱区I包括若干第一沟道柱201和若干第二沟道柱202，若干所述第一沟道柱201和若干所述第二沟道柱202沿第二方向Y间隔排列，所述第一方向X与所述第二方向Y垂直，所述第一沟道柱201和所述第二沟道柱202的延伸方向与所述衬底200表面垂直，每个所述沟道柱区I中的若干所述第一沟道柱201具有平行于第二方向Y的第一中轴线A1，每个所述沟道柱区I中的若干所述第二沟道柱202具有平行于第二方向Y的第二中轴线A2，且所述第一中轴线A1与所述第二中轴线A2不重合。

在本实施例中，通过在每个所述沟道柱区I中相邻的第一沟道柱201之间增加了一个第二沟道柱202，能够有效提升动态随机存取存储器的集成度。另外，每个所述沟道柱区I中的若干所述第一沟道柱201具有平行于第二方向Y的第一中轴线A1，每个所述沟道柱区I中的若干所述第二沟道柱202具有平行于第二方向Y的第二中轴线A2，且所述第一中轴线A1与所述第二中轴线A2不重合。能够保证每个所述沟道柱区I中的所述第一沟道柱201和所述第二沟道柱202之间具有充足的隔离间隙，进而减少相邻晶体管之间发生短接的问题。

在本实施例中，在平行于所述第一方向X上，所述第一中轴线A1和所述第二中轴线A2之间的间距d1为5nm～50nm。当所述第一中轴线A1和所述第二中轴线A2之间的间距d1大于50nm时，会占用较大的空间，不利于提高动态随机存取存储器的存储密度；当所述第一中轴线A1和所述第二中轴线A2之间的间距d1小于5nm时，此时相邻的所述第一沟道柱201与所述第二沟道柱202之间的间距较小，进而容易发生相邻晶体管之间的短接。

在本实施例中，所述衬底200的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成图形化层(未图示)，所述图形化层暴露出所述衬底的部分表面；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述衬底200。

在本实施例中，所述衬底200包括相对的第一面S1和第二面S2，所述第一沟道柱201和所述第二沟道柱202位于所述衬底200的第一面S1。

在本实施例中，所述第一沟道柱201和所述第二沟道柱202的延伸方向与所述衬底200表面垂直，能够有效减少动态随机存取存储器中单个晶体管所占用的面积，极大的提高了存储密度。

在本实施例中，所述衬底200的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。

在本实施例中，所述第一沟道柱201和所述第二沟道柱202的材料为硅；在其他实施例中，所述第一沟道柱和所述第二沟道柱的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。

请参考图5和图6，图5和图3的视图方向一致，图6和图4的视图方向一致，在所述衬底200上形成隔离层203，所述隔离层203覆盖第一沟道柱201和所述第二沟道柱202的侧壁，且所述隔离层203的顶部表面低于所述衬底200的第一面S1。

在本实施例中，所述隔离层203的形成方法包括：在所述衬底200上形成初始隔离层(未图示)，所述初始隔离层覆盖所述第一沟道柱201和所述第二沟道柱202；回刻蚀所述初始隔离层，形成所述隔离层203。

在本实施例中，所述隔离层203的材料采用氧化硅。

请参考图7至图9，图7是动态随机存取存储器省略介质层后的俯视图，图8是图7中沿C-C线截面示意图，图9是图7中沿D-D线截面示意图，在形成所述隔离层203之后，在所述第一沟道柱201和所述第二沟道柱202的表面形成栅极氧化层214；在所述衬底200上形成若干平行于所述第二方向Y的字线204，每个所述字线204环绕覆盖一个所述沟道柱区I中的若干所述第一沟道柱201和若干所述第二沟道柱202表面的所述栅极氧化层214。

在本实施例中，所述栅极氧化层214的材料为氧化硅。

所述字线204的材料包括导电材料，所述导电材料包括：钨、氮化钛、铜、铝、锰、银和多晶硅中的一种或多种。在本实施例中，所述字线204的材料采用钨。

在本实施例中，通过每个所述字线204环绕覆盖一个所述沟道柱区I中的若干所述第一沟道柱201和若干所述第二沟道柱202表面的所述栅极氧化层214，使得在所述沟道柱区I中最终形成的若干晶体管呈并联连接。

请继续参考图7至图9，在本实施例中，还包括：在所述衬底200上形成第一介质层211，所述第一介质层211覆盖所述字线204的侧壁。

在本实施例中，所述第一介质层211的材料采用氧化硅；在其他实施例中，所述第一介质层的材料还可以采用低K介质材料(低K介质材料指相对介电常数低于3.9的介质材料)或超低K介质材料(超低K介质材料指相对介电常数低于2.5的介质材料)。

请参考图10和图11，图10和图8的视图方向一致，图11和图9的视图方向一致，在形成所述字线204之后，在所述第一沟道柱201的第一面S1内和所述第二沟道柱202的第一面S1内形成第一源漏掺杂区205；在所述第一沟道柱201的第二面S2内和所述第二沟道柱202的第二面S2内形成第二源漏掺杂区206。

在本实施例中，所述第一源漏掺杂区205的形成方法包括：采用离子注入工艺，自所述第一面S1向所述第二面S2进行第一离子的注入处理，在所述第一沟道柱201的第一面S1内和所述第二沟道柱202的第一面S1内形成第一源漏掺杂区205。

在本实施例中，所述第一离子采用N型离子；在其他实施例中，所述第一离子还可以采用P型离子。

在本实施例中，所述第二源漏掺杂区206的形成方法包括：采用离子注入工艺，自所述第二面S2向所述第一面S1进行第二离子的注入处理，在所述第一沟道柱201的第二面S2内和所述第二沟道柱202的第二面S2内形成第二源漏掺杂区206。

在本实施例中，所述第一离子和所述第二离子的电学类型相同，所述第二离子采用N型离子；在其他实施例中，当所述第一离子为P形离子时，所述第二离子也为P型离子。

自此，所述衬底200内形成了若干晶体管。

请参考图12和图13，自所述第二面S2向所述第一面S1的方向对所述衬底200进行减薄处理，直至暴露出所述隔离层203的表面为止。

自所述第二面S2向所述第一面S1的方向对所述衬底200进行减薄处理的工艺包括物理机械研磨工艺、化学机械研磨工艺或是湿法刻蚀工艺。在本实施例中，自所述第二面S2向所述第一面S1的方向对所述衬底200进行减薄处理的工艺采用化学机械研磨工艺。

请参考图14和图15，在对所述衬底200进行减薄处理之后，在所述衬底200相对两面上形成电容层和位线层，所述电容层包括若干电容结构207，所述位线层包括若干位线208。

在本实施例中，每个所述电容结构207与一个所述第一源漏掺杂区205电连接；所述位线208的延伸方向平行于所述第一方向X，且所述位线208与若干所述沟道柱区I的每个所述第一沟道柱201内的所述第二源漏掺杂区206电连接，或者所述位线208与若干所述沟道柱区I中的每个所述第二沟道柱202内的所述第二源漏掺杂区206电连接。

在本实施例中，所述电容结构207包括：上极板、下极板、以及位于所述上极板和所述下极板之间的介电层(未标示)。

在本实施例中，在形成所述电容层之前，还包括：在每个所述第一源漏掺杂区205上形成第一导电插塞209，每个所述电容结构207与一个所述第一导电插塞209电连接。在其他实施例中，还可以不形成所述第一导电插塞，所述电容结构的下极板直接与所述第一源漏掺杂区连接。

在本实施例中，在形成所述位线层之前，还包括：在每个所述第二源漏掺杂区206上形成第二导电插塞210，所述位线208与若干所述沟道柱区I中的每个所述第一沟道柱201上的所述第二导电插塞210电连接，或者所述位线208与若干所述沟道柱区I中的每个所述第二沟道柱202上的所述第二导电插塞210电连接。在其他实施例中，还可以不形成所述第二导电插塞，所述位线直接与所述第二源漏掺杂区连接。

请继续参考图14和图15，在本实施例中，还包括：在所述第一面S1形成第二介质层212，所述第二介质层212覆盖若干所述电容结构207；在所述第二面S2上形成若干第三介质层213，所述第三介质层213覆盖若干所述位线208。

在本实施例中，所述第二介质层212和所述第三介质层213的材料采用氧化硅；在其他实施例中，所述第二介质层和所述第三介质层的材料还可以采用低K介质材料(低K介质材料指相对介电常数低于3.9的介质材料)或超低K介质材料(超低K介质材料指相对介电常数低于2.5的介质材料)。

相应的，本发明实施例中还提供了一种动态随机存取存储器，请继续参考图14和图15，包括：衬底200，所述衬底200包括若干沿第一方向X平行排列的沟道柱区I，所述沟道柱区I包括若干第一沟道柱201和若干第二沟道柱202，若干所述第一沟道柱201和若干所述第二沟道柱202沿第二方向Y间隔排列，所述第一方向X与所述第二方向Y垂直，所述第一沟道柱201和所述第二沟道柱202的延伸方向与所述衬底200表面垂直，每个所述沟道柱区I中的若干所述第一沟道柱201具有平行于第二方向Y的第一中轴线A1，每个所述沟道柱区I中的若干所述第二沟道柱202具有平行于第二方向Y的第二中轴线A2，且所述第一中轴线A1与所述第二中轴线A2不重合；位于所述第一沟道柱201和所述第二沟道柱202的表面的栅极氧化层214；位于所述衬底200上的若干平行于所述第二方向Y的字线204，每个所述字线204环绕覆盖一个所述沟道柱区I中的若干所述第一沟道柱201和若干所述第二沟道柱202表面的所述栅极氧化层214；分别位于衬底200相对两面上的电容层和位线层，所述电容层包括若干电容结构207，所述位线层包括若干位线208。

在本实施例中，通过所述字线204环绕覆盖每个所述沟道柱区I中的若干所述第一沟道柱201和若干所述第二沟道柱202表面的所述栅极氧化层214，使得在所述沟道柱区I中最终形成的若干晶体管呈并联连接。由于在每个所述沟道柱区I中相邻的第一沟道柱201之间增加了一个第二沟道柱202，能够有效提升动态随机存取存储器的集成度。另外，每个所述沟道柱区I中的若干所述第一沟道柱201具有平行于第二方向Y的第一中轴线A1，每个所述沟道柱区I中的若干所述第二沟道柱202具有平行于第二方向Y的第二中轴线A2，且所述第一中轴线A1与所述第二中轴线A2不重合。能够保证每个所述沟道柱区I中的所述第一沟道柱201和所述第二沟道柱202之间具有充足的隔离间隙，进而减少相邻晶体管之间发生短接的问题。

在本实施例中，在平行于所述第一方向X上，所述第一中轴线A1和所述第二中轴线A2之间的间距为5nm～50nm。

所述字线204的材料包括导电材料，所述导电材料包括：钨、氮化钛、铜、铝、锰、银和多晶硅中的一种或多种。在本实施例中，所述字线204的材料采用钨。

在本实施例中，所述衬底200包括相对的第一面S1和第二面S2；所述动态随机存取存储器还包括：位于所述衬底200上的隔离层203，所述隔离层203覆盖第一沟道柱201和所述第二沟道柱202的侧壁，且所述隔离层203的顶部表面低于所述衬底200的第一面S1。

在本实施例中，还包括：位于所述第一沟道柱201的第一面S1内和所述第二沟道柱202的第一面S1内的第一源漏掺杂区205；位于所述第一沟道柱201的第二面S2内和所述第二沟道柱202的第二面S2内的第二源漏掺杂区206。

在本实施例中，每个所述电容结构207与一个所述第一源漏掺杂区205电连接；所述位线208平行于所述第一方向X，且所述位线208与若干所述沟道柱区I的每个所述第一沟道柱201内的所述第二源漏掺杂区206电连接，或者所述位线208与若干所述沟道柱区I中的每个所述第二沟道柱202内的所述第二源漏掺杂区206电连接。

在本实施例中，还包括：位于每个所述第一源漏掺杂区205上的第一导电插塞209，每个所述电容结构207与一个所述第一导电插塞209电连接。

在本实施例中，还包括：位于每个所述第二源漏掺杂区206上的第二导电插塞210，所述位线208与若干所述沟道柱区I中的每个所述第一沟道柱201上的所述第二导电插塞210电连接，或者所述位线208与若干所述沟道柱区I中的每个所述第二沟道柱202上的所述第二导电插塞210电连接。

在本实施例中，所述电容结构207包括：上极板、下极板、以及位于所述上极板和所述下极板之间的介电层(未标示)。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种动态随机存取存储器，其特征在于，包括：

衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干沿第一方向平行排列的沟道柱区，所述沟道柱区包括若干第一沟道柱和若干第二沟道柱，若干所述第一沟道柱和若干所述第二沟道柱沿第二方向间隔排列，所述第一方向与所述第二方向垂直，所述第一沟道柱和所述第二沟道柱的延伸方向与所述衬底表面垂直，每个所述沟道柱区中的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区中的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合；

位于所述第一沟道柱和所述第二沟道柱的表面的栅极氧化层；

位于所述衬底上的隔离层，所述隔离层覆盖第一沟道柱和所述第二沟道柱的侧壁，且所述隔离层的顶部表面低于所述衬底的第一面；

位于所述衬底上的若干平行于所述第二方向的字线，每个所述字线环绕覆盖一个所述沟道柱区中的若干所述第一沟道柱和若干所述第二沟道柱表面的所述栅极氧化层；

分别位于衬底相对两面上的电容层和位线层，所述电容层包括若干电容结构，所述位线层包括若干位线。

2.如权利要求1所述动态随机存取存储器，其特征在于，在平行于所述第一方向上，所述第一中轴线和所述第二中轴线之间的间距为5nm～50nm。

3.如权利要求1所述动态随机存取存储器，其特征在于，所述字线的材料包括导电材料，所述导电材料包括：钨、氮化钛、铜、铝、锰、银和多晶硅中的一种或多种。

4.如权利要求1所述动态随机存取存储器，其特征在于，还包括：位于所述第一沟道柱的第一面内和所述第二沟道柱的第一面内的第一源漏掺杂区；位于所述第一沟道柱的第二面内和所述第二沟道柱的第二面内的第二源漏掺杂区。

5.如权利要求4所述动态随机存取存储器，其特征在于，每个所述电容结构与一个所述第一源漏掺杂区电连接；所述位线平行于所述第一方向，且所述位线与若干所述沟道柱区的每个所述第一沟道柱内的所述第二源漏掺杂区电连接，或者所述位线与若干所述沟道柱区中的每个所述第二沟道柱内的所述第二源漏掺杂区电连接。

6.如权利要求5所述动态随机存取存储器，其特征在于，还包括：位于每个所述第一源漏掺杂区上的第一导电插塞，每个所述电容结构与一个所述第一导电插塞电连接。

7.如权利要求5所述动态随机存取存储器，其特征在于，还包括：位于每个所述第二源漏掺杂区上的第二导电插塞，所述位线与若干所述沟道柱区中的每个所述第一沟道柱上的所述第二导电插塞电连接，或者所述位线与若干所述沟道柱区中的每个所述第二沟道柱上的所述第二导电插塞电连接。

8.如权利要求1所述动态随机存取存储器，其特征在于，所述电容结构包括：上极板、下极板、以及位于所述上极板和所述下极板之间的介电层。

9.一种动态随机存取存储器的形成方法，其特征在于，包括：

提供衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干沿第一方向平行排列的沟道柱区，所述沟道柱区包括若干第一沟道柱和若干第二沟道柱，若干所述第一沟道柱和若干所述第二沟道柱沿第二方向间隔排列，所述第一方向与所述第二方向垂直，所述第一沟道柱和所述第二沟道柱的延伸方向与所述衬底表面垂直，每个所述沟道柱区中的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区中的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合；

在所述第一沟道柱和所述第二沟道柱的表面形成栅极氧化层；

在所述衬底上形成隔离层，所述隔离层覆盖第一沟道柱和所述第二沟道柱的侧壁，且所述隔离层的顶部表面低于所述衬底的第一面；

在所述衬底上形成若干平行于所述第二方向的字线，每个所述字线环绕覆盖一个所述沟道柱区中的若干所述第一沟道柱和若干所述第二沟道柱表面的所述栅极氧化层；

在所述衬底相对两面上形成电容层和位线层，所述电容层包括若干电容结构，所述位线层包括若干位线。

10.如权利要求9所述动态随机存取存储器的形成方法，其特征在于，在平行于所述第一方向上，所述第一中轴线和所述第二中轴线之间的间距为5nm～50nm。

11.如权利要求9所述动态随机存取存储器的形成方法，其特征在于，所述字线的材料包括导电材料，所述导电材料包括：钨、氮化钛、铜、铝、锰、银和多晶硅中的一种或多种。

12.如权利要求9所述动态随机存取存储器的形成方法，其特征在于，在形成所述电容层和所述位线层之前，还包括：在所述第一沟道柱的第一面内和所述第二沟道柱的第一面内形成第一源漏掺杂区；在所述第一沟道柱的第二面内和所述第二沟道柱的第二面内形成第二源漏掺杂区。

13.如权利要求12所述动态随机存取存储器的形成方法，其特征在于，每个所述电容结构与一个所述第一源漏掺杂区电连接；所述位线的延伸方向平行于所述第一方向，且所述位线与若干所述沟道柱区的每个所述第一沟道柱内的所述第二源漏掺杂区电连接，或者所述位线与若干所述沟道柱区中的每个所述第二沟道柱内的所述第二源漏掺杂区电连接。

14.如权利要求13所述动态随机存取存储器的形成方法，其特征在于，在形成所述电容层之前，还包括：在每个所述第一源漏掺杂区上形成第一导电插塞，每个所述电容结构与一个所述第一导电插塞电连接。

15.如权利要求13所述动态随机存取存储器的形成方法，其特征在于，在形成所述位线层之前，还包括：在每个所述第二源漏掺杂区上形成第二导电插塞，所述位线与若干所述沟道柱区中的每个所述第一沟道柱上的所述第二导电插塞电连接，或者所述位线与若干所述沟道柱区中的每个所述第二沟道柱上的所述第二导电插塞电连接。

16.如权利要求11所述动态随机存取存储器的形成方法，其特征在于，在形成所述电容层和所述位线层之前，还包括：自所述第二面向所述第一面的方向对所述衬底进行减薄处理，直至暴露出所述隔离层的表面为止。

17.如权利要求9所述动态随机存取存储器的形成方法，其特征在于，所述电容结构包括：上极板、下极板、以及位于所述上极板和所述下极板之间的介电层。

Images