CN101170081B

CN101170081B - 制造动态随机存取存储器的方法

Info

Publication number: CN101170081B
Application number: CN2007101288251A
Authority: CN
Inventors: 池渊义德
Original assignee: Elpida Memory Inc
Current assignee: Micron Technology Inc
Priority date: 2006-10-23
Filing date: 2007-01-15
Publication date: 2010-06-02
Anticipated expiration: 2027-01-15
Also published as: US20080108183A1; JP2008108761A; US7678714B2; CN101170081A

Abstract

本发明的目的是提供一种制造动态随机存取存储器的方法，该存储器即使具有大存储密度也能减少缺陷率。本发明的方法用于制造具有设置在半导体衬底上的存储器阵列区域和外围电路区域的动态随机存取存储器的方法，氮化硅膜覆盖在存储器阵列区域和外围电路区域的上面，该方法具有至少用于去除提供在外围电路区域中的氮化硅的步骤(1)；以及用于在氢气环境中处理步骤(1)获得的待处理衬底的步骤(2)。

Description

制造动态随机存取存储器的方法

技术领域

本发明涉及一种制造动态随机存取存储器的方法，以及优选地，涉及具有在氢气环境中的处理步骤的制造动态随机存取存储器的方法。

背景技术

薄膜多晶硅晶体管(在下文中提到的“TFT”来自“薄膜晶体管”的缩写)经常用于通常的半导体设备。

当这种TFT用于具有堆叠在N沟道MOS场效应晶体管的P沟道MOS薄膜多晶硅晶体管的存储信道时，安装有TFT的半导体装置消耗了大量的备用电流，存在问题。

这个问题公知的是由多晶硅粒子边界中或者TFT中的包含的粒子的缺陷产生的陷阱能级引起的。

由于这种陷阱能级是由多晶硅中的自由键形成的，自由键的减少能有效降低备用电流。自由键可被氢破坏。考虑到这点，有一种方法，可以利用用在多晶硅中的等离子氮化膜中包含的氢，破坏多晶硅中的自由键。

特别地，为了防止在通过湿回流在TFT中形成氧化膜时，不必要的多晶硅中的OH团扩散，氮化硅膜有时作为OH团的拦截物形成在多晶硅上。

这种氮化硅膜的存在阻止了氮化硅膜上的等离子氮化膜中包含的氢到达TFT的沟道部分，该TFT由在氮化硅膜下面的多晶硅构成。

为了解决这个问题，有一种制造半导体装置的方法，该方法具有在氮化硅膜中形成孔的步骤(见日本专利申请公开No.H5-129333)。

另外一种制造半导体装置的方法包括辐射半导体衬底的步骤，该半导体衬底具有诸如多晶硅的半导体层以及形成在半导体层上的绝缘层，以及在具有氢气的环境中用于将氢气分离为氢原子的光(见日本专利申请公开No.2005-217244)。

另一方面，随着技术的最新进展，如电子装置的尺寸减小和重量减轻，动态随机存取存储器的每单元区域的存储密度也有望大幅度提高。这种存储密度的提高可能提高动态随机存取存储器缺陷率。

发明内容

根据以上提到的专利文献，通过使用氢破坏自由键的方法用于诸如包含在TFT中的多晶硅是有效的。

然而，发明者发现当半导体衬底用在包含自由键的单晶硅与多晶硅的情况相比具有更低的比率，使用氢的半导体衬底的简单处理不足以通过氢处理改进缺陷率。

本发明目的是提供一种制造动态随机存取存储器的方法，即使存储密度提高也能够减小缺陷比率。

本发明的发明者深入研究并且通过发现本发明的目的可以通过一种制造动态随机存取存储器的方法来达到，该存储器具有设置在半导体衬底上的存储器阵列区域和在半导体衬底上每个存储器阵列区域周围的外围电路，在通过去除外围电路区域上的氮化硅膜获得的待处理衬底上进行氢处理。

更特别地，本发明提供了：[1]一种制造动态随机存取存储器的方法，该存储器包括半导体衬底，设置在衬底上的存储器阵列区域，和位于衬底上的设置在每一个存储器阵列区域周围的外围电路区域，每个存储器阵列区域具有存储单元，该存储单元包括绝缘薄膜栅型场效应晶体管、单元接触器和电容器，外围电路区域具有绝缘薄膜栅型场效应晶体管和用于控制存储单元的导电电路，存储器阵列区域和外围电路区域提供有氮化硅膜，

该方法至少包括：

步骤(1)，去除提供在外围电路区域中的氮化硅；以及

步骤(2)，在氢气环境中处理步骤(1)获得的待处理衬底。

进一步的，本发明提供：

[2]在以上项目[1]中所述制造动态随机存取存储器的方法，其中步骤(1)是去除设置在存储器阵列区域周围的外围电路区域的，以及置于存储器阵列区域和外围电路区域之上，位于绝缘薄膜栅型场效应晶体管之外的氮化硅膜的部分或全部。

更进一步，本发明提供：

[3]在项目[1]或[2]制造动态随机存取存储器的方法中，其中每个存储器阵列区域是盒形，并且存储器阵列区域以给定间隔设置形成，总体上，是半导体衬底上的盒形存储块区域之一，

盒形存储器块区域以给定间隔设置，总体上，是半导体衬底上的盒形存储器片区域，以及

外围电路区域设置在两个存储器阵列区域之间并且在两个存储块区域之间，

步骤(1)包括去除存储器阵列区域之间的外围电路区域上的氮化硅膜。

更进一步，本发明提供：

[4]在以上项目[1]到[3]中任何制造动态随机存取存储器的方法中，进一步包括步骤(3)，去除提供在存储器阵列区域上的氮化硅膜。

更进一步，本发明提供：

[5]在以上项目[1]到[4]中任何制造动态随机存取存储器的方法中，其中包含在存储单元中的绝缘薄膜栅型场效应晶体管具有凹进结构。

更进一步，本发明提供：

[6]在以上项目[1]到[5]中任何制造动态随机存取存储器的方法中，其中在步骤(2)的氢气环境中的处理在从380到470℃的温度下进行，其中，持续时间从半小时到12小时。

更进一步，本发明提供：

[7]在以上项目[1]到[6]中任何制造动态随机存取存储器的方法中，进一步包括步骤(4)，降低温度到300℃或者更低。

更进一步，本发明提供：

[8]一种根据以上项目[1]到[7]中任何所述的方法获得的动态随机存取存储器。

更进一步，本发明提供：

[9]一种配置有根据以上项目[8]所述的动态随机存取存储器的电子装置。

根据本发明，提供了可以在即使加大存储密度时也能降低缺陷率的制造动态随机存取存储器的方法。

附图说明

通过下列结合相关附图的描述，每个例子都以实施例的方式阐述，本发明上述以及其他目的和特性可以更加完整地呈现，其中；

图1是从半导体衬底法线方向观察的DRAM芯片整体的示例性平面图；

图2是图1中虚线圈住部分的放大平面图；

图3是用于说明本发明制造过程的主要部分横截面图，该图显示了沿着图1垂直方向截得的半导体衬底截面；

图4是用于说明在电容器接触器和内层绝缘膜上表面形成氮化硅膜的步骤的主要部分横截面图；

图5是说明去除氮化硅膜步骤的主要部分横截面图；

图6是说明去除氮化硅膜步骤的主要部分横截面图；

图7是说明去除氮化硅膜步骤的主要部分横截面图；

图8是在存储器阵列区域200的电容器的主要部分横截面图，电容器沿着平行于半导体衬底1的平面截取，该截面是从上方看到的侧面。

图9是显示图8放大部分的主要部分横截面图；

图10是说明去除氮化硅膜的位置的主要部分横截面图；

图11是说明在待处理衬底的存储器阵列区域中的形成电容器的步骤的主要部分横截面图；

图12显示了在存储器阵列区域形成电容器步骤的主要部分横截面图，在该区域形成有每个都具有凹进栅结构的绝缘膜栅型场效应晶体管；

图13是说明待处理衬底的外围电路区域中形成导电电路的步骤的主要部分横截面图；

图14是图1的DRAM芯片部分放大平面图；

图15示意性地显示了图1的DRAM芯片平面图(具体实施例)；

图16是DRAM芯片放大平面图(示例)；

图17是DRAM芯片进一步放大平面图(具体实施例)

图18显示了在氢气环境中处理实施一次后获得的(正常操作下的存储单元百分比)产出率；

图19显示了在氢气环境中处理实施两次后获得的(正常操作下的存储单元百分比)产出率；

图20示意性的显示了DRAM芯片的平面示图(比较例)；

图21是DRAM芯片放大平面图(比较例)；以及

图22是DRAM芯片进一步放大平面图(比较例)。

具体实施方式

本发明提供了一种制造动态随机存取存储器(下文中称为“DRAM”)的方法。首先参考附图描述通过这种方法获得的DRAM结构。

图1是在半导体衬底表面法线方向观察的DRAM芯片整体的示例性平面图，并且图2是图1中虚线圈住部分的放大平面图。

如图2所示，半导体衬底1具有设置在其上的存储器阵列区域200和围绕存储器阵列区域200的外围电路区域300。

这里，本发明中使用的半导体衬底1例如是半导体硅衬底。对本发明使用的半导体衬底1没有特别的限制，并且根据用途任何商业可用的半导体衬底都可以使用。

图3是用于说明本发明制造方法的主要部分横截面图，该图显示了相对于半导体衬底1表面垂直方向的半导体衬底1的横截面。

在图3中，参数200代表存储器阵列区域200之一的主要部分，参数300代表外围电路区域300的主要部分。

如图3所示，存储器阵列区域200由包括绝缘膜栅型电场效应晶体管400的存储单元，单元接触器2和电容器3的存储单元的集合形成。

对存储器阵列区域200进一步详细描述。装置分离绝缘膜4提供在半导体衬底1中以定义对应每个存储单元的单元区域。一种混合物引进由该装置分离绝缘膜4定义的半导体衬底1，并且因此源区和漏区形成(未示出)。

此外，对应源区和漏区的栅极6通过各自的氧化硅或类似的栅氧化膜5形成在半导体衬底1上。这些栅极6的每个包括含有磷或类似的N型混合物和硼或类似的P型混合物的多晶硅7，形成在多晶硅上导电钨硅化钨或者类似的层8等等。

绝缘膜栅型电场效应晶体管400这样形成在半导体衬底1上并且作为晶体管用于存储单元。

进一步，单元接触器2以电连接形式连接到半导体衬底1中形成的漏区(未示出)。

每个单元接触器2由包括N型磷或类似混合物和硼或类似P型混合物的多晶硅形成。单元接触器2被内层绝缘膜10隔离，并且氮化硅的侧壁9或类似形成在每个栅极6的两侧。

进一步，形成在每个单元接触器2上侧的是电连接到单元接触器2的电容接触器13。

电容接触器13由包括磷或类似N型混合物和硼或类似P型混合物和氮化钛或类似侧壁15形成，并且电容接触器13被内层绝缘膜11和12隔离。

内层绝缘膜17通过氮化硅膜16形成在电容接触器13和内层绝缘膜12的上侧上。

形成在每个电容接触器13上的是电连接到电容接触器13上的电容器3。电容器3具有氮化钛或类似下电极18，氧化硅、氧化铝、氧化铪或类似电容器膜19以及氮化钛或类似上电极20等等。

另一方面，外围电路区域300具有绝缘膜栅型电场效应晶体管401和用于控制存储单元的导电电路。多个这样的绝缘膜栅型电场效应晶体管401和导电电路形成在半导体衬底1中以控制存储单元。

该外围电路区域300用于完成存储单元、存储控制器等的数据的输入/输出。

源和漏区(未示出)和用于控制存储单元的栅极21形成在半导体衬底1中，并且源和漏区和栅极21组成绝缘膜栅型场效应晶体管401。

该栅极21具有包括磷或类似的N型混合物和硼或类似的P型混合物的多晶硅7，钨、氮化钨或类似形成在多晶硅上的导电层8等等。

此外，位接触器22形成为电连接到栅极21。

位接触器22由包括磷或类似的N型混合物和硼或类似的P型混合物和氮化钛或类似侧壁24构成。位接触器22被内层绝缘膜10和11隔离。

此外，由W或类似物形成的位线25电连接到位接触器，并且位线25被氮化硅或类似的混合物的位线侧壁26夹在中间。

位线25被内层绝缘膜12隔离。

此外，通过硅化钛或类似的硅化物层27形成在位线25上的是作为导电电路的接触插销30，并且接触插销30是电连接到位线25。

接触插销30由包括磷或类似的N型混合物和硼或类似的P型混合物和氮化钛或类似侧壁29的多晶硅28构成，并且接触插销30被内层绝缘膜12和17隔离。

这里，形成在存储器阵列区域200和接触插销30中电容器3上的是内层氧化硅绝缘膜中的导电电路。

图4是用于说明在电容器接触器13和内层绝缘膜12上表面形成氮化硅膜16的步骤的主要部分横截面图。

当在制造圆柱型电容器中，圆柱洞在内层绝缘膜中被刻蚀出时，氮化硅膜16作为用于防止过度刻蚀的层形成。

首先，电容接触器13和内层绝缘膜12的上表面通过CMP(化学机械抛光)或者类似方法磨平，并且之后，氨和二氯化物在温度范围600到650℃发生反应因此形成30到70nm或者优选的厚度为40到60nm的氮化硅膜16。

这里，该氮化硅膜16形成的位置优选在电容接触器13和内层绝缘膜12的上表面，然而，氮化硅膜16可以形成在存储器阵列区域200的栅氧化膜的任何位置上。

此外，氮化硅膜16优选的形成在低于电容器上表面的位置，或者更优选的接触电容接触器上表面形成。

图5是说明去除氮化硅膜16的步骤的主要部分横截面图，并且显示了根据第一实施例去除氮化硅膜16的步骤。

首先，光致抗蚀层31形成在氮化硅膜16上，并且用于去除氮化硅膜16的抗蚀剂图案由公知的光刻技术形成。

如图5所示，抗蚀剂图案作为掩膜这样形成，通过选择蚀刻开口32，用于将氢导入栅氧化膜5和半导体衬底1之间的边界，绝缘膜栅型电场效应晶体管400形成在存储器阵列区域200中。

所选蚀刻是例如活性离子蚀刻。

活性离子蚀刻是在从1到1000mTorr，优选的从10到500mTorr，更优选的，从50到300mTorr的压力范围，在卤代氢，氧气，氩气或者类似的气体中实施。

活性离子蚀刻在温度范围10到200℃，或者优选的在从20到100℃实施。

根据该第一实施例，氮化硅膜16在外围电路区域300中去除，该外围电路区域围绕存储器阵列区域200并且位于绝缘膜栅型场效应晶体管400外面。

这里，存储器阵列区域200表示存储单元内的区域，该存储单元位于存储阵列区域200的外边缘，并且该区域在图5中点划线左侧。

外围电路区域300表示图5中点划线右侧的区域。

氮化硅膜16的去除不限于以上描述的第一实施例，并且可以根据以下二到四实施例实施。

图6是说明去除氮化硅膜16的步骤的主要部分横截面图。

根据以上描述的第一实施例，氮化硅膜16根据绝缘膜栅型场效应晶体管401的宽度部分保持在外围电路区域300中。另一方面，根据如图6所示的第二实施例，外围电路区域300中的氮化硅膜16被完全去除。

接下来描述了根据第三实施例去除氮化硅膜16。

图7是说明去除氮化硅膜16的步骤的主要部分横截面图。

如图7所示，除了提供在外围电路区域300中的氮化硅膜16，提供在存储器阵列区域200中的氮化硅膜16也可以被去除。

根据第三实施例，氮化硅膜16保持在电容接触器13附近以及上表面。

去除氮化硅膜16后，光致抗蚀层31通过灰化去除。这也可应用于之后描述的实施例。

接着描述的是作为第三实施例变形的第四实施例。

图8是图3中存储器阵列区域200的电容器3的主要部分横截面图，电容器3沿着平行于半导体衬底1的平面截取，而截面是从上方看到的。

图8中每个圈显示了每个电容器3的一部分。

如图8显示，每个电容器设置成被六个均匀放置的电容器围绕。

这里，点划线b-b表示DRAM位线设置的方向，而点划线c-c表示DRAM字线设置的方向。

点划线d-d表示的电容器设置在相对位线方向的18°方向。点划线e-e表示电容器设置在相对字线方向的45°方向。

这里，图8中电容器的设置由示例给出并且不限于本发明。

图9是图8一部分放大的主要部分横截面图。

如图9所示，电容器3的每个包括下电极18，电容器膜19，上电极20等等。

如第三实施例结合附图7所述，参数100表明氮化硅膜16在存储器阵列区域200中部分去除的位置。

如图9中由参考数字100表示的，有多个氮化硅膜16去除部分，其中每个被三个电容器围绕，例如，电容器3a，3b和3c。

图10显示了图9的电容器3a，3b和3c放大的主要部分横截面图。

在图10中，每个电容器3(3a，3b和3c)的主要部分由虚线表示。此外，氮化硅膜16与电容器3底部被置于相同平面上。参考数字600代表图9的截面。

在之前图9的图形中，当由参考数字100表示的一部分的图像在半导体衬底表面的法线方向投射于氮化硅膜16上时，图像显示在氮化硅膜16上。这由图10中参考数字100表示。

实际上，对应图10中参考数字100的位置的氮化硅膜16被去除。

假定当被三个电容器围绕的所有位置的氮化硅膜16被去除，去除率表现为100％。之后，存储器阵列区域中氮化硅膜的去除率优选为5到90％，或者更优选为10到30％。

当每个电容器的直径是200nm，由参考数字100表示部分的直径一般在50到120nm范围。

若存储器阵列区域中的氮化硅膜以这种方式部分去除，则可平稳地将氢加入存储器阵列区域。

接下来描述在去除氮化硅膜16之后，在氢气环境中处理待处理衬底的步骤。之后的描述基于以上描述的第一实施例，然而，同样适用于第二到第四实施例。

以上描述的待处理衬底500，如图5所示被去除了氮化硅膜16，在用于氢处理的装置(未示出)中的氢气环境中，在380到470℃，优选的在390到450℃，更优选的在390到450℃温度范围，并且持续1分钟到24小时，优选的30分钟到10小时，更优选的1小时到8小时处理。

这里，在去除光致抗蚀层31之后通过灰化或类似操作进行氢处理。

此外，在使用氢气时，为了防止引起的爆炸，优选的装置充满氮气，氩气或类似的惰性气体，并且之后氢气导入装置内部。

氢处理的步骤通常在将氢气流入装置内部时操作。这里，仅在氢气流入装置时或者氢气和氮气，氩气或类似的惰性气体流入装置时，该步骤才实施。

在完成该步骤时，在氢气导入装置停止并且装置内的气体优选的被惰性气体代替之前，待处理衬底500的温度低至300℃或者更低。

由于在该处理中，氢气导入栅氧化膜5和半导体衬底1之间的边界，其中绝缘膜栅型场效应晶体管400形成在存储器阵列区域200中，则存在于栅氧化膜5和对应绝缘膜栅型场效应晶体管400的半导体衬底1之间边界上的自由键有可能被破坏。

这可以防止由于自由键出现引起的漏电流，因此而改进获得的DRAM的更新性能。

图11是说明待处理衬底的存储器阵列区域200中的电容器形成的步骤的主要部分横截面图。

如图11所示，在内层绝缘膜12和氮化硅膜16上的是BPSG(硅酸磷硼玻璃)的内层绝缘膜17，其通过等离子或类似方法使用TEOS(正硅酸乙酯)氧化硅热CVD形成。

接着，形成在内层绝缘膜17上的是光敏抗蚀层，并且之后，抗蚀剂图案(未示出)通过光刻形成在内层绝缘膜17上使得形成圆柱孔。

抗蚀剂图案通过各向异性蚀刻作为掩膜形成圆柱孔。

当圆柱孔的边缘到达之前形成的氮化硅膜16时，停止通过各向异性蚀刻形成圆柱孔。

伴随这种处理，形成在存储器阵列区域200的圆柱孔的底部可以线性设置在预定位置。

接着在圆柱孔底部去除氮化硅膜16。之后，CVD，MOCVD或者类似分压器被用于形成氮化钛或类似的下电极18，氧化硅，氧化铝，氧化铪或类似的电容器膜19和氮化钛或类似的上电极20。

这里，优选的在去除氮化硅膜16之后，硅化钛或类似硅层形成在圆柱孔底部。

进一步，形成在上电极20的是氧化硅或类似化合物的内层绝缘层32，以用于在上电极20形成导电电路，并且因此，图11中所示的存储器阵列区域200的形成得以完成。

图12显示了在存储器阵列区域201形成电容器步骤的主要部分横截面图，在该区域形成有每个都具有凹进栅结构的绝缘膜栅型场效应晶体管402。

在图11显示的绝缘膜栅型电场效应晶体管400的情形中，对应源和漏区(未示出)的栅电极6通过氧化硅或类似化合物的栅氧化膜5形成在半导体衬底1中。该栅电极6包括含有磷或类似的N型混合物和硼或类似的P型混合物的多晶硅7，钨，硅化钨或者类似的导电层8，绝缘膜和氮化硅膜或类似的侧壁9。

另一方面，在绝缘膜栅型场效应晶体管402中具有显示在图12中的凹进栅结构，对应源和漏区(未示出)的栅电极6通过氧化硅或类似化合物的栅氧化膜5形成在半导体衬底1上。

栅电极6包括含有磷或类似的N型混合物和硼或类似的P型混合物的多晶硅7，钨，硅化钨或者类似的导电层8等等，并且每个栅氧化膜5和多晶硅7具有U形横截面，导电层8具有T形横截面。

即使当在存储器阵列区域200中的绝缘膜栅型场效应晶体管是以上如图12所述的具有凹进栅结构的绝缘膜栅型场效应晶体管402时，图12中显示的存储器阵列区域201也可以通过图7描述的相同处理情形形成。

绝缘膜栅型场效应晶体管的一些或全部包括在本发明应用的每个存储器阵列区域200中，或者优选的每个存储器阵列区域200中的绝缘膜栅型场效应晶体管全部是具有凹进栅结构的晶体管，存在于栅氧化膜5和形成有绝缘膜栅型场效应晶体管的半导体衬底1之间边界的自由键的百分比相对提高，这优选的保证了本发明的制造方法的有效性。

接下来描述的是外围电路区域300形成的步骤。

图13是说明待处理衬底的外围电路区域300中形成导电电路的步骤的主要部分横截面图。

如图13所示，形成在内层绝缘膜12和氮化硅膜16上的是BPSG(硅酸磷硼玻璃)的内层绝缘膜17，其通过等离子或类似方法使用TEOS(正硅酸乙酯)氧化硅热CVD形成。

接下来，形成在内层绝缘膜17上的是光敏抗蚀层，并且之后，抗蚀剂图案(未示出)通过公知的光刻技术形成在内层绝缘膜17上使得形成通孔。

该抗蚀剂图案通过各向异性蚀刻作为掩膜形成到达位线25的通孔。

之后，CVD，MOCVD或者类似的分压器被用于形成氮化钛或类似化合物的下电极27，和具有氮化钛或类似化合物和钨28的侧壁29的接触插销30。

进一步，氧化硅或类似化合物的内层绝缘膜形成以形成用于接触插销30的导电电路。因此，显示在图13中的外围电路区域300的形成得以完成。

接下来的描述是关于本发明使用的存储器阵列区域和外围电路区域之间的关系。

图1是用于说明包括在DRAM中的存储器阵列区域和外围电路区域之间关系的示意性平面图，并且DRAM芯片作为整体显示。

如之前参考附图3等所描述的，存储器阵列区域200形成在半导体衬底1中并且具有存储单元的集合，该存储单元包括绝缘膜栅型场效应晶体管400，单元接触器2和电容器3。

一般来说，包括在存储器阵列区域200中的存储单元的数量为数千至数百万。

图1显示的半导体衬底中，两个或多个盒形存储器阵列区域200作为整体包含于盒形存储块区域210中。

此外，两个或多个盒形存储块区域210以给定间隔设置，作为整体存在于半导体衬底1中的盒形存储器芯片区域220中。

这里并不限于盒形，并且所述盒形包括正方形，长方形，平行四方形，梯形等等。然而，所述形状一般是正方形或者长方形。

图14显示的是图1中DRAM芯片的一部分放大主要部分平面图。

如图14所示，窄通道310沿着每个存储器阵列区域200的四个侧面设置。同样的，沿着每个存储块区域210的四个侧面设置的是宽通道320，该存储块区域是存储器阵列区域200的集合。

形成在窄通道310和宽通道320的下侧的是以上描述的外围电路区域300。

图14显示从半导体衬底1表面的法线方向的上侧面看去的图，然而，以上描述的图4显示了相对半导体表面垂直截去的半导体衬底1的横截面图。

图4中显示的上述氮化硅膜16仅在图14所示的宽通道的下侧去除，而在窄通道310下侧的氮化硅膜16没有被去除，并且待处理衬底在氢气环境中被处理。通过这种处理获得的DRAM与一点氮化硅膜16都不去除的情形相比没有改进缺陷率。

另一方面，图4中显示的上述氮化硅膜16在宽通道3和窄通道310的下侧被去除，并且之后，待处理衬底在氢气环境中处理。通过这种处理获得的DRAM与一点氮化硅膜16都不去除的情形相比极大的改进了缺陷率。

每个存储器阵列区域通常形成在半导体衬底1表面的方向上长度为80到120μm，并且宽度为210到260μm。

每个窄通道310通常宽度为10到30μm。

考虑到这些，图4所示的氮化硅膜16优选的在平行于半导体衬底1的方向上去除，纵向和横向多变的，宽度为10到30μm并且距离氮化硅膜另一部分10到60μm。

此外，图4中显示的氮化硅膜16优选地去除总表面积的5到90％，优选的10到50％并且更优选的15到40％。

由于本发明的制造方法获得的DRAM即使在很大存储密度时也能产生低缺陷率，其在应用于包括计算机，便携式电话，游戏机，通信装置和多种家用电器的电子装置方面具有优势。

接下来，本发明通过示例描述，然而，本示例并不限制本发明。

[实施例]

图4中显示的氮化硅膜16在图14中包括窄通道310和宽通道320的外围电路区域300中完全去除。这对应于通过第二实施例描述的图6的处理获得的待处理衬底500。

氮化硅膜16的去除在60℃的温度，200mTorr的压力下，并且通过在600W的频率实施活性离子蚀刻进行，同时400ml/min的Ar，50ml/min的CF₄，20ml/min的CH₃F和10ml/min的O₂流动通过。

因此获得的待处理衬底500固定到固定夹具。

之后，设置在止动固定器上的待处理衬底500在用于氢处理装置的内部传送。

该装置充满了氮以保证剩余氧气的浓度足够低，并且由装置内部的温度检测装置检测温度。

之后，氢气和氮气以5∶2的比率混合导入装置，并且待处理衬底在混合气体环境中在温度280到430℃持续五小时进行处理。之后，参考图11和13描述的相同步骤实施以获得DRAM。

获得的DRAM进行可靠性测试。

使用的可靠性测试是SHT(static-hold-test，静态有效测试)。

首先，DRAM被设置在88℃的温度，并被放置在具有外部电源电压2.0V/1.6V的环境中。接着，数据被写入存储单元，存储单元在给定时间停止操作并且保留在存储单元中的数据被读出。

这个时间(持续时间)被调整在160ms到500ms的范围内以重复实验来检测每个存储单元数据保留率。

例如，当SHT时间是300ms并且SHT产出率是90％，这意味着存储单元的90％的数据保留时间是300ms。

这个结果显示在图15到19中。

图15是DRAM芯片的示意平面图。在存储器阵列区域中，具有缺陷的存储单元由点表示。每个点对应具有缺陷的存储单元。

图16和17是图15的放大图。参考数字700表示具有缺陷的存储单元。

图18显示了在氢气环境中处理实施一次后获得的产出率(存储单元在正常操作下的百分比)。

图19显示了在氢气环境中处理实施两次后获得的产出率(存储单元在正常操作下的百分比)。

[比较例]

除了图4显示的氮化硅膜16一点也没有去除之外，还实施了相同的测试。

结果显示在图18到22中。

图20是DRAM芯片的示意平面图。在存储器阵列区域200中，缺陷发生的每个存储单元由点表示。点表示具有缺陷的存储单元。图21和22是图20的放大图。参考数字700表示具有缺陷的存储单元。

如实施例和比较例之间的比较很清楚地所示的，本发明的DRAM制造方法使得DRAM的缺陷彻底减少。

此外，可以将SHT提高100到150ms。

本发明制造方法获得的DRAM或嵌入DRAM装置即使在具有大存储密度时，仍显示了较小的缺陷率并保证了高可靠性。因此，这种DRAM可特别有效地应用于多种电子装置，例如用于包括家用电器的民用电子设备，包括计算机的工业电子设备等。

本发明不限于以上所述实施例，并且不脱离本发明范围的多种变形和修改也是可能的。

本申请是基于2006年12月23日公报的日本专利申请No.2006-287177，在此作为参考且并入全文。

Claims

1.一种制造动态随机存取存储器的方法，所述动态随机存取存储器具有存储单元阵列区域和沿存储单元阵列区域周围布置的外围电路区域，所述方法至少包括以下步骤：

步骤(1)，在存储单元阵列区域中形成多个第一场效应晶体管，在外围电路区域中形成多个第二场效应晶体管；

步骤(2)，在整个表面上形成第一内层绝缘层，以覆盖所述多个第一场效应晶体管和所述多个第二场效应晶体管，磨平第一内层绝缘层的表面；

步骤(3)，在第一内层绝缘层中形成多个单元接触器，每个单元接触器电连接到第一场效应晶体管中相关的一个；

步骤(4)，在多个单元接触器和第一内层绝缘层上形成第二内层绝缘层；

步骤(5)，在外围电路区域中形成穿过第二内层绝缘层和第一内层绝缘层的多个位接触器，每个位接触器电连接到每个第二场效应晶体管的相关栅极；

步骤(6)，在位接触器上形成位线；

步骤(7)，在整个表面上形成第三内层绝缘层以覆盖位线，并磨平第三内层绝缘层的表面；

步骤(8)，在存储单元阵列区域形成穿过第三内层绝缘层和第二内层绝缘层的多个电容接触器，每个电容接触器电连接到相应的单元接触器；

步骤(9)，在多个电容接触器和第三内层绝缘层上形成氮化硅膜；

步骤(10)，去除整个表面上的5％到90％的的氮化硅膜，保留存储单元阵列区域的一部分和外围电路区域中将要形成通孔的一部分上的氮化硅膜；

步骤(11)，在整个表面上形成第四层间绝缘层，以覆盖氮化硅膜和已去除了氮化硅膜的部分；

步骤(12)，形成穿过第四内层绝缘层的多个圆柱洞，以暴露多个电容接触器上的氮化硅膜；

步骤(13)，通过去除在圆柱洞底部暴露的氮化硅膜来暴露多个电容接触器的表面；

步骤(14)，在圆柱洞内形成多个电容器，每个电容器包括电连接到相关的一个电容接触器的下电极、形成在下电极上的电介质膜，以及形成在电介质膜上的上电极；

步骤(15)，在多个电容器和第四层间绝缘层上形成第五层间绝缘层；

步骤(16)，形成连接到位线的通孔，所述通孔穿过第五层间绝缘层、第四层间绝缘层、氮化硅膜和第三层间绝缘层；以及

步骤(17)，在步骤(10)之后，在含有氢气的环境中处理衬底。

2.根据权利要求1所述的方法，其中在步骤(10)中，去除整个表面上的10％到50％的氮化硅膜。

3.根据权利要求1所述的方法，其中在步骤(10)中，去除整个表面上的15％到40％的氮化硅膜。

4.根据权利要求1所述的方法，其中在步骤(9)中形成氮化硅膜的操作是在600℃到650℃的温度范围内执行的。

5.根据权利要求1所述的方法，其中在步骤(9)中，氮化硅膜的厚度在30nm到70nm的范围内。

6.根据权利要求4所述的方法，其中在步骤(17)的氢气环境中的处理在从380℃到470℃的温度下实施，持续半小时到12小时的时间。

7.根据权利要求1所述的方法，进一步包括步骤(18)，在步骤(17)之后降低温度到300℃或者更低。

8.一种由权利要求1至7中任意一项所定义的方法所获得的动态随机存取存储器。

9.一种配置有动态随机存取存储器的电子装置，该动态随机存取存储器由权利要求1至7中任意一项所定义的方法获得。