CN1677676A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1677676A
CN1677676A CN200510059375.6A CN200510059375A CN1677676A CN 1677676 A CN1677676 A CN 1677676A CN 200510059375 A CN200510059375 A CN 200510059375A CN 1677676 A CN1677676 A CN 1677676A
Authority
CN
China
Prior art keywords
barrier film
hydrogen barrier
hydrogen
semiconductor device
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510059375.6A
Other languages
English (en)
Inventor
伊东丰二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1677676A publication Critical patent/CN1677676A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体器件至少由具有电容器的存储器电路部分和用于控制该存储器电路部分的外围电路部分组成，并且具有抗氢的第一氢阻挡膜和抗氢的第二氢阻挡膜，该第一氢阻挡膜覆盖其中形成电容器的区域，该第二氢阻挡膜至少覆盖第一氢阻挡膜之上的存储器电路部分和外围电路部分。第二氢阻挡膜覆盖除了其中形成接触插塞的区域之外的、位于在第一氢阻挡膜之上并且最靠近电容器的互连层和第一氢阻挡膜之间的半导体器件的区域。

Description

半导体器件
相关申请的交叉引用
2004年3月30日提交的日本专利申请No.2004-98129所公开的，包括说明书、附图和权利要求书，其全部内容通过参考引入本申请。
技术领域
本发明涉及一种半导体器件，其使用铁电材料或高介电常数的材料作为电容绝缘膜。
背景技术
在非易失性存储器器件和动态随机存取存储器(DRAM)器件的领域中，每个使用铁电材料或高介电常数的材料作为电容器的电容绝缘膜的半导体器件，可能会被每个具有由氧化硅或氮化硅制成的电容绝缘膜的半导体器件所代替。这样的原因在于，铁电材料和高介电常数的材料表现出由磁滞特性而产生的剩余极化，并具有高的介电常数。
典型地，由氢引起的还原作用使铁电材料或高介电常数的材料具有恶化的特性，因为铁电材料或高介电常数的材料是氧化物，其晶体结构本身决定它们的物理特性。不管这些怎样，用于形成MOS晶体管的过程、用于形成多层互连的过程、用于形成保护膜的过程以及其他过程包括许多工序，这些工序不仅使用氢气，而且使用硅烷气体、抗蚀剂材料和水(湿气)，所有这些都包含氢原子。
例如，日本未审专利公开No.11-126881和No.2001-237393公开了如下内容：如图5和图6所示，为了防止铁电材料或高介电常数的材料在各个制造过程中由于氢而引起特性恶化，用氢阻挡膜覆盖铁电电容器，该氢阻挡膜位于该铁电电容器之上或之下；并且将该氢阻挡膜形成为将该铁电电容器包围在其中。
发明内容
本发明人进行了各种研究，以进一步抑制，在制造包括由铁电材料制成的电容绝缘膜的半导体器件的过程期间，由氢引起的电容绝缘膜的恶化。结果，他们得到了如下结论。也就是说，尽管对于上述已知的半导体器件，氢阻挡膜从其之上、之下及周围整个地覆盖铁电电容器的所有面，但是在该已知的半导体器件结构中，仅其中形成电容器的区域(以下称为“电容器形成区域”)整个地覆盖有氢阻挡膜，这就使电容绝缘膜具有不够充分的氢阻挡性能。
而且，为了用氢阻挡膜包围电容器，如图5和图6所示，氢阻挡膜不可避免地由多个膜组成。因此，氢阻挡膜不可避免地用至少一个用于连结多个膜的结形成。另外，构成氢阻挡膜的膜不是必须由相同材料制成。而且，为了包围铁电电容器，氢阻挡膜必需用至少一个结形成，同时用至少一个弯曲处形成。氢可能从氢阻挡膜的结进入铁电电容器。因此，不能完全地防止铁电电容器由于氢而引起恶化。特别是，当连结的构成氢阻挡膜的膜不是由相同材料制成时，由结而产生的恶化进一步变得明显。此外，弯曲处造成铁电电容器中由于氢而引起恶化。这样的原因在于，一般来说，氢可能进入到弯曲处，因为弯曲处已经使膜特性变化或由于应力的集中而破裂。
鉴于以上常规问题，完成了本发明，并且其目的在于，使半导体器件防止电容绝缘膜在半导体器件制造过程期间由于氢而引起恶化，其中该半导体器件具有由铁电材料或高介电常数的材料制成的电容绝缘膜。
鉴于上述结果，即仅电容器形成区域包围在氢阻挡膜之内不能充分地防止氢进入到电容绝缘膜，本发明人已经发现如下。第一氢阻挡膜(电容器氢阻挡膜)覆盖电容器形成区域的所有面，并且在位于第一氢阻挡膜之上的半导体器件的区域和位于电容器之下的半导体器件的区域中的至少一个区域中，第二氢阻挡膜(全面积氢阻挡膜)覆盖包括电容器的半导体器件的整个面积，以增加在氢到达电容器以前的距离，从而显著地减少电容器形成区域的氢集中。本发明是基于该发现进行的，并且更具体地，由下列构造实现。
本发明的半导体器件至少由具有电容器的存储器电路部分和用于控制该存储器电路部分的外围电路部分组成，包括：抗氢的第一氢阻挡膜，覆盖其中形成电容器的区域；抗氢的第二氢阻挡膜，至少覆盖第一氢阻挡膜之上的存储器电路部分和外围电路部分，其中第二氢阻挡膜覆盖除了其中形成接触插塞的区域之外的、位于在第一氢阻挡膜之上并最靠近电容器的互连层和第一氢阻挡膜之间的半导体器件的区域。
本发明的半导体器件包括抗氢的第一氢阻挡膜，覆盖其中形成电容器的区域，以及第二氢阻挡膜，至少覆盖第一氢阻挡膜之上的存储器电路部分和外围电路部分。而且，第二氢阻挡膜覆盖除了其中形成至少一个接触插塞的区域之外的、位于在第一氢阻挡膜之上并最靠近电容器的互连层和第一氢阻挡膜之间的半导体器件的区域。因此，半导体器件制造过程期间产生的氢到达电容器的距离变得非常长。这样肯定能减少到达电容器的氢的量(氢浓度)。此外，由于第二氢阻挡膜形成在互连层和第一氢阻挡膜之间，该互连层形成在覆盖电容器的第一氢阻挡膜之上并且位于最靠近其中形成电容器的区域，这就能阻止在电容器形成后的工序中产生的氢进入到其中形成电容器的区域。结果，能防止构成电容器一部分的电容绝缘膜由于氢而引起恶化。
根据本发明的半导体器件，优选地，第一氢阻挡膜形成为从其中形成电容器的区域之上、之下和周围覆盖其中形成电容器的区域的所有面。这就更能防止电容器由于氢而引起恶化，该氢是经过至少一个穿透第二氢阻挡膜的接触孔的氢，或在形成在其中形成电容器的区域和第二氢阻挡膜之间的层间膜、接触孔和接触插塞形成期间产生的氢。
在这种情况下，优选地，第一氢阻挡膜这样形成，使得具有不同组成的阻挡膜在其中形成电容器的区域的侧面处连结。从而，电容器能被第一氢阻挡膜包围。另外，可以选择适合于半导体器件制造工序的材料，作为下阻挡膜和上阻挡膜的各自材料，该下阻挡膜覆盖其中形成电容器的区域的下面，该上阻挡膜覆盖其中形成电容器的区域的上面和侧面。
优选地，本发明的半导体器件还包括：层间绝缘膜，覆盖第一氢阻挡膜，并且接触插塞经过该层间绝缘膜；以及抗氢的第三氢阻挡膜，形成在接触插塞的侧表面上，其中第二氢阻挡膜形成在层间绝缘膜上，并且第三氢阻挡膜在每个所述接触插塞的上端部上与第二氢阻挡膜接触。这能阻止氢经过接触孔，该接触孔在扩散层或位于第二氢阻挡膜之下的互连和位于第二氢阻挡膜之上的互连之间。此外，如果以上述方式在层间绝缘膜上形成第二氢阻挡膜，这就提供了一种具有少量弯曲处的平面化的膜。因此，能可靠地保持高的氢阻挡性能。
优选地，本发明的半导体器件还包括抗氢的第四氢阻挡膜，形成在电容器之下。如果以上述方式在电容器之下形成第四氢阻挡膜，这就能进一步防止已经经过半导体衬底的氢到达电容器。
在本发明的半导体器件中，优选地，第四氢阻挡膜与第三氢阻挡膜接触。这能减少经过位于第二氢阻挡膜之下的半导体衬底的扩散层或经过用于与互连电接触的接触孔的氢量。
在这种情况下，优选地，第三氢阻挡膜由钛铝、氮化钛铝或它们的多层膜组成。
此外，在这种情况下，优选地，第三氢阻挡膜由氮化硅、氮氧化硅、氧化铝、氧化钛铝、氧化钽铝、氧化钛硅或氧化钽硅组成。这能防止各接触插塞的下层材料和该接触插塞的材料互相扩散，并确保它们之间的粘附。
在本发明的半导体器件中，优选地，互连层包括抗氢的导电材料，所述导电材料形成在第二氢阻挡膜上以便连接到接触插塞。这能阻止氢经过接触孔，该接触孔在半导体衬底的扩散层或位于第二氢阻挡膜之下的互连和位于第二氢阻挡膜之上的互连之间。
在该情况下，优选地，导电材料由钛铝、氮化钛铝或它们的多层膜组成。这能防止各接触插塞的下层和该接触插塞的材料互相扩散并确保它们之间的粘附。
优选地，本发明的半导体器件还包括层间绝缘膜，覆盖第一氢阻挡膜，并且接触插塞经过该层间绝缘膜，其中在层间绝缘膜上形成第二氢阻挡膜，使所述层间绝缘膜的顶表面平面化。这样，形成在其顶表面被平面化的层间绝缘膜上的第二氢阻挡膜也被平面化，导致没有弯曲处。因此，能可靠地保持高的氢阻挡性能。
在本发明的半导体器件中，优选地，第二氢阻挡膜由氮化硅、氮氧化硅、氧化铝、氧化钛铝、氧化钽铝、氧化钛硅或氧化钽硅制成。这些材料典型地用于半导体制造过程。这有利于采取防止污染的对抗措施。
在本发明的半导体器件中，优选地，半导体器件形成在半导体芯片上，并且第二氢阻挡膜形成为覆盖该半导体芯片的整个面积。即使本发明的半导体器件是具有存储器部分和逻辑部分的系统LSI，在半导体芯片的整个面积上方的第二氢阻挡膜的覆盖也消除了对第二氢阻挡膜构图的需要。这能简化半导体器件制造过程，同时各电容器保持高的氢阻挡性能。
在本发明的半导体器件中，优选地，电容器具有由铁电材料或高介电常数的材料制成的电容绝缘膜。典型地，铁电材料或高介电常数的材料是由金属氧化物制成的，并且由于因氢产生的还原作用，其特性恶化。因此，如果应用本发明，则本发明的效果显著。
附图说明
图1是表示根据本发明第一实施方式的半导体器件的截面图，该图是沿图4C中的I-I线所取的；
图2是表示根据本发明第二实施方式的半导体器件的截面图；
图3是表示根据本发明第三实施方式的半导体器件的截面图；
图4A至4C表示根据本发明的半导体器件，其中图4A是表示晶片级的半导体器件的平面图，图4B是表示芯片级的半导体器件的平面图，以及图4C是表示半导体芯片的存储器电路部分和外围电路部分的部分放大平面图；
图5是表示根据已知例子的半导体器件的截面图；
图6是表示根据另一个已知例子的半导体器件的截面图。
具体实施方式
(实施方式1)
下面参照附图描述本发明的第一实施方式。
图1表示根据本发明的第一实施方式的半导体器件的截面结构。
如图1所示，例如p型半导体衬底10的主表面被分成存储器电路部分50和外围电路部分60，多个存储器元件放置在存储器电路部分50上，外围电路部分60用于控制存储器电路部分50的写入/读出。
约300nm深的隔离区域11选择性地形成在半导体衬底10的上部分中。在由隔离区域11将半导体衬底10分割成的区域中，通过离子注入形成多个扩散层12。
隔离区域11与扩散层12的顶表面覆盖有由氧化硅(SiO2)制成的第一层间绝缘膜13。使该第一层间绝缘膜13平面化，具有约500nm的厚度。
氮化硅的第一全面积氢阻挡膜14形成在第一层间绝缘膜13上以及芯片的整个面积上方，具有约10nm至200nm的厚度，优选地，约100nm。尽管在本实施方式中，使用氮化硅(Si3N4)作为第一全面积氢阻挡膜14，但第一全面积氢阻挡膜14的材料并不是限定的。例如，可以使用氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛铝(TiAlO)、氧化钽铝(TaAlO)、氧化钛硅(TiSiO)或氧化钽硅(TaSiO)来代替。
在存储器电路部分50中，多组第一接触氢阻挡膜15和第一接触插塞(contact plug)16分别形成在第一全面积氢阻挡膜14的部分和第一层间绝缘膜13的对应部分中，二者都位于扩散层12上，以与扩散层12电接触，该第一接触氢阻挡膜15由钛铝(TiAl)和氮化钛铝(TiAlN)制成，并且该第一接触插塞16由钨(w)填满。通过以自下向上的次序层叠约2-20nm厚，优选地，约5nm厚的钛铝(TiAl)和约5-50nm厚，优选地，约10nm厚的氮化钛铝(TiAlN)，得到第一接触氢阻挡膜15。尽管使用钛铝和氮化钛铝的多层膜作为各第一接触氢阻挡膜15，但第一接触氢阻挡膜15的材料不是限定的。例如，可以使用钛铝或氮化钛铝的单层膜来代替。
约10-200nm厚，优选地，约100nm厚的氮化钛铝的第一导电氢阻挡膜17选择性地形成在第一全面积氢阻挡膜14上，以覆盖各第一接触插塞16。它的中部连接到各第一接触插塞16，并且它的端部连接到第一全面积氢阻挡膜14。尽管使用氮化钛铝作为第一导电氢阻挡膜17，但该第一导电氢阻挡膜17的材料不是限定的。例如可以使用钛铝或钛铝和氮化钛铝的多层膜来代替。
约50nm厚铱(Ir)、约50nm厚氧化铱(IrO2)和约50nm厚铂(Pa)的下电极18形成在第一导电氢阻挡膜17上，并具有与第一导电氢阻挡膜17相同的形状。
下电极18覆盖有氧化硅的平面化的第二层间绝缘膜19，仅它的顶表面没有被覆盖。在下电极18和第二层间绝缘膜19上形成约100nm厚的铋分层的钙钛矿型(bismuth-layered-perovskite-type)氧化物的铁电电容绝缘膜20，以覆盖下电极18，该铋分层的钙钛矿型氧化物的主要成分有锶(Sr)、铋(Bi)、钽(Ta)和铌(Nb)。电容绝缘膜20的材料不限于上述组成的铁电材料。能使用由这样一种氧化物制成的铁电材料，该氧化物具有从上述主要成分、铅(Pb)、锆(Zr)、钛(Ti)、钡(Ba)和镧(La)的组中选出的成分作为主要成分来代替。而且，电容绝缘膜20的材料并不限于铁电材料。可以使用高介电常数的材料，如五氧化二钽(Ta2O5)来代替。
在电容绝缘膜20上形成约50nm厚的铂的上电极21，并具有与电容绝缘膜20相同的形状。电容器22由下电极18、电容绝缘膜20和上电极21组成。
电容绝缘膜20和上电极21覆盖有由氧化硅制成的第三层间绝缘膜23。位于其中形成电容器22的区域(以下称为“电容器形成区域”)外部的该第三层间绝缘膜23和第二层间绝缘膜19的部分被除去，以部分地露出第一全面积氢阻挡膜14。第三层间绝缘膜23、第二层间绝缘膜19和第一全面积氢阻挡膜14的各自露出表面覆盖有约10-200nm厚，优选地，约20nm厚的电容器氢阻挡膜24，该电容器氢阻挡膜24由氧化钛铝制成。位于第三层间绝缘膜23和第二层间绝缘膜19的端部表面外部的电容器氢阻挡膜24的部分被除去，以部分地露出第一全面积氢阻挡膜14。
电容器氢阻挡膜24的端部具有与第一全面积氢阻挡膜14的结24a。优选地，电容器氢阻挡膜24以电池板(cell plate)或包括多个电池板的块为单位覆盖电容器22。尽管使用氧化钛铝作为电容器氢阻挡膜24，但电容器氢阻挡膜24的材料并不是限定的。例如，可以使用氮化硅、氮氧化硅、氧化铝、氧化钽铝、氧化钛硅或氧化钽硅来代替。
电容器氢阻挡膜24和第一全面积氢阻挡膜14的露出部分覆盖有由氧化硅制成的第四层间绝缘膜25。使该第四层间绝缘膜25平面化，使得形成在位于各电容器22之上的电容器氢阻挡膜24的部分上的第四层间绝缘膜25具有大约200nm的厚度。在该第四层间绝缘膜25上以及芯片上方形成约10-200nm厚，优选地，约100nm厚的第二全面积氢阻挡膜26。尽管使用氮化硅作为第二全面积氢阻挡膜26，但第二全面积氢阻挡膜26的材料并不是限定的。例如，可以使用氮氧化硅、氧化铝、氧化钛铝、氧化钽铝、氧化钛硅或氧化钽硅来代替。
对于外围电路部分60，第二接触氢阻挡膜27和第二接触插塞28形成在位于电容器形成区域外部，即电容器氢阻挡膜24外部的第二全面积氢阻挡膜26、第四层间绝缘膜25、第一全面积氢阻挡膜14和第一层间绝缘膜13的部分中，以与半导体衬底10的扩散层12电接触，该第二接触氢阻挡膜27由钛铝和氮化钛铝制成，该第二接触插塞28由钨填满。通过以自下向上的次序层叠约2-20nm厚，优选地，约5nm厚的钛铝和约5-50nm厚，优选地，约10nm厚的氮化钛铝，得到第二接触氢阻挡膜27。尽管使用钛铝和氮化钛铝的多层膜作为第二接触氢阻挡膜27，但该第二接触氢阻挡膜27的材料并不是限定的。例如，可以使用钛铝或氮化钛铝的单层膜来代替。
在第二全面积氢阻挡膜26上选择性地形成第二导电氢阻挡膜29，以覆盖第二接触氢阻挡膜27和第二接触插塞28，该第二导电氢阻挡膜29是通过以自下向上的次序层叠约2-20nm厚，优选地约5nm厚的钛铝和约10-200nm厚，优选地约50nm厚的氮化钛铝而得到的。第二导电氢阻挡膜29不仅与第二接触氢阻挡膜27和第二接触插塞28电接触，而且与第二全面积氢阻挡膜26电接触。尽管使用钛铝和氮化钛铝的多层膜作为第二导电氢阻挡膜29，但该第二导电氢阻挡膜29的材料并不是限定的。例如，可以使用钛铝或氮化钛铝的单层膜来代替。
在第二导电氢阻挡膜29上形成互连30，以具有与第二导电氢阻挡膜29相同的形状，并通过第二接触插塞28和第二接触氢阻挡膜27电连接到扩散层12，该互连30是通过以自下向上的次序层叠约500nm厚的铝(Al)和约50nm厚的氮化钛(TiN)而得到的。
尽管未示出，但在互连30和第二导电氢阻挡膜29的组合上可以形成其他层间绝缘膜和互连，以构成多层互连。
根据第一实施方式，形成的电容器22包围在第一全面积氢阻挡膜14和电容器氢阻挡膜24之内的电容器形成区域中。而且，平面化的第二全面积氢阻挡膜26覆盖电容器氢阻挡膜24之上的衬底区域。第二全面积氢阻挡膜26形成在半导体衬底10区域，即半导体芯片区域上方，而不用构图。从而，在半导体器件的制造期间产生的氢到达电容器22所经过的通路，变得比其中电容器形成区域仅覆盖有第一全面积氢阻挡膜14和电容器氢阻挡膜24的情况下的通路更长。这就急剧地降低了到达构成各电容器22的一部分的电容绝缘膜20的氢的数量。结果，能防止电容绝缘膜20由于氢而引起的特性恶化。更特别地，由于氢必须从位于外围电路部分60端部的第一全面积氢阻挡膜14和第二全面积氢阻挡膜26的端部迂回，然后扩散到电容器22中，所以氢要到达位于存储器电路部分50内部的电容器22的距离变得非常长。因此，能降低从各全面积氢阻挡膜的外部进入存储器电路部分50的氢的浓度。
在该第一实施方式中，第一全面积氢阻挡膜14在一个由第一全面积氢阻挡膜14和电容器氢阻挡膜24之间的结所围绕的范围内起到下电容器氢阻挡膜的作用。
由于第一接触氢阻挡膜15形成在各第一接触插塞16的侧表面上，以及第二接触氢阻挡膜27形成在各第二接触插塞28的侧表面上，所以肯定能限制氢经过接触孔。
而且，由于第一导电氢阻挡膜17形成在第一接触插塞16和下电极18之间，以及第二导电氢阻挡膜29形成在第二接触插塞28和互连30之间，所以肯定能限制氢经过接触孔。
第一接触氢阻挡膜15和第二接触氢阻挡膜27的材料不限于导电材料。能使用绝缘材料如氮化硅、氮氧化硅、氧化铝、氧化钛铝、氧化钽铝、氧化钛硅或氧化钽硅来代替。在这个方面，当使用这种绝缘膜时，必须除去位于接触孔底部的第一接触氢阻挡膜15和第二接触氢阻挡膜27的部分。
电容器氢阻挡膜对应于本发明的第一氢阻挡膜。第二全面积氢阻挡膜对应于本发明的第二氢阻挡膜。第二接触氢阻挡膜对应于本发明的第三氢阻挡膜。第一全面积氢阻挡膜对应于本发明的第四氢阻挡膜。
(实施方式2)
以下，将参照附图描述本发明的第二实施方式。
图2表示根据本发明第二实施方式的半导体器件的截面图。将描述第二实施方式中不同于第一实施方式的部分。如图2所示，对于第二实施方式的半导体器件，用仅覆盖电容器形成区域下方的衬底区域的部分的第一电容器氢阻挡膜31替代第一实施方式中的第一全面积氢阻挡膜14。具体地说，仅在位于电容器形成区域下方的第一层间绝缘膜13的部分上形成由氮化硅制成的约10-200nm厚，优选地，约100nm厚的第一电容器氢阻挡膜31。尽管在第二实施方式中，使用氮化硅作为第一电容器氢阻挡膜31，但第一电容器氢阻挡膜31的材料不是限定的。例如，可以使用氮氧化硅、氧化铝、氧化钛铝、氧化钽铝、氧化钛硅或氧化钽硅来代替。
第三层间绝缘膜23、第二层间绝缘膜19、第一电容器氢阻挡膜31和第一层间绝缘膜13的各自露出表面覆盖有由氧化钛铝制成的约10-200nm厚，优选地，约20nm厚的第二电容器氢阻挡膜24A。在第三层间绝缘膜23和第二层间绝缘膜19的端部之外延伸的第二电容器氢阻挡膜24A的部分，被部分地除去，以露出第一层间绝缘膜13。而且，第二电容器氢阻挡膜24A的端部具有与第一电容器氢阻挡膜31的外围部分的结24a。尽管使用氧化钛铝作为第二电容器氢阻挡膜24A，但第二电容器氢阻挡膜24A的材料不是限定的。例如，可以使用氮化硅、氮氧化硅、氧化铝、氧化钽铝、氧化钛硅或氧化钽硅来代替。
根据第二实施方式，由于第一电容器氢阻挡膜31没有覆盖整个半导体衬底10的区域，所以经过半导体衬底10的氢到达第一电容器氢阻挡膜31和第二电容器氢阻挡膜24A之间的结24a，和第二电容器氢阻挡膜24A的弯曲处。从而，与第一实施方式中的相比，电容绝缘膜20的氢阻挡性能恶化了一些。另一方面，由于在第一层间绝缘膜13和第四层间绝缘膜25之间，不存在具有与膜13和25每个的组成不同的组成的氢阻挡膜，所以这就利于在形成接触孔，以形成第二接触插塞28的干法刻蚀过程中的刻蚀。另外，增加了刻蚀条件和膜类型的选择数目。例如，由具有硅(Si)作为主要成分的膜形成第二全面积氢阻挡膜26、第四层间绝缘膜25和第一层间绝缘膜13。因此，由设备在适于氟(F)成分气体的条件下使用氟(F)成分气体，执行刻蚀，直到露出半导体衬底10的扩散层12为止。由于在第四层间绝缘膜25和第一层间绝缘膜13之间不存在任何具有与膜25和13每个的组成不同的组成的绝缘膜，所以这就防止由于刻蚀设备的改变而引起的工序数目的增加，并且避免刻蚀产品的影响。而且，由于在接触孔中不形成凹口等，所以极少可能在弯曲处部分地除去第二电容器氢阻挡膜24A。大部分的氢被第二全面积氢阻挡膜26保持在外面。这就比其中仅由第一全面积氢阻挡膜31和第二电容器氢阻挡膜24A围绕电容器22的情况，更显著地改善了电容绝缘膜20的特性。
第二实施方式的第一电容器氢阻挡膜31对应于本发明的第一氢阻挡膜或第四氢阻挡膜。
(实施方式3)
以下，将参照附图描述本发明的第三实施方式。
图3表示根据本发明第三实施方式的半导体器件的截面结构。对于第三实施方式的半导体器件，能防止来自衬底侧的氢使第二实施方式的半导体器件的电容绝缘膜20恶化。更特别地，电容器形成区域被第一氢阻挡膜围绕，并且电容器形成区域外部的衬底区域的部分也被第二氢阻挡膜和第四氢阻挡膜围绕。
下面将描述第三实施方式中不同于第二实施方式的部分。
如图3所示，在均位于半导体衬底10的主表面中的隔离区域11和扩散层12上以及芯片区域的整个面积上方，形成氧化钛铝的约10-200nm厚，优选地，20nm厚的第一全面积氢阻挡膜32。尽管在第三实施方式中，使用氧化钛铝作为第一全面积氢阻挡膜32，但第一全面积氢阻挡膜32的材料不是限定的。例如，可以使用氮化硅、氮氧化硅、氧化铝、氧化钽铝、氧化钛硅或氧化钽硅来代替。
根据第三实施方式，由于第一全面积氢阻挡膜32形成在半导体衬底10的整个主表面上，所以这就能防止氢使电容绝缘膜20恶化。而且，由于在第一层间绝缘膜13和第四层间绝缘膜25之间不存在任何具有与膜13和25各自组成不同的组成的氢阻挡膜，所以这就利于在形成接触孔，以形成第二接触插塞28的干法刻蚀过程中的刻蚀。另外，增加了刻蚀条件和膜类型的选择数目。例如，由具有硅(Si)作为主要成分的膜形成第二全面积氢阻挡膜26、第四层间绝缘膜25和第一层间绝缘膜13，以及由具有钛或铝作为主要成分的膜形成第一全面积氢阻挡膜32。因此，由设备在适于氟(F)成分气体的条件下使用氟(F)成分气体，执行刻蚀，直到露出第一全面积氢阻挡膜32为止。随后，由设备在适于氯(Cl)成分气体的条件下使用氯(Cl)成分气体，部分地刻蚀第一全面积氢阻挡膜32，直到露出扩散层12为止。由于在第四层间绝缘膜25和第一层间绝缘膜13之间不存在任何具有与膜25和13各自组成不同的组成的绝缘膜，所以这就防止了由于刻蚀设备的改变而引起的工序数目的增加，并且避免了刻蚀产品的影响。
在第三实施方式中，优选地，第二全面积氢阻挡膜26连接到密封环，该密封环形成在半导体芯片(半导体衬底)10的周围。而且，抗氢的氢阻挡膜可以形成在凹槽的内壁上，其中利用该凹槽形成密闭环。如果氢阻挡膜如此形成在密闭环的侧表面上，那么这就能有效地防止氢从密闭环的外部进入存储器电路部分50或外围电路部分60的内部。
更具体地，第一全面积氢阻挡膜32的形成防止经过半导体衬底10的氢从下面进入电容器22。第二全面积氢阻挡膜26和第二接触氢阻挡膜27的形成防止氢从上面进入电容器22。而且，密封环上氢阻挡膜的形成防止氢从半导体芯片10的侧面进入电容器22。因此，能更有效地防止在电容器形成工序之后的互连形成工序中产生的氢进入电容器。
还可以通过结合第三实施方式的半导体器件和第一实施方式的半导体器件，得到一种半导体器件的结构。
参照附图，将给出晶片级的根据本发明第一至第三实施方式中任一个的半导体器件结构的描述。
图4A表示晶片级半导体器件的平面结构，图4B表示其中形成芯片的区域的放大平面结构，以及图4C表示存储器电路部分和外围电路部分的平面结构。图1是沿图4C中的I-I线所取的截面图。
如图4B所示，不仅存储器电路部分50和外围电路部分60形成在半导体芯片10上，而且例如包括逻辑电路、模拟电路或静态随机存取存储器(SRAM)电路的另一电路部分70也形成在半导体芯片10上。第二全面积氢阻挡膜26覆盖半导体芯片10的整个面积，包括通过将半导体晶片10A分割成半导体芯片10而得到的划线区域(scribe region)10a的整个面积。
如图4C所示，例如，电容器氢阻挡膜24具有结24a并且仅覆盖存储器电路部分50，该结24a位于各存储器电路部分50的外围区域并且与第一全面积氢阻挡膜14连结。此外，如上所述，第二或第三实施方式的第一电容器氢阻挡膜31仅形成在存储电路部分50中。
第一全面积氢阻挡膜14和32以及第二全面积氢阻挡膜26形成在除其中形成接触插塞的区域外的半导体芯片10的整个面积上，而不用构图。即使第一全面积氢阻挡膜14和32以及第二全面积氢阻挡膜26形成为至少覆盖半导体器件的电路部分，包括具有电容器22的存储器电路部分50和用于控制存储器电路部分50的外围电路部分60，也能得到本发明的效果。
这样，本发明的半导体器件特征在于，氢阻挡膜(14、26、32)形成在例如构成外围电路部分60的多层互连的最下层的互连层和构成各存储器电路部分50的电容器22之间，以覆盖半导体芯片10区域的整个面积。从而，在电容器形成之后的互连形成工序中产生的氢扩散以到达电容器22所通过的距离变长。这就防止位于电容器形成区域的电容绝缘膜20由于氢而引起的还原。
如上所述，本发明的半导体器件能限制构成各电容器一部分的电容绝缘膜由于氢而引起恶化，并且对于使用铁电材料或高介电常数的材料作为电容绝缘膜的半导体器件等是有用的。

Claims (14)

1.一种半导体器件，至少由具有电容器的存储器电路部分和用于控制该存储器电路部分的外围电路部分组成，所述半导体器件包括：
抗氢的第一氢阻挡膜，覆盖其中形成所述电容器的区域；以及
抗氢的第二氢阻挡膜，至少覆盖所述第一氢阻挡膜之上的所述存储器电路部分和所述外围电路部分，
其中所述第二氢阻挡膜覆盖除了其中形成接触插塞的区域之外的、位于在所述第一氢阻挡膜之上并最靠近所述电容器的互连层和所述第一氢阻挡膜之间的所述半导体器件的区域。
2.根据权利要求1所述的半导体器件，其中
形成所述第一氢阻挡膜，以从其中形成所述电容器的区域之上、之下和周围，覆盖其中形成所述电容器的区域的所有面。
3.根据权利要求2所述的半导体器件，其中
形成所述第一氢阻挡膜，使得在其中形成所述电容器的所述区域的侧面处连结具有不同组成的阻挡膜。
4.根据权利要求1所述的半导体器件，还包括：
层间绝缘膜，其覆盖所述第一氢阻挡膜，并且所述接触插塞经过该层间绝缘膜；以及
抗氢的第三氢阻挡膜，形成在所述接触插塞的侧表面上，
其中，所述第二氢阻挡膜形成在所述层间绝缘膜上，以及
该第三氢阻挡膜在每个所述接触插塞的上端部上与所述第二氢阻挡膜接触。
5.根据权利要求4所述的半导体器件，还包括：
抗氢的第四氢阻挡膜，形成在所述电容器之下。
6.根据权利要求5所述的半导体器件，其中
所述第四氢阻挡膜与所述第三氢阻挡膜接触。
7.根据权利要求4所述的半导体器件，其中
所述第三氢阻挡膜由钛铝、氮化钛铝或它们的多层膜组成。
8.根据权利要求4所述的半导体器件，其中
所述第三氢阻挡膜由氮化硅、氮氧化硅、氧化铝、氧化钛铝、氧化钽铝、氧化钛硅或氧化钽硅组成。
9.根据权利要求1所述的半导体器件，其中
所述互连层包括抗氢的导电材料，所述导电材料形成在所述第二氢阻挡膜上，以便连接到所述接触插塞。
10.根据权利要求9所述的半导体器件，其中
所述导电材料由钛铝、氮化钛铝或它们的多层膜组成。
11.根据权利要求1所述的半导体器件，还包括：
层间绝缘膜，其覆盖所述第一氢阻挡膜，并且所述接触插塞经过该层间绝缘膜，
其中所述第二氢阻挡膜形成在所述层间绝缘膜上，使所述层间绝缘膜的顶表面平面化。
12.根据权利要求1所述的半导体器件，其中
所述第二氢阻挡膜由氮化硅、氮氧化硅、氧化铝、氧化钛铝、氧化钽铝、氧化钛硅或氧化钽硅制成。
13.根据权利要求1所述的半导体器件，其中
所述半导体器件形成在半导体芯片上，并且所述第二氢阻挡膜形成为覆盖所述半导体芯片的整个面积。
14.根据权利要求1所述的半导体器件，其中
所述电容器具有由铁电材料或高介电常数的材料制成的电容绝缘膜。
CN200510059375.6A 2004-03-30 2005-03-29 半导体器件 Pending CN1677676A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP098129/2004 2004-03-30
JP2004098129 2004-03-30

Publications (1)

Publication Number Publication Date
CN1677676A true CN1677676A (zh) 2005-10-05

Family

ID=35050079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510059375.6A Pending CN1677676A (zh) 2004-03-30 2005-03-29 半导体器件

Country Status (2)

Country Link
US (1) US7265403B2 (zh)
CN (1) CN1677676A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7678714B2 (en) 2006-10-23 2010-03-16 Elpida Memory, Inc. Method for manufacturing dynamic random access memory
CN106486484A (zh) * 2015-09-02 2017-03-08 旺宏电子股份有限公司 半导体结构及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344783A (ja) * 2005-06-09 2006-12-21 Fujitsu Ltd 半導体装置及びその製造方法
KR20090080751A (ko) * 2008-01-22 2009-07-27 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
EP2139054A3 (en) * 2008-06-25 2011-08-31 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
JP2010056133A (ja) * 2008-08-26 2010-03-11 Panasonic Corp 半導体記憶装置
JP2010206094A (ja) * 2009-03-05 2010-09-16 Elpida Memory Inc 半導体装置及びその製造方法
US10600808B2 (en) * 2017-09-05 2020-03-24 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
US10861929B2 (en) * 2018-06-27 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Electronic device including a capacitor
US10923443B2 (en) * 2019-03-29 2021-02-16 Intel Corporation Electronic device package including a capacitor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499386A (ja) 1990-08-07 1992-03-31 Seiko Epson Corp 半導体装置
JPH11126881A (ja) 1997-10-23 1999-05-11 Hitachi Ltd 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
JP2001015696A (ja) * 1999-06-29 2001-01-19 Nec Corp 水素バリヤ層及び半導体装置
DE10000005C1 (de) 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
JP3907921B2 (ja) * 2000-06-19 2007-04-18 富士通株式会社 半導体装置の製造方法
JP2002009248A (ja) * 2000-06-26 2002-01-11 Oki Electric Ind Co Ltd キャパシタおよびその製造方法
KR100391987B1 (ko) * 2000-09-18 2003-07-22 삼성전자주식회사 강유전체 캐퍼시터를 갖는 반도체 장치 및 그 제조방법
KR100420117B1 (ko) * 2001-03-12 2004-03-02 삼성전자주식회사 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
US6900487B2 (en) * 2001-06-29 2005-05-31 Oki Electric Industry Co., Ltd. Wiring layer structure for ferroelectric capacitor
JP4280006B2 (ja) 2001-08-28 2009-06-17 パナソニック株式会社 半導体装置
JP2003068987A (ja) * 2001-08-28 2003-03-07 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
CN1284242C (zh) * 2002-11-13 2006-11-08 松下电器产业株式会社 半导体器件及其制造方法
JP3621087B1 (ja) 2002-11-13 2005-02-16 松下電器産業株式会社 半導体装置及びその製造方法
US6876021B2 (en) * 2002-11-25 2005-04-05 Texas Instruments Incorporated Use of amorphous aluminum oxide on a capacitor sidewall for use as a hydrogen barrier
JP4141861B2 (ja) * 2003-03-03 2008-08-27 富士通株式会社 半導体装置及びその製造方法
JP2004273920A (ja) * 2003-03-11 2004-09-30 Toshiba Corp 半導体装置
WO2005067051A1 (ja) * 2003-12-26 2005-07-21 Fujitsu Limited 半導体装置、半導体装置の製造方法
JP3793207B2 (ja) * 2004-03-18 2006-07-05 株式会社東芝 強誘電体記憶装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7678714B2 (en) 2006-10-23 2010-03-16 Elpida Memory, Inc. Method for manufacturing dynamic random access memory
CN101170081B (zh) * 2006-10-23 2010-06-02 尔必达存储器股份有限公司 制造动态随机存取存储器的方法
CN106486484A (zh) * 2015-09-02 2017-03-08 旺宏电子股份有限公司 半导体结构及其制造方法
CN106486484B (zh) * 2015-09-02 2019-07-05 旺宏电子股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
US20050230779A1 (en) 2005-10-20
US7265403B2 (en) 2007-09-04

Similar Documents

Publication Publication Date Title
CN1677676A (zh) 半导体器件
USRE41625E1 (en) Semiconductor device and method of fabricating the same
US7402858B2 (en) Semiconductor memory device and method of manufacturing the same
CN1144290C (zh) 半导体器件及其生产方法
JP2002094021A (ja) 半導体装置及びその製造方法
US7910967B2 (en) Ferroelectric capacitor having three-dimensional structure, nonvolatile memory device having the same and method of fabricating the same
CN1652336A (zh) 半导体器件的电容器、存储器件及其制造方法
US20060249768A1 (en) Semiconductor device and method of manufacturing the same
CN1264220C (zh) 强电介质存储装置及其制造方法
US7312488B2 (en) Semiconductor storage device and manufacturing method for the same
EP0875938B1 (en) Electronic material, its manufacturing method, ferroelectric capacitator, and non-volatile memory
CN1877842A (zh) 半导体器件及其制造方法
US7132709B2 (en) Semiconductor device including a capacitor having a capacitive insulating film of an insulating metal oxide
CN1184691C (zh) 半导体存储器件
US20050205910A1 (en) Semiconductor device having ferroelectric memory and manufacturing method of the semiconductor device
US20050205919A1 (en) Ferro-electric memory device and method of manufacturing the same
CN1288742C (zh) 半导体存储器件的制造方法
JP4485965B2 (ja) 半導体装置
US7408232B2 (en) Semiconductor device and method for fabricating the same
JP2007042705A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned