CN1652336A - 半导体器件的电容器、存储器件及其制造方法 - Google Patents
半导体器件的电容器、存储器件及其制造方法 Download PDFInfo
- Publication number
- CN1652336A CN1652336A CNA2005100565667A CN200510056566A CN1652336A CN 1652336 A CN1652336 A CN 1652336A CN A2005100565667 A CNA2005100565667 A CN A2005100565667A CN 200510056566 A CN200510056566 A CN 200510056566A CN 1652336 A CN1652336 A CN 1652336A
- Authority
- CN
- China
- Prior art keywords
- bottom electrode
- capacitor
- precious metal
- deielectric
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 123
- 238000000034 method Methods 0.000 title claims description 36
- 239000004065 semiconductor Substances 0.000 title description 14
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 32
- 239000000956 alloy Substances 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims description 73
- 238000000576 coating method Methods 0.000 claims description 73
- 229910000923 precious metal alloy Inorganic materials 0.000 claims description 30
- 229910052741 iridium Inorganic materials 0.000 claims description 27
- 229910052697 platinum Inorganic materials 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000010970 precious metal Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 11
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 8
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910010037 TiAlN Inorganic materials 0.000 claims 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- 229910000510 noble metal Inorganic materials 0.000 abstract description 2
- 239000002356 single layer Substances 0.000 abstract 1
- 239000010409 thin film Substances 0.000 description 71
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 47
- 239000010408 film Substances 0.000 description 30
- 230000003746 surface roughness Effects 0.000 description 30
- 238000001878 scanning electron micrograph Methods 0.000 description 25
- 238000002474 experimental method Methods 0.000 description 18
- 239000010410 layer Substances 0.000 description 16
- 230000010287 polarization Effects 0.000 description 12
- 239000000203 mixture Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 229910002835 Pt–Ir Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910000457 iridium oxide Inorganic materials 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000952 Be alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种电容器、包括该电容器的存储器件，以及制造该电容器和该存储器件的方法。该电容器包括下电极，形成在下电极上的介质膜，以及形成在介质膜上的上电极，该下电极是由贵金属合金构成的单层。
Description
技术领域
本发明涉及一种半导体器件及其制造方法，尤其涉及一种电容器以及包括该电容器的存储器件，以及制造该电容器的方法。
背景技术
半导体器件的电容器包括下电极、介质膜、以及上电极，并且通常用作半导体存储器件如DRAM的数据存储媒介。
DRAM和SRAM的好处是，与非易失性存储器件如闪存相比具有更高的集成密度以及更快的数据处理速度，但也具有断电时丢失所存储的数据的缺点。
因此，人们开发出了具有易失性存储器例如DRAM和SRAM的优点以及非易失性存储器例如闪存的优点的存储器件。这种存储器件的一种就是FRAM。
FRAM，一种可以存储并且重新产生数据的非易失性存储器件，具有快速读写的SRAM的优点以及EPROM的优点的组合。
FRAM的特点表现在包括在FRAM中的铁电电容器(下文中，称作铁电电容器)中。铁电电容器包括下电极、介质膜、以及上电极，类似于通用的半导体电容器。然而，铁电电容器的介质膜的性质与通用半导体电容器的介质膜的性质不同。
更具体地讲，与通用半导体电容器不同的是，铁电电容器的介质膜在断电后具有剩余极化(remnant polarization)。该剩余极化一直保持到电场改变极化方向为止。该极化是FRAM成为非易失性存储器件的主要因素。
FRAM和DRAM的结构可以相同。因此，制造DRAM的工艺可应用到制造FRAM中。这是为什么FRAM比其他非易失性存储器件具有更大吸引力的原因。
在包括在FRAM的电容器中，由于将诸如PZT膜的铁电薄膜用作介质膜，因此将不受形成铁电薄膜的工艺影响的抗蚀电极用作下电极和上电极。例如，当使用PZT薄膜时，下电极可以是铱电极，而上电极可以是铱电极或者由铱的氧化物构成的电极。
然而，传统铁电电容器具有如下缺点。
首先，PZT薄膜是由金属有机化学气相淀积(MOCVD)方法形成的，但是工艺范围，即，用于形成PZT薄膜的工艺窗口很窄。
其次，PZT薄膜具有非常粗糙的表面。
第三，在下电极和PZT薄膜之间的界面上存在大的漏电流。
发明内容
本发明提供了一种电容器，其可在低温下进行处理，可改进产品特性并且具有宽的工艺窗口。
本发明还提供了一种包括该电容器的存储器件。
本发明还提供了一种制造该电容器的方法，
根据本发明的一方面，提供下电极、形成在该下电极上的介质膜、以及形成在该介质膜上的上电极，其中下电极是由贵金属合金构成的单层。
根据本发明的另一方面，提供下电极、形成在该下电极上的介质膜、以及形成在该介质膜上的上电极，其中下电极由贵金属合金氧化物构成。
下电极可形成在贵金属层上。此时，贵金属层可为Ir层。
当下电极是包括Pt和Ir的合金时，下电极形成在贵金属层上，下电极的厚度可以在10-30nm的范围内，并且当下电极是由Pt-Ir合金构成的单层时，下电极的厚度可以在10-100nm的范围内。
介质膜可为厚度在30-150nm的范围内的PZT薄膜，并且可将稀土元素或者硅酸盐加入到PZT薄膜中。
贵金属合金可包括Pt和Ir，贵金属合金氧化物可为包括Pt和Ir的合金的氧化物。
根据本发明的另一方面，提供了一种存储器件，包括衬底、形成在衬底上的晶体管、连接到该晶体管上的电容器，其中电容器包括下电极、形成在下电极上的介质膜、以及形成在介质膜上的上电极，该下电极由贵金属合金构成。
存储器件中的下电极和介质膜可与根据本发明的电容器中的下电极和介质膜相同。
该存储器件还可包括连接电容器的下电极到晶体管上的连接单元，以及插入在连接单元和下电极之间的扩散阻挡膜。该连接单元可为导电插头，并且该扩散阻挡膜可为TiAlN薄膜和TiN薄膜的一种。
根据本发明的又一方面，提供一种制造电容器的方法，其中依次堆叠下电极、介质膜、以及上电极，其中采用贵金属合金将下电极形成为单层。
下电极可形成在贵金属层上。介质膜可用PZT薄膜形成。PZT薄膜可通过CVD、ALD以及溅射法中的一种形成。在形成PZT薄膜的这种工艺中，PZT薄膜可掺有稀土元素，或者可将硅酸盐加入PZT薄膜中。
当下电极由合金形成时，下电极可采用多个靶(multi-targets)或者合金靶(target)形成。贵金属合金可由Pt和Ir形成。贵金属合金氧化物可通过氧化包括Pt和Ir的合金形成。
形成下电极还可包括形成贵金属合金并且氧化贵金属合金。此时，贵金属合金可采用多个靶或者合金靶形成。
根据本发明的实施例的下电极起到强扩散势垒的作用。因此，下电极和铁电薄膜之间的界面上的漏电流减小了。此外，可以容易生长铁电薄膜的晶核并且铁电薄膜的表面粗糙度减小。此外，由于可确保用于铁电薄膜的宽工艺窗口，因此可以在各种工艺条件下形成铁电薄膜。
由于获得了强扩散势垒功能以及宽工艺窗口，因此，可增加电容器的再现性，可靠性以及产量。同样，可改进诸如疲劳特性和数据保持特性的物理性质。
附图说明
本发明的上述和其他特点以及优点将通过参考附图详细描述其典型实施例而变得更加清楚，其中：
图1是根据本发明实施例的半导体器件的电容器的剖视图；
图2是包括图1所示的电容器的存储器件的剖视图；
图3A是与图1所示的电容器形成得相同的样本电容器(用于实验的电容器)中当下电极和介质膜分别为Ir薄膜和PZT薄膜时介质膜表面的SEM图像；
图3B是图3A的电容器的下电极和介质膜的截面的SEM图像；
图4A是当实验电容器中的下电极和介质膜分别为Ir3Pt1和PZT薄膜时介质膜表面的SEM图像；
图4B是图4A的电容器的下电极和介质膜的截面的SEM图像；
图5A是当实验电容器中的下电极和介质膜分别为IrPt和PZT薄膜时介质膜表面的SEM图像；
图5B是图5A的电容器的下电极和介质膜的截面的SEM图像；
图6A是当实验电容器中的下电极和介质膜分别为IrPt3和PZT薄膜时介质膜表面的SEM图像；
图6B是图6A的电容器的下电极和介质膜截面的SEM图像；
图7A是当实验电容器的下电极和介质膜分别为Pt和PZT薄膜时介质膜表面的SEM图像；
图7B是图7A的电容器的下电极和介质膜截面的SEM图像；
图8是示出当实验电容器中的下电极是Ir电极时下电极的表面粗糙度的SEM图像；
图9是示出当实验电容器中的下电极是Ir3Pt1电极时下电极的表面粗糙度的SEM图像；
图10是示出当实验电容器中的下电极是IrPt电极时下电极的表面粗糙度的SEM图像；
图11是示出当实验电容器中的下电极是Ir1Pt3电极时下电极的表面粗糙度的SEM图像；
图12是示出当实验电容器中的下电极是Pt电极时下电极的表面粗糙度的SEM图像；
图13是示出当实验电容器中的下电极和介质膜分别为Ir电极和PZT薄膜时介质膜的表面粗糙度的SEM图像；
图14是示出当实验电容器中的下电极和介质膜分别为Ir3Pt1电极和PZT薄膜时介质膜的表面粗糙度的SEM图像；
图15是示出当实验电容器中的下电极和介质膜分别为IrPt电极和PZT薄膜时介质膜的表面粗糙度的SEM图像；
图16是示出当实验电容器中的下电极和介质膜分别为Ir1Pt3电极和PZT薄膜时介质膜的表面粗糙度的SEM图像；
图17是示出当实验电容器中的下电极和介质膜分别为Pt电极和PZT薄膜时介质膜的表面粗糙度的SEM图像；
图18是示出根据实验电容器的几种下电极的PZT薄膜的表面粗糙度的图表；
图19是示出根据实验电容器的几种下电极的极化特性的图表；
图20是示出根据实验电容器的几种下电极的疲劳特性的图表；
图21是示出实验电容器的剩余极化率的图表。
具体实施方式
现在参考附图更全面地描述本发明，附图中示出了本发明的示范性实施例。在附图中，诸层和区域的厚度为清楚起见而进行了放大。
参考图1，根据本发明实施例的半导体器件的电容器C包括下电极43、介质膜44以及上电极46。下电极43可为单层或者双层。当下电极43为双层时，如图1所示，下电极43可包括依次堆叠的第一和第二下电极40和42。第一下电极40可为抗蚀刻金属电极如Ir电极。当第一下电极40是Ir电极时，第一下电极40的厚度可在30-70nm的范围内。第二下电极42可为合金电极，如贵金属合金电极。第二下电极42可为如PtIr电极的贵金属合金电极。当第二下电极42为包括Pt和Ir的合金电极时，Pt的基于原子浓度的含量可为总合金电极的5-40％。第二下电极42还可为合金氧化物电极如贵金属合金氧化物电极。优选的是，第二下电极42可为PtIrOx(0.5＜x≤2)电极。当第二下电极42是包括Pt和Ir的合金电极时，第二下电极42的厚度可在10-30nm的范围内。当第二下电极42是包括Pt和Ir的合金氧化物电极时，第二下电极42的厚度可在10-30nm的范围内。
当下电极43是单层时，下电极43可仅由第二下电极42构成。此时，第二下电极42可如上述形成。
介质膜44是铁电薄膜，并且优选的是，可为Pb(ZrxTi1-x)O3，即PZT薄膜，或者可为不同的铁电薄膜，如SPT薄膜。当介质膜44是PZT薄膜时，介质膜44可为掺有稀土元素如镧的薄膜，并且可包括预定添加剂如象Bi2SiO5(BSO)的硅酸盐。添加剂和掺杂剂可根据用作介质膜44的铁电薄膜而改变。当下电极43是依次堆叠的Ir电极和PtIr(或者PtIrOx)电极，并且介质膜44是PZT薄膜时，介质膜44的厚度可在30-150nm的范围内。介质膜44的厚度可根据构成下电极43的材料而进行改变。
上电极46可为单层或者双层。当上电极46是双层时，其可包括依次堆叠的第一和第二电极。第一上电极可为IrOx电极，并且第二上电极可为Ir电极。
现在描述根据本发明的实施例的存储器件，其中存储器件包括根据本发明实施例的电容器C。
参考图2，存储器件包括诸如硅晶片的衬底50以及包括形成在有源区A1上的栅极堆栈(gate stack)54的晶体管。源极区和漏极区56和58形成在有源区A1中的衬底50中。晶体管通过场效氧化膜52与相邻晶体管电气隔开，该场效氧化膜形成在场效应区A2中的衬底50上。覆盖晶体管的诸如BPSG层的层间绝缘层60形成在衬底50上。露出漏极区58的接触孔62形成在层间绝缘层60中，并且接触孔62用导电插头64填充。导电插头64可为钨插头或者可为不同的导电插头，如与漏极区58具有低接触电阻的多晶硅插头。可形成附加薄膜用于减小导电插头64和漏极区58之间的接触电阻。可选择地，漏极区58的接触导电插头64的区域可进行掺杂以减小接触电阻。
覆盖导电插头64的扩散阻挡膜41形成在层间绝缘层60上。扩散阻挡膜41可为钛铝氮化物(TiAlN)薄膜或者可为不同的材料薄膜，如氮化钛(TiN)薄膜。根据本发明实施例的电容器C形成在扩散阻挡膜41上。电容器C的下电极43，如图1所示，由第一和第二下电极40和42构成，并且第一下电极40可起到扩散势垒的作用。因此，扩散阻挡膜41是任选的。
接着，将描述为确定电容器C的物理性质而作的的实验。为了作实验，制备了除下电极外具有相同结构的第一到第五电容器C。
更具体地讲，第一到第五电容器C的介质膜44为PZT薄膜，并且上电极通过依次堆叠IrOx薄膜和Ir薄膜形成。
然而，第一电容器C的下电极43是Ir电极，第二电容器C的下电极43是合金(Ir3Pt1)电极，其中Ir和Pt以75∶25的比例进行混合，第三电容器C的下电极43是合金(Ir1Pt1)电极，其中Ir和Pt以50∶50的比例进行混合，第四电容器C的下电极43是合金(Ir1Pt3)电极，其中Ir和Pt以25∶75的比例进行混合，而第五电容器C的下电极43是Pt电极。
第一到第五电容器C的下电极43采用共溅射法(co-sputter)形成为约1000的厚度。Ir和Pt在第二到第四电容器C的下电极43中的混合比例通过控制共溅射法的功率而进行控制。
表1汇总了下电极种类，混合比，以及第一到第五电容器C的下电极的淀积方法。
[表1]
| 下电极种类 | Ir∶Pt | 淀积方法 |
| Ir | 100∶0 | 共溅射法 |
| Ir3Pt1 | 75∶25 | 共溅射法 |
| Ir1Pt1 | 50∶50 | 共溅射法 |
| Ir1Pt3 | 25∶75 | 共溅射法 |
| Pt | 0∶100 | 共溅射法 |
从这些实验中测量了下电极43以及铁电薄膜的表面粗糙度、铁电薄膜的极化特性、以及疲劳特性。图3到20示出了展示电容器特性的SEM图像。
图3A、4A、5A、6A以及7A是示出第一到第五电容器C的介质膜即PZT薄膜的表面的SEM图像，而图3B、4B、5B、6B以及7B是示出第一到第五电容器C的下电极和介质膜的截面的SEM图像。图3B、4B、5B、6B以及7B中的附图标记70、72、74、76和78分别表示由Ir、Ir3Pt1、IrPt、IrPt3以及Pt构成的下电极。附图标记80表示PZT薄膜。
当比较图3A、4A、5A、6A以及7A并且比较图3B、4B、5B、6B以及7B时，随着下电极Pt含量的增加，PZT薄膜的晶界变得更加模糊。从这个结果中看出的是，当下电极是包括Ir和Pt的合金电极时，PZT薄膜的侧向生长速率比垂直生长速率更大。
图8到12是示出第一到第五电容器的下电极的表面粗糙度的SEM图像。
参考图8到12，随着下电极中的Pt含量的增加，下电极中的晶粒大小也增加。
更具体地讲，当下电极仅由Ir构成(图8)时，晶粒大小为约16nm，而当下电极由Ir-Pt构成(图9、10和11)时，晶粒大小约为19nm，并且当下电极仅由Pt构成(图12)时，晶粒大小增加到约35nm。
同样，参考图8到12，随着下电极中Pt含量的增加，下电极的表面粗糙度在增加。
更具体地讲，当下电极仅由Ir构成(图8)时，表面粗糙度约为0.37nm，当下电极由Ir-Pt构成(图9、10和11)时，粗糙度约为0.53nm，并且当下电极仅由Pt构成(图12)时，粗糙度约为1.15nm。
随着下电极中Pt的含量的增加，下电极的晶粒大小和表面粗糙度都在增大，并且晶粒的形状成为确定形式。
图13到17是示出淀积到第一到第五电容器的下电极上的PZT薄膜的表面粗糙度的SEM图像。
参考图13到17，随着下电极中Pt的含量的增加，PZT薄膜的晶界中的黑色部分逐渐消失。这是晶粒最高点和晶界最低点之间高度差减小，即PZT表面粗糙度减小的结果。该事实与测量结果符合得很好。
当PZT薄膜淀积到仅由Ir构成的下电极上时(图13)PZT薄膜的表面粗糙度约为7.03nm。当PZT薄膜淀积到仅由Ir-Pt构成的下电极上时(图14、15和16)PZT薄膜的表面粗糙度约为7.33nm。然而，当PZT薄膜淀积到仅由Pt构成的下电极上时(图17)PZT薄膜的表面粗糙度减少到约4.14nm。
图17所示的PZT薄膜的晶粒形状并不清楚。从分析结果发现，图17中示出的PZT薄膜并不是结晶相(参考图19中的曲线G5)。
图18是示出第一到第五电容器的下电极和PZT薄膜的表面粗糙度的图表。在图18中，标记■表示PZT薄膜的表面粗糙度，标记◆表示下电极的表面粗糙度。
参考图18，随着下电极中Pt的含量的增加，下电极的表面粗糙度也在增加，而PZT薄膜的表面粗糙度减小。
图19是示出第一到第五电容器的滞后曲线的图表。
在图19中，附图标记G1到G5表示第一到第五电容器的滞后曲线。
参考第一到第五曲线G1到G5，其中下电极由Ir和Pt以1∶1的比例构成的第三电容器的极化最大。在其中下电极仅由Pt构成的第五电容器的情况下，未检测出滞后。这表明第五电容器中的PZT薄膜不处于结晶相。
表2包括电容器的下电极类型，表面粗糙度，电容器的滞后，以及是否存在来自下电极的漏电流。在表2中，R1和R2表示下电极和PZT薄膜的表面粗糙度。2Pr表示极化并且L表示是否存在来自下电极的漏电流。
[表2]
| 下电极类型 | R1 | R2 | 2Pr | L |
| Ir | 0.37 | 7.03 | 57.16 | 是 |
| Ir3Pt1 | 0.46 | 6.69 | 62.27 | 是 |
| Ir1Pt1 | 0.53 | 7.33 | 73.2 | 是 |
| Ir1Pt3 | 0.69 | 4.76 | 48.69 | 否 |
| Pt | 1.15 | 4.14 | NC | 否 |
如表2所示，随着下电极中Pt含量的增加，漏电流在减小。
图20是示出第一到第四电容器的疲劳情况的图表。在图20中，附图标记◇和■表示第一电容器的疲劳特性，附图标记△和×表示第二电容器的疲劳特性，附图标记*和o表示第三电容器的疲劳特性，而附图标记|和□表示第四电容器的疲劳特性。如图19所示，由于第五电容器并未表现出滞后，因此未测量第五电容器的疲劳特性。
参考图20，随着Pt含量的增加，疲劳特性得到了改善。
图21，其也示出第一到第四电容器的疲劳情况，是示出从图20所示的测量结果中计算出的每个电容器的剩余极化率的图表，该剩余极化率即为(最小剩余极化/最大剩余极化)×100。
参考图21，第二到第四电容器的剩余率比第一电容器的剩余率大。
现在将描述一种制造根据本发明的实施例的电容器的方法。
参考图1，形成下电极43。该下电极43通过依次堆叠第一和第二下电极40和42形成。第一下电极40可由预定的抗蚀刻金属如Ir构成。第二下电极42可由合金或者合金氧化物构成，并且可由贵金属合金或者贵金属合金氧化物构成。当第二下电极42由贵金属或者贵金属合金氧化物构成时，第二下电极42可由包括铱(Ir)和铂(Pt)的合金(PtIr)或者该合金的氧化物(PtIrOx)构成。在这种情况下，Pt的含量A为5％＜A＜40％，并且氧化物(PtIrOx)中的值x为0.5＜x≤2。
下电极43可采用预定的淀积装置如溅射装置形成。由于第二下电极42可由合金形成，在溅射第二下电极42时，作为淀积第二下电极42的靶材料，可以使用多个靶或者单个靶，其中多个靶中的每一个为合金的一种成分，单个靶包括合金的全部成分。当第一下电极40由Ir形成时，第一下电极40的厚度可在30-70nm的范围内。当第二下电极42由Ir和Pt的合金或者合金氧化物构成时，第二下电极42的厚度可在10-30nm的范围内。当第一下电极40由Ir构成并且第二下电极42由Ir和Pt的合金构成时，第一下电极40可省略。
在形成下电极43之后，在下电极43上形成介质膜44。介质膜44可为铁电薄膜，例如PZT薄膜或者SPT薄膜。介质膜44可通过化学气相淀积(CVD)，特别是，金属有机CVD(MOCVD)形成，并且还可通过ALD或溅射法形成。
当介质膜44是PZT薄膜时，介质膜44可由MOCVD形成厚度为30-150nm。PZT薄膜可进行掺杂或者可将预定材料加入PZT薄膜中。在前一种情况下，可将稀土元素如镧掺杂到PZT薄膜中。在后一种情况下，可加入硅酸盐，如Bi2SiO5(BSO)。
接着，在介质膜44上形成上电极46。上电极46可为单层或者双层。在后一种情况下，上电极46可通过依次堆叠铱层和铱氧化物层形成。
参考图2，一种制造根据本发明实施例的存储器件的方法可分为以下操作：在衬底50上形成晶体管，形成覆盖晶体管的层间绝缘层60，以及在层间绝缘层60上形成连接到晶体管上的电容器C。接触孔62可形成在层间绝缘层60中，通过该接触孔62可露出晶体管的漏极区，并且接触孔62可由导电插头64如钨插头或者掺杂的多晶硅插头填充。此外，还可在导电插头64和电容器C的下电极43之间形成扩散阻挡膜41。扩散阻挡膜41可为钛铝氮化物薄膜，但还可以是氮化钛薄膜。
如上所述，根据本发明实施例的电容器包括由Pt-Ir合金构成的下电极。由于下电极用作强扩散势垒，因此可减小在下电极和PZT薄膜之间的界面上的漏电流。由于下电极包含Pt，因此可在下电极上容易地生长晶核。PZT薄膜的表面粗糙度可通过在由Pt-Ir合金构成的下电极上形成PZT薄膜而减小。此外，由于可确保PZT薄膜的宽工艺窗口，因此PZT薄膜可以在各种工艺条件下形成。如上所述，由于下电极用作强扩散势垒而减小了漏电流，因此PZT薄膜可为薄的膜。考虑到电容器的可靠性与漏电流直接相关，并且再现性与产量与工艺条件直接相关，因此根据本发明实施例的电容器改进了可靠性，再现性以及产量。电容器的下电极可由铱氧化物和铂的混合物构成。因此，根据本发明实施例的电容器具有改进了的物理性质，如疲劳特性以及数据存储特性。
尽管已经参考其实施例对本发明进行了具体示出和描述，但其不应被解释为受限于前述的实施例。例如，本领域的技术人员能用与图1所示的简单堆叠型电容器相对的复杂结构如圆柱状结构形成电容器。同样，本领域的技术人员能将根据本发明实施例的电容器应用到与图2所示的存储器件不同的存储器件中。因此，本发明的范围应该由在此所述的权利要求的范围进行限定。
Claims (43)
1.一种电容器，其包括：
下电极，该下电极为由贵金属合金构成的单层；
形成在所述下电极上的介质膜；以及
形成在所述介质膜上的上电极。
2.如权利要求1所述的电容器，其进一步包括贵金属层，其中在该贵金属层上形成所述下电极。
3.如权利要求1所述的电容器，其中所述下电极是包括Pt和Ir的合金电极。
4.如权利要求2所述的电容器，其中所述贵金属层是Ir层。
5.如权利要求1所述的电容器，其中所述介质膜是PZT膜。
6.如权利要求5所述的电容器，其中所述PZT膜包括稀土元素和硅酸盐的一种。
7.如权利要求2所述的电容器，其中所述下电极是包括Pt和Ir的合金，所述下电极的厚度在10-30nm的范围内。
8.如权利要求1所述的电容器，其中所述下电极是包括Pt和Ir的合金，所述下电极的厚度在10-100nm的范围内。
9.一种电容器，其包括：
下电极，该下电极是由贵金属合金氧化物构成的单层；
形成在所述下电极上的介质膜；以及
形成在所述介质膜上的上电极。
10.如权利要求9所述的电容器，其进一步包括贵金属层，在该贵金属层上形成所述下电极。
11.如权利要求9所述的电容器，其中所述下电极包括由Pt和Ir构成的合金的氧化物。
12.如权利要求10所述的电容器，其中所述贵金属层是Ir层。
13.如权利要求9所述的电容器，其中所述介质膜是PZT膜。
14.如权利要求13所述的电容器，其中所述PZT膜包括稀土元素和硅酸盐的一种。
15.一种存储器件，其包括：
衬底；
形成在所述衬底上的晶体管；以及
连接到所述晶体管的电容器，
其中所述电容器包括：
下电极，该下电极是由贵金属合金构成的单层；
形成在所述下电极上的介质膜；以及
形成在所述介质膜上的上电极。
16.如权利要求15所述的存储器件，其中所述贵金属合金包括Pt和Ir。
17.如权利要求15所述的存储器件，其中所述下电极形成在贵金属层上。
18.如权利要求15所述的存储器件，其进一步包括：
将所述电容器连接到所述晶体管上的连接构件；以及
插入在所述连接构件和所述下电极之间的扩散阻挡膜。
19.如权利要求17所述的存储器件，其中所述贵金属层是Ir层。
20.如权利要求18所述的存储器件，其中所述扩散阻挡膜是TiAlN膜和TiN膜中的一种。
21.一种存储器件，其包括：
衬底；
形成在所述衬底上的晶体管；以及
连接到所述晶体管的电容器，
其中所述电容器包括：
下电极，该下电极是由贵金属合金氧化物构成的单层；
形成在所述下电极上的介质膜；以及
形成在所述介质膜上的上电极。
22.如权利要求21所述的存储器件，其中所述贵金属合金氧化物是由Pt和Ir构成的合金的氧化物。
23.如权利要求21所述的存储器件，其中所述下电极形成在贵金属层上。
24.如权利要求21所述的存储器件，其进一步包括：
将所述电容器连接到所述晶体管上的连接构件；以及
插入在所述连接构件和所述下电极之间的扩散阻挡膜。
25.如权利要求23所述的存储器件，其中所述贵金属层是Ir层。
26.如权利要求24所述的存储器件，其中所述扩散阻挡膜是TiAlN膜和TiN膜中的一种。
27.一种制造电容器的方法，其中依次堆叠下电极，介质膜和上电极，其中采用贵金属合金将所述下电极形成为单层。
28.如权利要求27所述的方法，其进一步包括在贵金属层上形成所述下电极。
29.如权利要求27所述的方法，其中所述介质膜是PZT膜。
30.如权利要求29所述的方法，其中所述PZT膜由CVD、ALD以及溅射法中的一种形成。
31.如权利要求29所述的方法，其中所述PZT膜掺有稀土元素。
32.如权利要求29所述的方法，其中将硅酸盐添加到所述PZT膜中。
33.如权利要求27所述的方法，其中采用多个靶或者合金靶形成所述下电极。
34.如权利要求27所述的方法，其中所述贵金属合金由Pt和Ir形成。
35.一种制造电容器的方法，其中依次堆叠下电极、介质膜以及上电极，其中采用贵金属合金氧化物将所述下电极形成为单层。
36.如权利要求35所述的方法，其进一步包括在贵金属层上形成下电极。
37.如权利要求35所述的方法，其中所述介质膜是PZT膜。
38.如权利要求37所述的方法，其中所述PZT膜由CVD、ALD以及溅射法中的一种形成。
39.如权利要求37所述的方法，其中所述PZT膜掺有稀土元素。
40.如权利要求37所述的方法，其中将硅酸盐添加到所述PZT膜中。
41.如权利要求35所述的方法，其中形成所述下电极进一步包括形成贵金属合金以及氧化所述贵金属合金。
42.如权利要求41所述的方法，其中采用多个靶或者合金靶形成所述贵金属合金。
43.如权利要求41所述的方法，其中所述贵金属合金由Pt和Ir形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR4681/2004 | 2004-01-26 | ||
| KR1020040004681A KR100590536B1 (ko) | 2004-01-26 | 2004-01-26 | 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1652336A true CN1652336A (zh) | 2005-08-10 |
Family
ID=34793311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2005100565667A Pending CN1652336A (zh) | 2004-01-26 | 2005-01-26 | 半导体器件的电容器、存储器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050161726A1 (zh) |
| JP (1) | JP2005217407A (zh) |
| KR (1) | KR100590536B1 (zh) |
| CN (1) | CN1652336A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101681883B (zh) * | 2007-06-14 | 2011-07-06 | 富士通半导体股份有限公司 | 半导体装置的制造方法以及半导体装置 |
| US8173989B2 (en) | 2007-05-30 | 2012-05-08 | Samsung Electronics Co., Ltd. | Resistive random access memory device and methods of manufacturing and operating the same |
| CN102136478B (zh) * | 2007-06-14 | 2012-06-20 | 富士通半导体股份有限公司 | 半导体装置的制造方法以及半导体装置 |
| US8350247B2 (en) | 2006-11-16 | 2013-01-08 | Samsung Electronics Co., Ltd. | Resistive random access memory having a solid solution layer and method of manufacturing the same |
| US8525142B2 (en) | 2006-05-04 | 2013-09-03 | Samsung Electronics Co., Ltd. | Non-volatile variable resistance memory device and method of fabricating the same |
| WO2019153641A1 (zh) * | 2018-02-07 | 2019-08-15 | 华中科技大学 | 一种基于可控纳米裂纹的器件及其制备方法和控制方法 |
| CN110323209A (zh) * | 2018-03-28 | 2019-10-11 | 台湾积体电路制造股份有限公司 | 金属-绝缘体-金属电容器、包含其的半导体结构及其制作方法 |
| CN115881702A (zh) * | 2023-02-28 | 2023-03-31 | 北京大学 | 一种利用合金电极调控氧化铪基铁电材料铁电性的方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4952148B2 (ja) | 2006-08-29 | 2012-06-13 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP4845126B2 (ja) * | 2007-02-16 | 2011-12-28 | ラピスセミコンダクタ株式会社 | 強誘電体メモリセルおよび強誘電体メモリセルの製造方法 |
| KR20120030370A (ko) * | 2009-04-16 | 2012-03-28 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | 도핑된 산화지르코늄 커패시터 물질 및 구조체 |
| US9159551B2 (en) * | 2009-07-02 | 2015-10-13 | Micron Technology, Inc. | Methods of forming capacitors |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6052271A (en) * | 1994-01-13 | 2000-04-18 | Rohm Co., Ltd. | Ferroelectric capacitor including an iridium oxide layer in the lower electrode |
| US5700739A (en) * | 1995-08-03 | 1997-12-23 | Taiwan Semiconductor Manufacturing Company Ltd | Method of multi-step reactive ion etch for patterning adjoining semiconductor metallization layers |
| JP3452763B2 (ja) * | 1996-12-06 | 2003-09-29 | シャープ株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
| JP3454058B2 (ja) * | 1996-12-11 | 2003-10-06 | 富士通株式会社 | 半導体メモリおよびその製造方法 |
| WO1998044551A1 (fr) * | 1997-03-27 | 1998-10-08 | Hitachi, Ltd. | Dispositif a semi-conducteur et procede de fabrication de ce dernier |
| US6462931B1 (en) * | 1997-10-23 | 2002-10-08 | Texas Instruments Incorporated | High-dielectric constant capacitor and memory |
| TW410402B (en) * | 1998-02-06 | 2000-11-01 | Sony Corp | Dielectric capacitor and method of manufacturing same, and dielectric memeory using same |
| US6600185B1 (en) * | 1999-03-10 | 2003-07-29 | Oki Electric Industry Co., Ltd. | Ferroelectric capacitor with dielectric lining, semiconductor memory device employing same, and fabrication methods thereof |
| WO2003023858A1 (fr) * | 2001-09-05 | 2003-03-20 | Seiko Epson Corporation | Memoire ferroelectrique et procede de production de cette memoire |
| KR20030025671A (ko) * | 2001-09-22 | 2003-03-29 | 주식회사 하이닉스반도체 | 커패시터의 제조방법 |
| US6797642B1 (en) * | 2002-10-08 | 2004-09-28 | Novellus Systems, Inc. | Method to improve barrier layer adhesion |
-
2004
- 2004-01-26 KR KR1020040004681A patent/KR100590536B1/ko not_active IP Right Cessation
-
2005
- 2005-01-26 CN CNA2005100565667A patent/CN1652336A/zh active Pending
- 2005-01-26 US US11/042,111 patent/US20050161726A1/en not_active Abandoned
- 2005-01-26 JP JP2005018219A patent/JP2005217407A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8525142B2 (en) | 2006-05-04 | 2013-09-03 | Samsung Electronics Co., Ltd. | Non-volatile variable resistance memory device and method of fabricating the same |
| US8350247B2 (en) | 2006-11-16 | 2013-01-08 | Samsung Electronics Co., Ltd. | Resistive random access memory having a solid solution layer and method of manufacturing the same |
| US8173989B2 (en) | 2007-05-30 | 2012-05-08 | Samsung Electronics Co., Ltd. | Resistive random access memory device and methods of manufacturing and operating the same |
| CN101681883B (zh) * | 2007-06-14 | 2011-07-06 | 富士通半导体股份有限公司 | 半导体装置的制造方法以及半导体装置 |
| US8102022B2 (en) | 2007-06-14 | 2012-01-24 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method and semiconductor device |
| CN102136478B (zh) * | 2007-06-14 | 2012-06-20 | 富士通半导体股份有限公司 | 半导体装置的制造方法以及半导体装置 |
| US8513100B2 (en) | 2007-06-14 | 2013-08-20 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method and semiconductor device |
| WO2019153641A1 (zh) * | 2018-02-07 | 2019-08-15 | 华中科技大学 | 一种基于可控纳米裂纹的器件及其制备方法和控制方法 |
| CN110323209A (zh) * | 2018-03-28 | 2019-10-11 | 台湾积体电路制造股份有限公司 | 金属-绝缘体-金属电容器、包含其的半导体结构及其制作方法 |
| CN110323209B (zh) * | 2018-03-28 | 2021-03-02 | 台湾积体电路制造股份有限公司 | 金属-绝缘体-金属电容器、包含其的半导体结构及其制作方法 |
| CN115881702A (zh) * | 2023-02-28 | 2023-03-31 | 北京大学 | 一种利用合金电极调控氧化铪基铁电材料铁电性的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005217407A (ja) | 2005-08-11 |
| US20050161726A1 (en) | 2005-07-28 |
| KR100590536B1 (ko) | 2006-06-15 |
| KR20050076895A (ko) | 2005-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1652336A (zh) | 半导体器件的电容器、存储器件及其制造方法 | |
| CN1204625C (zh) | 铁电电容器和半导体器件 | |
| US8528175B2 (en) | Methods of forming capacitors | |
| CN1738052A (zh) | 铁电存储器和铁电电容器以及其制造方法 | |
| JP2008270313A (ja) | 半導体記憶素子 | |
| KR100504318B1 (ko) | 전자재료,그제조방법,유전체커패시터,불휘발성메모리및반도체장치 | |
| KR19990013720A (ko) | 강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀 | |
| CN1519939A (zh) | 铁电电容器及其制造方法 | |
| JPH10135362A (ja) | 薄膜半導体ゲート電極を使用した強誘電性トランジスタおよびその製造方法 | |
| CN101461037A (zh) | 用于微电子装置的电组件及形成所述电组件的方法 | |
| CN1677676A (zh) | 半导体器件 | |
| CN1536648A (zh) | 存储器的制造方法和存储器 | |
| CN1292931A (zh) | 铁电电容器与半导体器件 | |
| CN1744320A (zh) | 半导体器件及其制造方法 | |
| CN1165974C (zh) | 微电子结构,其制法及其在存储单元内的应用 | |
| US6297085B1 (en) | Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory | |
| US20030213985A1 (en) | Ferroelectric capacitor, method of manufacturing same, and semiconductor memory device | |
| US20070231948A1 (en) | Semiconductor device and method of manufacturing the same | |
| US6483691B1 (en) | Capacitor and method for manufacturing the same | |
| CN1918704A (zh) | 半导体装置及其制造方法 | |
| CN1315191C (zh) | 电容元件及半导体存储装置 | |
| CN1695247A (zh) | 铁电体电容器及其制造方法 | |
| JP2008166486A (ja) | 半導体記憶素子 | |
| CN1909194A (zh) | 材料层与电容器和半导体存储器及其制造方法 | |
| TW202412270A (zh) | 半導體記憶裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20050810 |