CN1288742C - 半导体存储器件的制造方法 - Google Patents

半导体存储器件的制造方法 Download PDF

Info

Publication number
CN1288742C
CN1288742C CNB031064825A CN03106482A CN1288742C CN 1288742 C CN1288742 C CN 1288742C CN B031064825 A CNB031064825 A CN B031064825A CN 03106482 A CN03106482 A CN 03106482A CN 1288742 C CN1288742 C CN 1288742C
Authority
CN
China
Prior art keywords
dielectric
capacitor
film
watch
dog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031064825A
Other languages
English (en)
Other versions
CN1479366A (zh
Inventor
彦坂幸信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1479366A publication Critical patent/CN1479366A/zh
Application granted granted Critical
Publication of CN1288742C publication Critical patent/CN1288742C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种半导体存储器件的制造方法。该器件的半导体衬底上提供有电容器，电容器具有以下叠层结构：第一导电膜制成的下电极、电介质膜制成的电容器电介质膜以及第二导电膜制成的上电极。该方法包括以下步骤：形成绝缘膜，在绝缘膜上形成电容器，在绝缘膜上形成电介质监控器，电介质监控器具有与电容器相同的材料并具有相同的层结构，在形成电容器的步骤中间测量电介质监控器的特性，并根据电介质监控器特性的测量结果评估电容器。

Description

半导体存储器件的制造方法
技术领域
本发明涉及半导体存储器件的制造方法，特别涉及使用铁电材料作为电容器的介电膜的非易失性半导体存储器(FeRAM：铁电随机存取存储器)的制造方法。
背景技术
制造FeRAM的存储芯片之后，进行监控器测试(monitor test)和器件测试(device test)以便确定是否可以将芯片交货。
图1示出了含有这些测试的FeRAM制造步骤的流程图。
通过依次进行形成控制MOS晶体管的CMOS工艺、在控制MOS晶体管上形成铁电容器的铁电工艺、以及在电容器上形成布线的布线工艺而完成FeRAM芯片。然后，在晶片状态下相继进行作为第一交货判断测试的监视测试和作为第二交货判断测试的器件测试。然后，如果在监控器测试或器件测试中芯片被确定为有缺陷，那么具有该芯片的晶片被废弃或者从第一CMOS工艺开始再次进行制造。
通过使用并联连接各具有与主芯片相同结构的电路元件的单元测试图形，并测量晶体管特性、接触电阻、布线电阻、布线间泄漏、铁电容器特性等，进行监控器测试。如果这些测量值在标准内，那么这种芯片确定为无缺陷，如果这些测量值在标准之外，那么这种芯片确定为有缺陷。
以上测量项目中的铁电容器特性为剩余电介质极化(QSW)的量、有效剩余电介质极化(Qeff)的量、饱和电压(V90)、电容器漏电流(Lcap)、电容器电容(Ccap)之类的铁电容器特性。通过使用专利申请公开(KOKAI)Hei 11-176195中介绍的单元测试图形测量这些测量项目。这些测量项目对评估如铁电物质的结晶度和组分等结果特别有效。
器件测试包括测量输入保护电路的工作状态的直流电流测试、测量外围电路和所有单元的工作状态的交流电流测试、以及检查是否能保持铁电容器的数据的保持测试。根据预定的标准评估测试结果以确定芯片是有缺陷还是无缺陷。
同时，在FeRAM中，铁电容器的特性特别重要，此外，由于FeRAM是非易失性存储器，因此保持测试的结果也很重要。铁电容器的形成步骤是影响铁电容器的特性和保持性能(数据保持能力)的最重要工艺。
然而，即使在铁电容器的形成步骤中存在问题，也必须进行制造步骤直到最终步骤而完成FeRAM，以便进行现有技术中的上述交货判断。因此，如果根据测试的结果器件确定为有缺陷，那么成品率降低，此外进行制造步骤需要的工时也完全浪费了，由此生产量降低。在这种情况下，如果在中间步骤存在问题，那么希望在较早阶段做出交货判断，不必继续进行步骤直到最终的制造步骤。
发明内容
本发明的一个目的是提供一种半导体存储器件的制造方法，如果在制造步骤的中间产生问题，通过将问题在早期阶段反馈到制造步骤，能够提高成品率和增加生产量。
在半导体衬底上提供有电容器的半导体存储器件的制造方法中(电容器具有以下叠层结构：第一导电膜制成的下电极、介电膜制成的电容器介电膜、以及第二导电膜制成的上电极)，本发明的半导体存储器件制造方法的特征在于包括以下步骤：在半导体衬底上形成绝缘膜；在绝缘膜上形成电容器；在绝缘膜上形成电介质监控器(dielectric monitor)，电介质监控器与电容器的材料相同并具有相同的层结构；在形成电容器的工艺中间测量电介质监控器的特性；以及根据电介质监控器特性的测量结果评估电容器；其中，没有构图的第一导电膜作为电介质监控器的第一电极，构图的电介质膜作为监控器的电介质膜，构图的第二导电膜作为其第二电极。
同时，在这种情况下，即当形成电容器过程中产生工艺故障时，剩余电介质极化的量不能满足标准，则需要在相关的步骤中立即确定加工中的晶片是否应废弃掉或者这种晶片是否应重新制造(reproduce)。然而在现有技术中，在所有的制造步骤完成之后通过监控器测试或器件测试得出交货决定。因此，如果晶片被重新制造，那么重新制造操作变得复杂，导致成品率下降。此外，产生问题的相关步骤之后的后续制造步骤中消耗的工时就浪费了，由此降低了生产量。
除了形成电容器的步骤之外，本发明还包括形成电介质监控器的步骤。此外它进一步包括在形成电容器的工艺中间测量电介质监控器的特性的步骤，以及根据电介质监控器特性的测量结果评估电容器的步骤。
由于在形成电容器的工艺中间测量电介质监控器的特性，因此借助如剩余电介质极化(QSW)的量等的电容器特性测量值可以检测电介质膜的结晶性异常、组分等。因此，在电容器的形成完成之前，可以评估电容器以在较早阶段确定是否继续电容器的形成步骤，或者相关的晶片是否应废弃掉，或者步骤是否应返回到重新制造电容器的步骤。即使在电容器的形成工艺中产生故障，评估也可以避免产生故障的相关步骤之后的后续制造步骤中工时的浪费，由此提高了生产量。此外，如果选择了重新制造，只需重复产生缺陷的制造步骤，由此可以简化重新制造操作，也可以提高成品率。
此外，借助如剩余电介质极化(QSW)的量等的电容器特性测量值可以预测电容器的保持特性等的成品率。因此，仅有高成品率的加工中晶片被选择性地转到后面的步骤，由此可以提高器件成品率。
在本发明的另一方面，提供在半导体衬底上提供有电容器的半导体存储器件的制造方法，所述电容器具有由第一导电膜制成的下电极、电介质膜制成的电容器电介质膜以及第二导电膜制成的上电极构成的叠层结构，该方法包括以下步骤：在半导体衬底上形成绝缘膜；在绝缘膜上选择性地形成第三导电膜；在绝缘膜和第三导电膜上依次形成第一导电膜、电介质膜和第二导电膜；在绝缘膜上通过构图第二导电膜、电介质膜和第一导电膜形成具有上电极、电介质膜和下电极的电容器，也在第三导电膜上形成具有构图的第二导电膜作为第二电极、构图的电介质膜作为监控器电介质膜、构图的第一导电膜作为第一电极的电介质监控器，暴露出电介质监控器周围的第三导电膜；测量所述电介质监控器的特性；以及根据所述电介质监控器特性的测量结果评估所述电容器。
附图说明
图1示出了现有技术中半导体存储器件的制造步骤的流程图；
图2A到2G示出了根据本发明的一个实施例半导体存储器件的制造步骤的在位线延伸方向的剖面图；
图3示出了根据本发明的一个实施例半导体存储器件的制造步骤的流程图；
图4A示出了根据本发明的一个实施例半导体存储器件的电容器的剖面图，图4B示出了根据本发明的实施例半导体存储器件的电介质监控器的剖面图；
图5示出了根据本发明的一个实施例，半导体存储器件电介质监控器中剩余电介质极化的量与单元测试图形中剩余电介质极化的量之间的相关曲线图；以及
图6示出了根据本发明的一个实施例，半导体存储器件电介质监控器中剩余电介质极化的量与单元测试图形中保持成品率(retentionyield)之间的相关曲线图。
优选实施例的介绍
下面参考附图介绍本发明的一个实施例。
(半导体存储器件的制造方法的说明)
图2A到2G示出了根据本发明的一个实施例说明半导体存储器件(FeRAM)的制造步骤的在位线延伸方向的剖面图。左侧图示出了存储区域A，右侧图示出了监控器区域B。图4A和4B分别示出了电容器和电介质监控器的剖面图。此外，图3示出了根据本发明的一个实施例半导体存储器件的制造步骤的流程图。
在这种情况下，在形成主芯片的电路元件的同时，在监控器区域中形成单元测试图形。单元测试图形由各具有与主芯片相同结构的电路元件并联连接而成。但下面省略了对它的进一步介绍。
首先，下面介绍直到得到图2A所示剖面结构需要的所谓的CMOS步骤。
在图2A中，通过LOCOS(硅的局部氧化)方法，元件隔离绝缘膜2形成在p型硅衬底(半导体衬底)的表面上。在这种情况下，作为元件隔离绝缘膜2，除了通过LOCOS法形成的氧化硅膜之外，还可以使用STI(浅沟槽隔离，Shallow Trench Isolation)。
形成这种元件隔离绝缘膜2之后，通过将p型杂质和n型杂质选择性地引入硅衬底1的存储区域A内，在存储区域A的有源区中形成第一p阱3。此外，第二p阱(未示出)形成在要形成存储区域A的电容器的区域的附近。
然后，通过热氧化硅衬底1的各有源区表面，形成用做栅极绝缘膜4的氧化硅膜。
之后，在硅衬底1的整个表面上依次形成非晶硅膜和硅化钨膜，覆盖元件隔离绝缘膜2和栅极绝缘膜4。然后，通过光刻法将非晶硅膜和硅化钨膜构图成预定形状。由此，栅电极5a，5b形成在有源区中，此外引线(未示出)形成在元件隔离绝缘膜2上。
在存储区域A上，两个栅电极5a，5b几乎平行地排列在第一p阱3上。这些栅电极5a，5b作为延伸到元件隔离绝缘膜2上的字线WL。
在这里，可以不用构成栅电极5a，5b的非晶硅膜，而形成多晶硅膜。
然后，通过将n型杂质离子注入到栅电极5a，5b两侧存储区域A的第一p阱3中，形成作为n沟道MOS晶体管的源/漏极的n型杂质扩散区6a，6b。
此后，绝缘膜形成在硅衬底1的整个表面上。之后，通过深蚀刻(etch back)绝缘膜，侧壁绝缘膜7留在栅电极5a，5b的侧部。绝缘膜例如由通过CVD法形成的氧化硅(SiO2)膜制成。
然后，通过等离子体增强CVD法，在硅衬底1的整个表面上形成氮氧化硅(SiON)膜(未示出)作为覆盖膜。
接着，使用TEOS气体通过等离子体增强CVD法将氧化硅(SiO2)膜淀积到约1.0μm的厚度。该氧化硅膜用做第一层间绝缘膜8。
接下来，为了使第一层间绝缘膜8致密化，在大气压氮气氛中700℃的温度下将这种第一层间绝缘膜8退火30分钟。然后，通过CMP(化学机械抛光)法抛光第一层间绝缘膜8而使第一层间绝缘膜8的上表面平面化。
之后，通过光刻法构图第一层间绝缘膜8，以形成深度分别达到n型杂质扩散区6a，6b的孔8a，8b。然后，通过溅射法依次在第一层间绝缘膜8的上表面上和孔8a，8b中形成20nm厚的Ti(钛)膜和50nm厚度的TiN(氮化钛)膜。接着，通过CVD法将W(钨)膜淀积在TiN膜上，使之具有能完全掩埋孔8a，8b的厚度。
随后，通过CMP法依次抛光W膜、TiN膜以及Ti膜直到露出第一层间绝缘膜8的上表面。所述抛光之后，留在孔8a，8b中的W膜等作为接触栓塞9a，9b。
在存储区域A的第一p阱3中，以后将介绍的位线联结到形成在n型杂质扩散区6a上的第一接触栓塞9a，第一接触栓塞9a位于两个栅电极5a，5b之间。然后，以后将介绍的电容器上电极连接到其余两个第二接触栓塞9b。
这里，形成孔8a，8b之后，杂质可以离子注入到n型杂质扩散区6a，6b内以补偿所述接触。
接下来，介绍包括简化的监控器测试的电容器形成步骤，即所谓的铁电工艺。这里，单元测试图形(cell test pattern)也形成在监控器区域中。单元测试图形由并联连接的多个铁电容器组成，每个电容器分别与存储器的铁电容器具有相同的形状。但这里省略了进一步的介绍。
最近提供电介质监控器而不使用单元测试图形以简化监控器测试的原因是使针形电极直接接触监控器的电极进行测量成为可能。相反，由于单元测试图形和存储区域A中的电容器一样尺寸很小，因此很难测量，必须重新形成用于测量的引线电极。
首先，如图2B所示，为了防止接触栓塞9a，9b氧化，使用硅烷(SiH4)通过等离子体增强CVD法，在第一层间绝缘膜8和接触栓塞9a，9b上形成100nm厚度的SiON膜10。然后，使用TEOS和氧作为反应气体通过等离子体增强CVD法在SiON膜10上形成150nm厚度的SiO2膜11。这里，SiON膜10也具有防止湿气渗入第一层间绝缘膜8内的功能。
之后，为了使SiON膜10和SiO2膜11致密化，在大气压氮气氛中650℃的温度下将这些膜退火30分钟。
接着，在SiO2膜11上依次形成Ti膜和Pt(铂)膜，形成具有双层结构的第一导电膜12。通过DC溅射法形成Ti膜和Pt膜。
这里，Ti膜的厚度设置为约10到30nm，Pt膜的厚度设置为约100到300nm。例如，Ti膜的厚度设置为约20nm，Pt膜的厚度设置为约175nm。这里，第一导电膜12可由铱、钌、氧化钌、氧化铱、氧化钌锶(SrRuO3)等制成的膜形成。
随后，通过RF溅射法在第一导电膜12上形成厚度100到300nm的电介质膜13，例如200nm。电介质膜13由铁电材料的锆钛酸铅(PZT；Pb(Zr1-xTix)O3)制成。
接下来，为了使构成电介质膜13的PZT结晶，在氧气氛中650℃到850℃的温度下进行RTA(快速热退火)30到120秒钟。例如，在700℃的温度下进行退火60秒钟。
作为铁电材料的形成方法，除了以上的溅射法之外，还有旋压(spin-on)法、溶胶-凝胶(sol-gel)法、MOD(金属有机淀积)法、以及MOCVD法。此外，作为铁电材料，除了PZT，还可以使用钛酸锆酸镧铅(PLZT)、SrBi2(TaxNb1-x)2O9(其中0＜x＜1)、Bi4Ti2O12等。这里，如果是制造DRAM而非FeRAM，那么，代替以上的铁电材料，可以使用如(BaSr)TiO3(BST)、钛酸锶等高介电材料。
然后，通过溅射法在电介质膜13上形成100到300nm厚度的氧化铱(IrO2)膜作为第二导电膜14。例如，第二导电膜14的厚度设置为200nm。这里，可以使用铂或氧化钌锶作为第二导电膜14。
之后，如图2C所示，构图第二导电膜14，在存储区域A中形成多个电容器上电极14a。沿下面将介绍的字线WL的延伸方向和位线的延伸方向，垂直并横向地对准电容器上电极14a。电容器上电极14a具有1.6μm×1.9μm的尺寸，它的面积约3μm2。电容器上电极14a形成在p阱3的附近，数量与形成在存储区域A中的MOS晶体管一样多。
此时，电介质监控器的上电极14b同时形成在监控器区域B中。电介质监控器的上电极14b具有50μm×50μm的尺寸，它的面积约2500μm2。
接着，如图2D所示，构图电介质膜13，形成由条形电介质膜组成的电容器电介质膜13a。条形电介质膜在多个电容器上电极14a下在字线WL方向连续地延伸。此时，构图同时形成由构图的电介质膜13b制成的电介质监控器的监控器电介质膜。完成该步骤就形成了电介质监控器15，其具有作为第一电极的未构图的第一导电膜12、作为监控器电介质膜13b的构图电介质膜、以及作为第二电极14b的构图的第二导电膜。电介质监控器15的剖面结构显示在图4B中。从图14中省略了保护绝缘膜16。此时，由于没有进行第一导电膜12的构图，因此还没有形成电容器下电极，因此电容器才完成一半。
接下来，介绍使用图2D所示的电介质监控器15的简化监控器测试。根据本实施例的简化的监控器测试，对监控器中的剩余电介质极化(QSW)的量进行测量。监控器中的QSW用于确定存储区域A中的剩余电介质极化(QSW)的量与电容器的保持特性的成品率之间的相关性。在下面的“测量项目及可用测量项目评估的评估项目的说明”中介绍这些相关数据。
测量电路是公知的sawyer-tower电路。具体地，如图2E所示，针形电极51a，51b分别接触电介质监控器15的第二电极14b和第一电极12，脉冲发生器也连接到第一电极12，一个负载电容器连接到第二电极14b。负载电容器对应于具有5.6nF电容值的电容器。测量时，脉冲发生器提供具有1μs脉冲宽度和5V电压的脉冲。测量方法更详细的内容介绍在S.D.TRAYNOR，T.D.HANDNAGY以及L.KAMMERDINER的Integrated Ferroelectrics，1997，16卷，66-76页等中。
这样，测量电介质监控器15中的剩余电介质极化(QSW)的量，并与电介质监控器15中的剩余电介质极化(QSW)量的预定参考值(下限)比较。
之后，如果电介质监控器15中的剩余电介质极化(QSW)量不能满足参考值，那么相关的晶片被废弃，并制备新晶片(已进行了CMOS步骤)，然后从铁电工艺重新开始步骤，否则相关的芯片不被废弃，重新制造电容器。如果重新制造电容器，则除去电容器上电极14a和电容器电介质膜13a，然后在未构图的第一导电膜上重新形成电介质膜13和第二导电膜14。然后，借助图2C到2E的步骤再次进行电容器电介质膜13a的评估。重复这些步骤直到电介质监控器15中的剩余电介质极化(QSW)量满足参考值。
同时，如果电介质监控器15中的剩余电介质极化(QSW)量满足参考值，那么电容器的电介质膜确定为正常形成。然后，步骤进行到后续步骤。也就是，通过对还没有构图的第一导电膜12进行构图，形成电容器下电极12a。接下来，介绍这些步骤。
为了除去进行简化的监控器测试之后由于接触针形电极51a，51b而带到芯片上的污染物如颗粒等，进行洗涤工艺。
随后，将硅衬底放入氧气氛中，接着通过在350℃的衬低温度下加热硅衬底60分钟进行预处理退火。
然后，如图2E所示，通过RF溅射设备在电容器上电极14a、电容器电介质膜13a以及第一导电膜12上形成由20到100nm厚度，例如50nm厚度的氧化铝制成的保护绝缘膜16。在压力为7.5毫乇的气氛中，将RF功率设置为例如2kW，形成氧化铝。
之后，在保护绝缘膜16上形成条形抗蚀剂图形(未示出)。条形抗蚀剂图形在字线WL方向覆盖电容器电介质膜13a和电容器上电极14a。随后使用抗蚀剂图形作为掩模依次蚀刻保护绝缘膜16和第一导电膜12。因此，如图2F所示，形成了在多个电容器电介质膜13a下穿过、也用做布线的电容器下电极12a。此时，也对电介质监控器的第一导电膜12进行构图，形成电介质监控器的构图的第一电极12b。
下电极12a具有从条形电介质膜13a伸出的接触区。此外，保护绝缘膜16具有从上侧覆盖电容器上电极14a、电容器电介质膜13a以及电容器下电极12a的形状。构图电容器下电极12a之后，将硅衬底1放入氧气氛中，然后在650℃的衬底温度下进行60分钟提高电容器电介质膜13a和监控器电介质膜13b的膜质量的工艺。
铁电容器17由根据以上步骤形成的电容器下电极12a、电容器电介质膜13a以及电容器下电极12a构成。铁电容器17的剖面结构显示在图4A中。这里，从图4A中省略了保护绝缘膜16。在存储区域A中，铁电容器17形成得与MOS晶体管一样多。
接下来，介绍直到图2G所示结构的形成步骤，即布线步骤。
首先，在整个表面上形成具有TEOS膜和SOG(旋装玻璃，spin-on-glass)制成的双层结构并具有300nm厚度的第二层间绝缘膜18以覆盖铁电容器17。
然后，通过光刻法构图第二层间绝缘膜18和保护绝缘膜16，在铁电容器17的上电极14a上形成接触孔18a。
此外，通过光刻法构图第二层间绝缘膜18、保护绝缘膜16、SiON膜10以及SiO2膜11，在存储区域A中第一p阱3的两端附近的第二接触栓塞9b上形成接触孔18b。此外，接触孔18c，18d分别形成在电介质监控器15的第二电极14b和第一电极12b上的第二层间绝缘膜18和保护绝缘膜16中。
在以下条件下蚀刻第二层间绝缘膜18：分别以618sccm、67sccm以及32sccm的速度将Ar、CF4以及C4F8引入到蚀刻气氛中，气氛压力为350毫乇，RF电源功率设置为1kW，蚀刻时间设置为26秒。此外，在以下条件下蚀刻保护绝缘膜16：分别以596sccm、16sccm以及24sccm的速度将Ar、CHF3以及CF4引入到蚀刻气氛中，气氛压力为1000毫乇，RF电源功率设置为900W，蚀刻时间设置为22秒。此外，在以下条件下蚀刻SiO2膜11和SiON膜10：分别以618sccm、67sccm以及32sccm的速度将Ar、CF4以及C4F8引入到蚀刻气氛中，气氛压力为350毫乇，RF电源功率设置为1kW，蚀刻时间设置为60秒。
接下来，通过溅射法在第二层间绝缘膜18上和接触孔18a到18d中形成例如125nm厚度的TiN膜。然后，在存储区域A中，通过光刻法构图TiN膜，形成第一局部布线19a，局部布线19a借助接触孔18a，18b电连接位于第一p阱3两端附近的第二接触栓塞9b和上电极14a，如图2G所示。同时，构图形成第二局部布线19b，第二局部布线19b借助电介质监控器15的上电极14b上的接触孔18c延伸到上电极14b的周边，此外也形成了第三局部布线19c，第三局部布线19c借助电介质监控器15的第一电极12b上的接触孔18d延伸到下电极12b的周边。
这里，第一局部布线19a为第一层金属布线。
然后，形成厚度15到100nm由氧化铝组成的保护绝缘膜，覆盖从第一到第三局部布线19a到19c以及第二层间绝缘膜18的所有表面。随着膜厚度变厚，保护绝缘膜可以提高铁电容器17的压印速率(imprint rate)。然而，它有时使得难以进行含有后加工的、用于在保护绝缘膜中形成接触孔以连接以后将介绍的第二层金属布线和衬底的蚀刻。此时，保护绝缘膜的膜厚度最好设置为约20nm。
随后，使用TEOS通过等离子体增强CVD方法在保护绝缘膜上形成由SiO2组成并且厚度为200到400nm的层间绝缘膜。然后，在含有N2O的气氛中在350℃下加热层间绝缘膜的表面层。在图2G中，具有两层的上述绝缘膜称做第三层间绝缘膜，由参考数字20表示。
接着，使用抗蚀剂图形(未示出)通过光刻法对存储区域A中从第三层间绝缘膜20到SiON膜10的各膜进行构图。由此，在第一p阱3的中间位置中第一接触栓塞9a上形成孔20a。
通过蚀刻步骤，使用相同的干蚀刻设备，形成第三层间绝缘膜20及其下面各层膜中的孔20a。
例如，在以下条件下蚀刻第三层间绝缘膜20的层间绝缘膜：分别以618sccm、67sccm以及32sccm的速度将Ar、CF4以及C4F8引入到蚀刻气氛中，气氛压力为350毫乇，RF电源功率设置为1kW，蚀刻时间设置为26秒。此外，在以下条件下蚀刻第三层间绝缘膜20的保护绝缘膜：分别以596sccm、16sccm以及24sccm的速度将Ar、CHF3以及CF4引入到蚀刻气氛中，气氛压力为1000毫乇，RF电源功率设置为900W，蚀刻时间设置为22秒。此外，在以下条件下蚀刻第二层间绝缘膜18、SiO2膜11和SiON膜10：分别以618sccm、67sccm以及32sccm的速度将Ar、CF4以及C4F8引入到蚀刻气氛中，气氛压力为350毫乇，RF电源功率设置为1kW，蚀刻时间设置为60秒。
之后，在第三层间绝缘膜20和接触孔20a上和内部形成具有五层结构的金属膜，五层结构由20nm厚度的Ti膜、50nm厚度的TiN膜、500nm厚度的Al-Cu膜、5nm厚度的Ti膜和150nm厚度的TiN膜构成。然后通过光刻法构图该金属膜。
这样，在存储区域A中形成位线21。然后，存储区域A中的位线21借助孔20a连接到第一p阱3上的第一接触栓塞9a。位线21变为两层金属布线。
使用TEOS气和氧气(O2)气体通过等离子体增强CVD法在第三层间绝缘膜20、位线21等上形成SiO2膜组成并且厚度为2.0μm的第四层间绝缘膜22。
然后，通过CMP法抛光第四层间绝缘膜22的上表面以平面化。
接着，将硅衬底1放入低压气氛中，之后，在气氛中，N2O和N2气体等离子体化，随后在小于450℃例如350℃的衬底温度下将第四层间绝缘膜22暴露于等离子体3分钟或更多，优选4分钟或更多。由此，等离子体处理将抛光时渗透到第四层间绝缘膜22内的湿气排到外部，第四层间绝缘膜22成为湿气很难渗入膜内的状态。
这里，如果在第四层间绝缘膜22中产生了腔体，有时通过抛光会暴露这种空腔体。此时，抛光之后可以形成由SiO2膜组成并且厚度大于100nm的帽盖层(cap layer)(未示出)，作为第四层间绝缘膜22的上层部分。使用TEOS气体通过等离子体增强CVD法形成帽盖层，然后在350℃的衬底温度下暴露于N2O等离子体。
然后，通过溅射在第四层间绝缘膜22的上表面形成TiN膜23a。接着，在TiN膜23a上依次形成600nm厚度的Al-Cu膜23b和100nm厚度的TiN膜23c。
随后，通过构图TiN膜23c、Al-Cu膜23b以及TiN膜23a形成布线23。这里，布线23为第三层金属布线。
形成布线23之后，使用TEOS气体通过等离子体增强CVD法形成SiO2组成并且厚度例如为200nm的第一覆盖绝缘膜24，以覆盖所述第三金属布线23。接下来，使用硅烷和铵通过等离子体增强CVD法，在第一覆盖绝缘膜24上形成氮化硅组成并且厚度例如为500nm的第二覆盖绝缘膜25。
以上步骤完成了具有铁电容器17的FeRAM的基本结构。
这里，对于保护绝缘膜16或第三层间绝缘膜20的保护绝缘膜的组成材料，材料不限于氧化铝。它可以是很难渗透氢的绝缘材料，例如PZT、TiO2、AlN、Si3N4、SiON等。
然后，在晶片状态相继进行监控器测试和器件测试，之后根据预定的标准作出交货判断。
通过使用单元测试图形并测量晶体管特性、接触电阻、布线电阻、布线间泄漏、铁电容器特性等进行监控器测试。如果这些测量值在标准内，那么这种晶片确定为无缺陷，如果这些测量值在标准之外，那么这种晶片确定为有缺陷。所得工序废弃或重新制造确定为有缺陷的晶片。
作为测量以上测量项目中的铁电容器特性的监控器，使用并联连接多个电容器的单元测试图形，所述多个电容器中的每一个具有与存储单元中的电容器相同的形状。单元测试图形得到铁电容器特性的测量值，例如剩余电介质极化(QSW)的量、有效剩余电介质极化(Qeff)的量、饱和电压(V90)、电容器漏电流(Lcap)、电容器电容(Ccap)等。
器件测试由测量输入保护电路的操作状态的直流电流测试、测量周边电路和所有单元的操作状态的交流电测试、以及检查是否能保持铁电容器的数据的保持测试。根据预定的标准评估测试结果以确定晶片是有缺陷还是无缺陷。所得工序废弃或重新制造确定为有缺陷的晶片。
根据以上实施例，在同时形成电容器17和电介质监控器15的步骤中，在构图电介质膜13而形成电容器17的电容器电介质膜13a之后，在构图第一导电膜之前，测量电介质监控器15的特性，然后根据电介质监控器15的特性的测量结果评估电容器17。
由于在形成电容器17的工艺的中途测量电介质监控器的特性，因此在完成电容器17的中途，借助剩余电介质极化(QSW)的量的测量值可以检测电介质膜13的结晶性异常或组分。因此，电容器的形成完成之前，可以评估电容器以在较早阶段确定是否继续电容器的形成步骤，或者相关的晶片是否应废弃掉，或者步骤是否应返回到重新制造电容器的步骤。这样，即使在电容器的形成工艺中产生故障，评估也可以避免在产生故障的相关步骤之后的后续制造步骤中浪费工时，由此提高了生产量。此外，如果选择了重新制造，那么仅需要重复缺陷电容器的制造步骤，由此可以简化重新制造操作，也可以提高成品率。
此外，借助剩余电介质极化(QSW)的量的测量值可以预测电容器17的保持特性的成品率。因此，只有有高成品率的加工中晶片被选择性地转移到后面的步骤，由此可以提高器件成品率。
(测量项目及可用测量项目评估的评估项目的说明)
下面详细介绍，在应用于上述半导体存储器件制造方法的电容器评估方法中，电介质监控器的测量项目和可通过测量项目评估的电容器评估项目的检查结果。
图5示出了电介质监控器中的剩余电介质极化(QSW)量与单元测试图形中的剩余电介质极化(QSW)量之间的相关曲线图。图5的纵坐标表示以线性刻度表示的单元测试图形中的剩余电介质极化(QSW)量(μC/cm2)，横坐标表示以线性刻度表示的电介质监控器中的剩余电介质极化(QSW)量(μC/cm2)。
电介质监控器对应于具有图4B所示结构的监控器，电极和电介质膜的材料对应于在半导体存储器件制造方法中介绍的材料。此外，单元测试图形对应于并联连接多个电介质电容器的测试图形，每个电容器具有与存储区域中的电容器相同的结构，如图4A所示。单元测试图形中的电极和电介质膜的材料对应于电介质监控器的相同材料。此外，剩余电介质极化(QSW)量的测量电路对应于已介绍的sawyer-tower电路。
根据图5所示的结果，电介质监控器中的剩余电介质极化(QSW)量与单元测试图形中的剩余电介质极化(QSW)量之间非常相关。由于可以认为单元测试图形中的剩余电介质极化(QSW)量基本上对应于存储区域中电容器中的剩余电介质极化(QSW)量，通过测量电介质监控器中的剩余电介质极化(QSW)量可以评估存储区域中电容器中的剩余电介质极化(QSW)量。在以下基础上评估电容器中的剩余电介质极化(QSW)量：1)设置允许器件交货的电容器剩余电介质极化(QSW)量的下限；2)设置电介质监控器中的剩余电介质极化(QSW)量，对应于基于图5的所述下限；3)设置对应于以上第2)项的QSW设置值的交货标准的下限。
图6示出了电介质监控器中剩余电介质极化(QSW)的量与器件成品率之间的相关曲线图。图6的纵坐标表示以线性刻度表示的基于单元测试图形的器件成品率(％)，它的横坐标表示以线性刻度表示的电介质监控器中剩余电介质极化(μC/cm2)的量。这里，基于单元测试图形的器件成品率意味着单元测试图形的保持(数据保持特性)的成品率。为了获取对应于大范围的成品率值的数据，通过改变多种制造条件等制备样品。
电介质监控器和单元测试图形的形状和材料对应于与图5所示类似的形状和材料。此外，剩余电介质极化(QSW)量和保持特性的测量电路对应于已介绍的sawyer-tower电路。
根据图6所示的结果，电介质监控器中的剩余电介质极化(QSW)量与单元测试图形中的保持成品率之间非常相关。可以认为单元测试图形中的保持成品率基本上对应于存储区域中电容器中的保持成品率。由于该原因，可由电介质监控器中的剩余电介质极化(QSW)量的测量得到存储区域中电容器的保持的成品率。
作为保持成品率的评估标准的一个例子，如果设置95％的保持成品率为允许交货的下限，那么应用到电介质监控器中剩余电介质极化(QSW)量的下限可以设置为50μC/cm2。
通过上述说明，参考附图详细地介绍了本发明的实施例。但特定结构不限于该实施例，在不脱离本发明要点的范围内的设计变化等也包含在本发明中。
例如，在以上实施例中，电介质监控器15直接形成在半导体衬底上的SiO2膜11上。但一个第三导电膜可以夹在SiO2膜11和第一导电膜12之间。在这种情况下，构图第一导电膜12，形成具有直接位于SiO2膜11上的构图第一导电膜的下电极12a的电容器17，也形成具有位于第三导电膜上的构图第一导电膜的第一电极12b的电介质监控器15。这里，第三导电膜形成为在电介质监控器15的周围是暴露的，这样，利用该第三导电膜进行简化的监控器测试。
如果这样做的话，由于形成电容器17之后立即测量电介质监控器15的特性，因此借助剩余电介质极化(QSW)量的测量值可检测电介质膜13的结晶性异常、组分等，从而可在制造步骤转到电容器17形成工艺之后的工艺之前，在较早阶段评估电容器17。这样可得到与以上实施例相同的优点。
此外，在以上实施例中，本发明的半导体存储器件的制造方法应用于FeRAM制造方法。但本发明也可以应用于具有DRAM或其它电容器的半导体存储器件的制造方法。
此外，在以上实施例中，选择剩余电介质极化(QSW)量作为电介质监控器的测量项目，此外，选择剩余电介质极化(QSW)量和保持成品率作为电容器的评估项目。但除了剩余电介质极化(QSW)量之外，测量项目可以包括有效的剩余电介质极化(Qeff)的量、饱和电压(V90)、电容器漏电流(Lcap)、电容器电容(Ccap)。此外，测量项目可以包括电介质监控器电介质膜13b的磁滞特性、介电常数等。除了剩余电介质极化(Qsw)量和保持成品率之外，通过测量项目可以评估的评估项目可以包括对应于各测量项目的项目、疲劳(疲劳特性)等。
在简化的监控器测试中，这些测量项目可以单独或组合使用。通过组合使用这些测量项目，可以显著提高简化的监控器测试的精确度。
如上所述，根据本发明，电容器和监控器同时形成，然后在完成电容器的中途测量电介质监控器的特性，之后根据电介质监控器特性的测量结果评估电容器。
由于在完成电容器的中途测量电介质监控器的特性，因此借助如剩余电介质极化(QSW)的量等的电容器特性测量值可以检测电介质膜的结晶性异常、组分等。因此，在电容器的形成完成之前，可以评估电容器以在较早阶段确定是否继续电容器的形成步骤，或者相关的晶片是否应废弃掉，或者步骤是否应返回到重新制造电容器的步骤。这样，即使在电容器形成步骤中产生故障，通过评估也可以避免在产生故障的相关步骤之后的后续制造步骤中浪费工时，由此提高了生产量。此外，如果选择了重新制造，那么仅有缺陷制造步骤需要重新进行，由此可以简化重新制造的操作，也可以提高成品率。
此外，借助如剩余电介质极化(QSW)的量等的电容器特性测量值可以预测电容器的保持特性等的成品率。因此，只有具高成品率的加工中晶片才被选择性地转到后面的步骤，由此可以提高器件成品率。

Claims (23)

1.在半导体衬底上提供有电容器的半导体存储器件的制造方法，电容器具有由第一导电膜制成的下电极、电介质膜制成的电容器电介质膜以及第二导电膜制成的上电极构成的叠层结构，该方法包括以下步骤：
在半导体衬底上形成绝缘膜；
在绝缘膜上形成电容器；
在绝缘膜上形成电介质监控器，电介质监控器由与电容器相同的材料制成并具有相同的层结构；
在形成电容器的工艺中间测量电介质监控器的特性；以及
根据电介质监控器特性的测量结果评估电容器；
其中，没有构图的第一导电膜作为电介质监控器的第一电极，构图的电介质膜作为监控器的电介质膜，构图的第二导电膜作为其第二电极。
2.根据权利要求1的方法，其中，形成电介质监控器的步骤包括下列步骤：
通过对叠置在绝缘膜上的第一导电膜、电介质膜和第二导电膜中的第二导电膜进行构图而形成第二电极，并且
通过构图所述电介质膜形成监控器电介质膜。
3.根据权利要求2的方法，其中，在通过构图所述电介质膜形成监控器电介质膜的步骤之后，在构图第一导电膜的步骤之前，进行测量电介质监控器的特性的步骤。
4.根据权利要求1的方法，其中，如果电容器的评估结果满足预定的标准，在评估电容器的步骤之后通过对没有构图的第一导电膜进行构图而形成电容器的下电极，从而形成电容器。
5.根据权利要求4的方法，在电容器形成之后，还包括以下步骤：
形成覆盖电容器的绝缘膜；以及
在覆盖电容器的绝缘膜上形成布线。
6.根据权利要求1的方法，其中，如果电容器的评估结果不满足预定的标准，在评估电容器的步骤之后，从下述操作中选择一种：废弃具有电介质监控器的半导体衬底并用新的半导体衬底重新从第一步开始执行上面的步骤的第一操作，以及去掉电容器的上电极与电介质膜和电介质监控器的第二电极与监控器电介质膜，然后在没有构图的第一导电膜上形成新的电介质膜和新的第二导电膜的第二操作。
7.根据权利要求1的方法，其中，在测量电介质监控器的特性的步骤中，测量焊盘为第一电极和第二电极。
8.根据权利要求7的方法，其中，在测量电介质监控器的特性的步骤中，通过将针形电极分别与第一电极和第二电极接触来测量电介质监控器的特性。
9.根据权利要求1的方法，其中半导体衬底是上面形成有多个芯片的半导体晶片，电容器形成在各芯片的存储器区中，在用来将晶片分割为单个芯片的切割区或在作为各芯片的角区的监控器区中形成所述电介质监控器。
10.根据权利要求1的方法，其中，在测量电介质监控器的特性的步骤中，测量是针对电介质膜的剩余电介质极化、介电常数和磁滞的量中的至少一个进行的。
11.根据权利要求1的方法，其中半导体衬底具有一个绝缘栅场效应晶体管。
12.根据权利要求1的方法，其中所述电介质膜由铁电材料制成。
13.根据权利要求1的方法，其中电介质监控器的形状不同于电容器的形状。
14.在半导体衬底上提供有电容器的半导体存储器件的制造方法，所述电容器具有由第一导电膜制成的下电极、电介质膜制成的电容器电介质膜以及第二导电膜制成的上电极构成的叠层结构，该方法包括以下步骤：
在半导体衬底上形成绝缘膜；
在绝缘膜上选择性地形成第三导电膜；
在绝缘膜和第三导电膜上依次形成第一导电膜、电介质膜和第二导电膜；
在绝缘膜上通过构图第二导电膜、电介质膜和第一导电膜形成具有上电极、电介质膜和下电极的电容器，也在第三导电膜上形成具有构图的第二导电膜作为第二电极、构图的电介质膜作为监控器电介质膜、构图的第一导电膜作为第一电极的电介质监控器，暴露出电介质监控器周围的第三导电膜；
测量所述电介质监控器的特性；以及
根据所述电介质监控器特性的测量结果评估所述电容器。
15.根据权利要求14的方法，其中，在测量电介质监控器的特性的步骤中，测量焊盘为第三导电膜和第二电极。
16.根据权利要求15的方法，其中，在测量电介质监控器的特性的步骤中，通过将针形电极分别与第三导电膜和第二电极接触来测量电介质监控器的特性。
17.根据权利要求14的方法，如果电容器的评估结果满足预定的标准，还包括以下步骤：
形成覆盖电容器的绝缘膜；以及
在评估电容器的步骤之后，在覆盖电容器的绝缘膜上形成布线。
18.根据权利要求14的方法，其中，如果电容器的评估结果不满足预定的标准，则在评估电容器的步骤之后，从下述操作中选择一种：废弃具有所述电介质监控器的半导体衬底并用新的半导体衬底重新从第一步开始执行上面的步骤的第一操作，以及去掉电容器的上电极、电介质膜与下电极和电介质监控器的第二电极、监控器电介质膜与第一电极，然后重新在绝缘膜上形成第一导电膜、电介质膜和第二导电膜的第二操作。
19.根据权利要求14的方法，其中，半导体衬底是上面形成有多个芯片的半导体晶片，电容器形成在各芯片的存储器区中，在用来将晶片分割为单个芯片的切割区或在作为各芯片的角区的监控器区中形成所述电介质监控器。
20.根据权利要求14的方法，其中，在测量电介质监控器的特性的步骤中，测量是针对电介质膜的剩余电介质极化、介电常数和磁滞的量中的至少一个进行的。
21.根据权利要求14的方法，其中半导体衬底具有一个绝缘栅场效应晶体管。
22.根据权利要求14的方法，其中所述电介质膜由铁电材料制成。
23.根据权利要求14的方法，其中所述电介质监控器的形状不同于所述电容器的形状。
CNB031064825A 2002-08-29 2003-02-27 半导体存储器件的制造方法 Expired - Fee Related CN1288742C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP251953/2002 2002-08-29
JP2002251953A JP4267275B2 (ja) 2002-08-29 2002-08-29 半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
CN1479366A CN1479366A (zh) 2004-03-03
CN1288742C true CN1288742C (zh) 2006-12-06

Family

ID=31972716

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031064825A Expired - Fee Related CN1288742C (zh) 2002-08-29 2003-02-27 半导体存储器件的制造方法

Country Status (5)

Country Link
US (1) US6743647B2 (zh)
JP (1) JP4267275B2 (zh)
KR (1) KR100863117B1 (zh)
CN (1) CN1288742C (zh)
TW (1) TW591754B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982712B1 (ko) * 2005-10-03 2010-09-17 후지쯔 세미컨덕터 가부시키가이샤 강유전체 메모리 장치 및 그 제조 방법, 반도체 장치의제조 방법
JP2008124437A (ja) 2006-10-19 2008-05-29 Matsushita Electric Ind Co Ltd 半導体ウェハ、その製造方法、および半導体チップの製造方法
US11495293B2 (en) 2020-02-04 2022-11-08 Micron Technology, Inc. Configurable resistivity for lines in a memory device
US12062584B1 (en) * 2022-10-28 2024-08-13 Kepler Computing Inc. Iterative method of multilayer stack development for device applications

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2756254B2 (ja) * 1988-03-25 1998-05-25 キヤノン株式会社 記録装置及び再生装置
JP3385889B2 (ja) * 1996-12-25 2003-03-10 株式会社日立製作所 強誘電体メモリ素子及びその製造方法
KR100252052B1 (ko) 1997-12-03 2000-04-15 윤종용 셀 테스트 패턴을 사용하여 강유전체 기억소자의 특성을 평가하는 방법

Also Published As

Publication number Publication date
CN1479366A (zh) 2004-03-03
KR20040019846A (ko) 2004-03-06
US20040043522A1 (en) 2004-03-04
TW200403813A (en) 2004-03-01
US6743647B2 (en) 2004-06-01
JP2004095678A (ja) 2004-03-25
TW591754B (en) 2004-06-11
KR100863117B1 (ko) 2008-10-14
JP4267275B2 (ja) 2009-05-27

Similar Documents

Publication Publication Date Title
CN1148806C (zh) 电容器及其制造方法
US7812385B2 (en) Ferroelectric capacitor device and method with optimum hysteresis characteristics
CN1695248A (zh) 半导体器件的制造方法
KR101027993B1 (ko) 반도체 장치 및 그 제조 방법
JP2002094021A (ja) 半導体装置及びその製造方法
CN1677676A (zh) 半导体器件
JP2003273332A (ja) 半導体装置及びその製造方法
CN100555606C (zh) 半导体器件及其制造方法
US7312488B2 (en) Semiconductor storage device and manufacturing method for the same
JP4050004B2 (ja) 半導体装置及びその製造方法
CN1638093A (zh) 半导体器件的制造方法
CN1744320A (zh) 半导体器件及其制造方法
CN1232294A (zh) 具有改进的铁电电容特性的铁电存储器件
EP1560265B1 (en) Method of manufacturing a semiconductor device
CN1292931A (zh) 铁电电容器与半导体器件
CN101641781B (zh) 半导体装置及其制造方法
CN1288742C (zh) 半导体存储器件的制造方法
US6967368B2 (en) Ferro-electric memory device and method of manufacturing the same
CN1674286A (zh) 铁电存储器元件及其制造方法
CN1788350A (zh) 半导体装置及其制造方法
KR100914443B1 (ko) 반도체 장치 및 그 제조 방법
KR100878865B1 (ko) 반도체 장치 및 그 제조 방법
JP4067470B2 (ja) 半導体装置の製造方法
KR20070095434A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061206

Termination date: 20200227