JP2002343941A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002343941A JP2002343941A JP2001141991A JP2001141991A JP2002343941A JP 2002343941 A JP2002343941 A JP 2002343941A JP 2001141991 A JP2001141991 A JP 2001141991A JP 2001141991 A JP2001141991 A JP 2001141991A JP 2002343941 A JP2002343941 A JP 2002343941A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- acrylic resin
- ferroelectric
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Abstract
(57)【要約】
【課題】 分極特性の劣化を防止した半導体装置を提供
すること。 【解決手段】 基板１上に、少なくとも強誘電体膜また
は高誘電体膜（３３）と表面保護膜６２とを有し、表面
保護膜６２がアクリル樹脂から構成されている、半導体
装置である。
すること。 【解決手段】 基板１上に、少なくとも強誘電体膜また
は高誘電体膜（３３）と表面保護膜６２とを有し、表面
保護膜６２がアクリル樹脂から構成されている、半導体
装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体膜または
高誘電体膜を有する半導体装置およびその製造方法に関
する。
高誘電体膜を有する半導体装置およびその製造方法に関
する。
【０００２】
【従来の技術】近年、強誘電体または高誘電率を有する
誘電体材料を利用した不揮発性または大容量の半導体メ
モリ素子が開発されている。これらの誘電体材料は、金
属酸化物の焼結体からなり、反応性に富む酸素を多く含
んでいる。このような誘電体材料から容量絶縁膜を構成
してキャパシタを形成する場合、容量絶縁膜の上部電極
および下部電極には、酸化反応に対して安定な物質（例
えば、白金を主成分とする合金等）を用いることが不可
欠である。
誘電体材料を利用した不揮発性または大容量の半導体メ
モリ素子が開発されている。これらの誘電体材料は、金
属酸化物の焼結体からなり、反応性に富む酸素を多く含
んでいる。このような誘電体材料から容量絶縁膜を構成
してキャパシタを形成する場合、容量絶縁膜の上部電極
および下部電極には、酸化反応に対して安定な物質（例
えば、白金を主成分とする合金等）を用いることが不可
欠である。
【０００３】従来の半導体装置においては、キャパシタ
や層間絶縁膜などが形成された後の素子の最表面にパッ
シベーション膜が形成されるが、このパッシベーション
膜としては、一般的に、窒化シリコンや酸化シリコンか
らなるものが用いられている。なお、このようなパッシ
ベーション膜は、通常、ＣＶＤ（Chemical Vapor Depos
ition）法を用いて形成されるため、その膜中に水素や
水分が取り込まれていることが多い。
や層間絶縁膜などが形成された後の素子の最表面にパッ
シベーション膜が形成されるが、このパッシベーション
膜としては、一般的に、窒化シリコンや酸化シリコンか
らなるものが用いられている。なお、このようなパッシ
ベーション膜は、通常、ＣＶＤ（Chemical Vapor Depos
ition）法を用いて形成されるため、その膜中に水素や
水分が取り込まれていることが多い。
【０００４】また、例えばトランスファモールド方式に
よる半導体装置の樹脂封止を行う場合、充填剤（通常、
シリカ）を含む封止樹脂が用いられるが、封止樹脂に含
まれる充填剤の粒子が硬いため、封止に際してこの充填
剤が素子表面にダメージを与えてしまうことがある。加
えて、ＤＲＡＭ（Dynamic Random Access Memory）の製
造においては、充填剤に含まれる放射性成分からα線が
放出され、これがメモリのソフトエラーを引き起こすこ
とがある。
よる半導体装置の樹脂封止を行う場合、充填剤（通常、
シリカ）を含む封止樹脂が用いられるが、封止樹脂に含
まれる充填剤の粒子が硬いため、封止に際してこの充填
剤が素子表面にダメージを与えてしまうことがある。加
えて、ＤＲＡＭ（Dynamic Random Access Memory）の製
造においては、充填剤に含まれる放射性成分からα線が
放出され、これがメモリのソフトエラーを引き起こすこ
とがある。
【０００５】そこで、充填剤による素子表面へのダメー
ジを防いだり、充填材からのα線を遮蔽するために、あ
らかじめ、素子表面に有機膜であるポリイミドからなる
保護膜を形成することが一般的に行われている。また、
無機系絶縁材料からなるパッシベーション層上に、ポリ
イミドからなる保護膜を形成することも行われている。
このポリイミド表面保護膜は、通常３５０〜４５０℃程
度の温度で、ポリイミド前駆体組成物膜を加熱して硬化
させることによって形成される。
ジを防いだり、充填材からのα線を遮蔽するために、あ
らかじめ、素子表面に有機膜であるポリイミドからなる
保護膜を形成することが一般的に行われている。また、
無機系絶縁材料からなるパッシベーション層上に、ポリ
イミドからなる保護膜を形成することも行われている。
このポリイミド表面保護膜は、通常３５０〜４５０℃程
度の温度で、ポリイミド前駆体組成物膜を加熱して硬化
させることによって形成される。
【０００６】一方、強誘電体膜または高誘電体膜を用い
た半導体装置においても同様の理由から、ポリイミドの
保護膜を形成することが求められている。しかしなが
ら、現在、強誘電体膜からなる容量絶縁膜を含む半導体
装置において、ポリイミドの保護膜を採用すると、ポリ
イミドを形成するための加熱処理の際に、強誘電体膜の
分極特性が劣化してしまう。このため、実用化が困難な
状態にある。これは、ポリイミド前駆体の加熱硬化の際
に、例えばパッシベーション膜や層間絶縁膜に含まれる
水素や水分が熱によって強誘電体膜に拡散し、それによ
って、強誘電体膜の分極特性が劣化してしまうからであ
る。
た半導体装置においても同様の理由から、ポリイミドの
保護膜を形成することが求められている。しかしなが
ら、現在、強誘電体膜からなる容量絶縁膜を含む半導体
装置において、ポリイミドの保護膜を採用すると、ポリ
イミドを形成するための加熱処理の際に、強誘電体膜の
分極特性が劣化してしまう。このため、実用化が困難な
状態にある。これは、ポリイミド前駆体の加熱硬化の際
に、例えばパッシベーション膜や層間絶縁膜に含まれる
水素や水分が熱によって強誘電体膜に拡散し、それによ
って、強誘電体膜の分極特性が劣化してしまうからであ
る。
【０００７】この劣化メカニズムは、上部・下部電極の
白金が水素と作用して還元触媒として働き、酸化物であ
る強誘電体膜を還元するために生じると推測される。ま
た、水分がアルミニウムなどの配線材料と反応して水素
を発生し、キャパシタ劣化を引き起こすとも考えられて
いる（電子情報通信学会論文誌 C Vol.J83-C No.1 pp.5
3-59）。
白金が水素と作用して還元触媒として働き、酸化物であ
る強誘電体膜を還元するために生じると推測される。ま
た、水分がアルミニウムなどの配線材料と反応して水素
を発生し、キャパシタ劣化を引き起こすとも考えられて
いる（電子情報通信学会論文誌 C Vol.J83-C No.1 pp.5
3-59）。
【０００８】この問題に対して、強誘電体膜を有する半
導体装置の表面保護膜として形成するポリイミド膜を、
ポリイミド前駆体組成物膜を２３０℃〜３００℃で加熱
して硬化させて形成する方法が提案されている（特開平
１０−２７０６１１号公報参照）。この方法では、ポリ
イミド前駆体の加熱硬化温度が２３０℃〜３００℃であ
るため、強誘電体膜の分極特性劣化は比較的小さくな
る。なお、強誘電体膜と同じく、高誘電体膜にも同様の
課題が生じ得る。
導体装置の表面保護膜として形成するポリイミド膜を、
ポリイミド前駆体組成物膜を２３０℃〜３００℃で加熱
して硬化させて形成する方法が提案されている（特開平
１０−２７０６１１号公報参照）。この方法では、ポリ
イミド前駆体の加熱硬化温度が２３０℃〜３００℃であ
るため、強誘電体膜の分極特性劣化は比較的小さくな
る。なお、強誘電体膜と同じく、高誘電体膜にも同様の
課題が生じ得る。
【０００９】以下、図７および図８を参照しながら、従
来の半導体装置およびその製造方法を説明する。従来の
半導体装置の例として、１トランジスタ／１キャパシタ
のメモリセルからなる強誘電体メモリのメモリセル部の
断面模式図を図７に示す。
来の半導体装置およびその製造方法を説明する。従来の
半導体装置の例として、１トランジスタ／１キャパシタ
のメモリセルからなる強誘電体メモリのメモリセル部の
断面模式図を図７に示す。
【００１０】図７に示した半導体装置は、基板１上に形
成されたＭＯＳトランジスタ２および強誘電体キャパシ
タ３を含んでおり、これらの上に位置する配線層５およ
び第２の絶縁膜４２を覆うように、ポリイミドからなる
表面保護膜６２が形成されている。
成されたＭＯＳトランジスタ２および強誘電体キャパシ
タ３を含んでおり、これらの上に位置する配線層５およ
び第２の絶縁膜４２を覆うように、ポリイミドからなる
表面保護膜６２が形成されている。
【００１１】図７中のＭＯＳトランジスタ２は、ソース
・ドレイン領域、ポリシリコンゲートなどの公知の構成
要素から構成されている。ここでは、ＭＯＳトランジス
タ２は、ポリシリコンからなるゲート電極２１と、ゲー
ト酸化膜２２と、サイドウォール２３と、シリコン窒化
膜２４、ソース・ドレイン領域（拡散領域）２５、ＬＯ
ＣＯＳ２６などから形成されている。
・ドレイン領域、ポリシリコンゲートなどの公知の構成
要素から構成されている。ここでは、ＭＯＳトランジス
タ２は、ポリシリコンからなるゲート電極２１と、ゲー
ト酸化膜２２と、サイドウォール２３と、シリコン窒化
膜２４、ソース・ドレイン領域（拡散領域）２５、ＬＯ
ＣＯＳ２６などから形成されている。
【００１２】強誘電体キャパシタ３は、下部電極３２お
よび上部電極３４と、両電極の間に位置する強誘電体膜
３３とから構成されており、必要に応じて、電極密着層
３１が設けられる。強誘電体膜３３は、例えば、チタン
酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3；いわゆるＰ
ＺＴ）膜またはタンタル酸ストロンチウムビスマス（Ｓ
ｒＢｉ2Ｔａ2Ｏ9；いわゆるＳＢＴ）膜などの任意の材
料から構成されている。
よび上部電極３４と、両電極の間に位置する強誘電体膜
３３とから構成されており、必要に応じて、電極密着層
３１が設けられる。強誘電体膜３３は、例えば、チタン
酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3；いわゆるＰ
ＺＴ）膜またはタンタル酸ストロンチウムビスマス（Ｓ
ｒＢｉ2Ｔａ2Ｏ9；いわゆるＳＢＴ）膜などの任意の材
料から構成されている。
【００１３】第１の絶縁膜４１の絶縁膜材料としては、
例えばＢＰＳＧ（Boro-Phospho Silicate Glass）、Ｐ
ＳＧ（Phospho Silicate Glass）、Ｏ3−ＴＥＯＳ(Tetr
a ethyl ortho silicate)等を用いたシリコン酸化膜、
あるいはシリコン窒化膜が使用される。第１の絶縁膜４
１上に形成される第２の絶縁膜４２は、例えば、常圧Ｃ
ＶＤ法によるシリコン酸化膜である。第２の絶縁膜４２
上には、ＭＯＳトランジスタ２および強誘電体キャパシ
タ３に電気的に接続する配線層５が形成されている。
例えばＢＰＳＧ（Boro-Phospho Silicate Glass）、Ｐ
ＳＧ（Phospho Silicate Glass）、Ｏ3−ＴＥＯＳ(Tetr
a ethyl ortho silicate)等を用いたシリコン酸化膜、
あるいはシリコン窒化膜が使用される。第１の絶縁膜４
１上に形成される第２の絶縁膜４２は、例えば、常圧Ｃ
ＶＤ法によるシリコン酸化膜である。第２の絶縁膜４２
上には、ＭＯＳトランジスタ２および強誘電体キャパシ
タ３に電気的に接続する配線層５が形成されている。
【００１４】次に、図８（ａ）〜（ｃ）を参照しなが
ら、図７に示した半導体装置の製造方法を説明する。図
８（ａ）〜（ｃ）は、従来の半導体装置の製造工程を説
明するための工程断面図である。
ら、図７に示した半導体装置の製造方法を説明する。図
８（ａ）〜（ｃ）は、従来の半導体装置の製造工程を説
明するための工程断面図である。
【００１５】まず、図８（ａ）に示すように、半導体基
板１を用意する。次に、公知の任意の方法を用いて、図
８（ｂ）に示すように、ＭＯＳトランジスタ２や強誘電
体キャパシタ３などから構成される素子領域および配線
層５を形成する。
板１を用意する。次に、公知の任意の方法を用いて、図
８（ｂ）に示すように、ＭＯＳトランジスタ２や強誘電
体キャパシタ３などから構成される素子領域および配線
層５を形成する。
【００１６】次に、図８（ｃ）に示すように、素子領域
および配線層５を作り込んだ半導体基板１上に、ボンデ
ィングパッド部に開口部（不図示）を有するポリイミド
からなる表面保護膜６２を形成する。
および配線層５を作り込んだ半導体基板１上に、ボンデ
ィングパッド部に開口部（不図示）を有するポリイミド
からなる表面保護膜６２を形成する。
【００１７】表面保護膜６２の形成方法は、例えば、次
のようである。まず、ポリイミド前駆体の加熱硬化温度
が２３０℃〜３００℃である感光性ポリイミド材料を、
素子領域および配線層５を作り込んだ半導体基板１表面
に塗布する。次に、所定のパターンのマスクを介してポ
リイミド前駆体組成物膜を露光した後、未露光部を現像
液で溶解除去し、次いで、２３０℃〜３００℃で加熱硬
化させる。この後、ウエハをダイシングして半導体チッ
プとし、さらに、樹脂封止してパッケージにし、次い
で、これを実装する組立工程を行う。
のようである。まず、ポリイミド前駆体の加熱硬化温度
が２３０℃〜３００℃である感光性ポリイミド材料を、
素子領域および配線層５を作り込んだ半導体基板１表面
に塗布する。次に、所定のパターンのマスクを介してポ
リイミド前駆体組成物膜を露光した後、未露光部を現像
液で溶解除去し、次いで、２３０℃〜３００℃で加熱硬
化させる。この後、ウエハをダイシングして半導体チッ
プとし、さらに、樹脂封止してパッケージにし、次い
で、これを実装する組立工程を行う。
【００１８】以上に述べたようにして、ポリイミドの表
面保護膜を備えた、強誘電体キャパシタを含む半導体装
置が提供される。この従来技術では、ポリイミド前駆体
の加熱硬化温度を強誘電体膜の分極特性の著しい劣化が
発生する３００℃を越える温度よりも低い２３０℃〜３
００℃としていることによって、劣化を比較的小さく抑
えている。
面保護膜を備えた、強誘電体キャパシタを含む半導体装
置が提供される。この従来技術では、ポリイミド前駆体
の加熱硬化温度を強誘電体膜の分極特性の著しい劣化が
発生する３００℃を越える温度よりも低い２３０℃〜３
００℃としていることによって、劣化を比較的小さく抑
えている。
【００１９】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、半導体装置中の強誘電体膜３３の劣化を
十分に防止できないことを本願発明者は見出した。通常
の３５０〜４５０℃程度の熱処理よりも低い温度の熱処
理でも、半導体装置中の強誘電体膜３３の劣化が生じる
のは、これらの半導体装置に使用している膜が、その脱
ガス特性により、３００℃以下でも水分子などを発生
し、上述した強誘電体膜３３の劣化を引き起こすからで
あると考えられる。
来の構成では、半導体装置中の強誘電体膜３３の劣化を
十分に防止できないことを本願発明者は見出した。通常
の３５０〜４５０℃程度の熱処理よりも低い温度の熱処
理でも、半導体装置中の強誘電体膜３３の劣化が生じる
のは、これらの半導体装置に使用している膜が、その脱
ガス特性により、３００℃以下でも水分子などを発生
し、上述した強誘電体膜３３の劣化を引き起こすからで
あると考えられる。
【００２０】この強誘電体膜３３の劣化の防止が不十分
であることは、特に、大容量、高集積の素子の場合に問
題となる。大容量、高集積の素子の場合、強誘電体膜
（または高誘電体膜）３３のサイズも微細になるため、
キャパシタ等の素子が特性劣化の影響を受けやすく、そ
れゆえ、強誘電体膜３３の劣化は、半導体装置全体の特
性に大きく影響を与える。例えばメガビット級のメモリ
セルの場合には、製造バラツキにより数ビットのメモリ
セルが上述の劣化によって不良を起こすと、半導体装置
としての歩留まりが低下して、その結果、安定した生産
が困難となるという課題につながる。
であることは、特に、大容量、高集積の素子の場合に問
題となる。大容量、高集積の素子の場合、強誘電体膜
（または高誘電体膜）３３のサイズも微細になるため、
キャパシタ等の素子が特性劣化の影響を受けやすく、そ
れゆえ、強誘電体膜３３の劣化は、半導体装置全体の特
性に大きく影響を与える。例えばメガビット級のメモリ
セルの場合には、製造バラツキにより数ビットのメモリ
セルが上述の劣化によって不良を起こすと、半導体装置
としての歩留まりが低下して、その結果、安定した生産
が困難となるという課題につながる。
【００２１】本発明はかかる諸点に鑑みてなされたもの
であり、その主な目的は、高誘電体膜および強誘電体膜
を有する半導体装置の特性を劣化させることなく、信頼
性に優れた半導体装置およびその製造方法を提供するこ
とにある。
であり、その主な目的は、高誘電体膜および強誘電体膜
を有する半導体装置の特性を劣化させることなく、信頼
性に優れた半導体装置およびその製造方法を提供するこ
とにある。
【００２２】
【課題を解決するための手段】本発明による半導体装置
は、基板上に、少なくとも強誘電体膜または高誘電体膜
と表面保護膜とを有し、前記表面保護膜がアクリル樹脂
から構成されていることを特徴とする。
は、基板上に、少なくとも強誘電体膜または高誘電体膜
と表面保護膜とを有し、前記表面保護膜がアクリル樹脂
から構成されていることを特徴とする。
【００２３】本発明による他の半導体装置は、基板上
に、少なくとも強誘電体膜または高誘電体膜と表面保護
膜とを有し、前記表面保護膜は、多層膜からなり、前記
多層膜のうちの少なくとも１層は、アクリル樹脂から構
成されていることを特徴とする。
に、少なくとも強誘電体膜または高誘電体膜と表面保護
膜とを有し、前記表面保護膜は、多層膜からなり、前記
多層膜のうちの少なくとも１層は、アクリル樹脂から構
成されていることを特徴とする。
【００２４】ある好適な実施形態において、記強誘電体
膜または前記高誘電体膜は、キャパシタの容量絶縁膜で
ある。
膜または前記高誘電体膜は、キャパシタの容量絶縁膜で
ある。
【００２５】本発明による更に他の半導体装置は、強誘
電体膜または高誘電体膜を容量絶縁膜として含むキャパ
シタと、前記キャパシタを被覆する絶縁膜と、前記絶縁
膜を被覆する表面保護膜とを備え、前記表面保護膜は、
アクリル樹脂から構成されていることを特徴とする。
電体膜または高誘電体膜を容量絶縁膜として含むキャパ
シタと、前記キャパシタを被覆する絶縁膜と、前記絶縁
膜を被覆する表面保護膜とを備え、前記表面保護膜は、
アクリル樹脂から構成されていることを特徴とする。
【００２６】本発明による半導体装置の製造方法は、基
板上に、強誘電体膜または高誘電体膜を形成する工程
と、前記強誘電体膜または高誘電体膜を覆うようにアク
リル樹脂を堆積する工程と、前記アクリル樹脂を加熱し
て硬化させる工程とを包含する。
板上に、強誘電体膜または高誘電体膜を形成する工程
と、前記強誘電体膜または高誘電体膜を覆うようにアク
リル樹脂を堆積する工程と、前記アクリル樹脂を加熱し
て硬化させる工程とを包含する。
【００２７】本発明による他の半導体装置の製造方法
は、基板上に、強誘電体膜または高誘電体膜を容量絶縁
膜として含むキャパシタを形成する工程と、前記キャパ
シタを覆うように、前記基板上にアクリル樹脂を堆積す
る工程と、前記アクリル樹脂を加熱して硬化させる工程
とを包含する。
は、基板上に、強誘電体膜または高誘電体膜を容量絶縁
膜として含むキャパシタを形成する工程と、前記キャパ
シタを覆うように、前記基板上にアクリル樹脂を堆積す
る工程と、前記アクリル樹脂を加熱して硬化させる工程
とを包含する。
【００２８】本発明による更に他の半導体装置の製造方
法は、基板上に、強誘電体膜または高誘電体膜を容量絶
縁膜として含むキャパシタを形成する工程と、前記キャ
パシタを覆うように、前記基板上に絶縁膜を形成する工
程と、前記絶縁膜上にアクリル樹脂を堆積する工程と、
前記アクリル樹脂を加熱して硬化させる工程とを包含す
る。
法は、基板上に、強誘電体膜または高誘電体膜を容量絶
縁膜として含むキャパシタを形成する工程と、前記キャ
パシタを覆うように、前記基板上に絶縁膜を形成する工
程と、前記絶縁膜上にアクリル樹脂を堆積する工程と、
前記アクリル樹脂を加熱して硬化させる工程とを包含す
る。
【００２９】ある好適な実施形態において、前記アクリ
ル樹脂を加熱して硬化させる工程は、前記アクリル樹脂
を２５０℃以下の温度で加熱処理する工程を含む。
ル樹脂を加熱して硬化させる工程は、前記アクリル樹脂
を２５０℃以下の温度で加熱処理する工程を含む。
【００３０】前記加熱処理は、ホットプレートにより行
なわれることが好ましい。
なわれることが好ましい。
【００３１】本発明では、表面保護膜をアクリル樹脂か
ら構成しているので、ポリイミド樹脂と比べて低温でア
クリル樹脂を加熱・硬化されることが可能になる。した
がって、半導体装置に使用される膜に含まれる水素や水
分が熱で強誘電体膜または高誘電体膜へと拡散すること
が低減し、その結果、半導体装置の特性劣化を小さくす
ることができる。また、アクリル樹脂を加熱・硬化の際
に、ホットプレートを使用することより、オーブン炉や
拡散炉などの炉体を使用した加熱処理に比べて、短時間
で加熱・硬化することができる。
ら構成しているので、ポリイミド樹脂と比べて低温でア
クリル樹脂を加熱・硬化されることが可能になる。した
がって、半導体装置に使用される膜に含まれる水素や水
分が熱で強誘電体膜または高誘電体膜へと拡散すること
が低減し、その結果、半導体装置の特性劣化を小さくす
ることができる。また、アクリル樹脂を加熱・硬化の際
に、ホットプレートを使用することより、オーブン炉や
拡散炉などの炉体を使用した加熱処理に比べて、短時間
で加熱・硬化することができる。
【００３２】
【発明の実施の形態】本願発明者は、表面保護膜の加熱
硬化の際に水素や水分が強誘電体膜に拡散して強誘電体
膜の分極特性の劣化を防止するために、より低温で形成
可能な表面保護膜を採用することを鋭意検討し、本発明
に至った。半導体装置の表面保護膜として有機膜を用い
る場合、耐熱性に優れたポリイミド膜を用いるのが一般
的である。これは、半導体装置の製造において、半田リ
フローなどの熱処理工程に表面保護膜が耐える必要があ
るからである。しかし、今日、低温プロセス技術の開発
の進展に加えて、半田を用いずにテープによって電気的
接続を行う技術、すなわち、半田リフロー工程を省略で
きる技術も開発されてきたことから、従来と比べて、耐
熱性に優れた膜を使用しなくとも、半導体装置を製造で
きる可能性が広がっている。そこで、本願発明者は、ポ
リイミド膜よりも加熱硬化温度が低いアクリル樹脂を表
面保護膜に用いることとした。
硬化の際に水素や水分が強誘電体膜に拡散して強誘電体
膜の分極特性の劣化を防止するために、より低温で形成
可能な表面保護膜を採用することを鋭意検討し、本発明
に至った。半導体装置の表面保護膜として有機膜を用い
る場合、耐熱性に優れたポリイミド膜を用いるのが一般
的である。これは、半導体装置の製造において、半田リ
フローなどの熱処理工程に表面保護膜が耐える必要があ
るからである。しかし、今日、低温プロセス技術の開発
の進展に加えて、半田を用いずにテープによって電気的
接続を行う技術、すなわち、半田リフロー工程を省略で
きる技術も開発されてきたことから、従来と比べて、耐
熱性に優れた膜を使用しなくとも、半導体装置を製造で
きる可能性が広がっている。そこで、本願発明者は、ポ
リイミド膜よりも加熱硬化温度が低いアクリル樹脂を表
面保護膜に用いることとした。
【００３３】アクリル樹脂の硬化温度は、約２５０℃以
下であり、２００〜２３０℃の硬化温度のアクリル樹脂
が数多く開発されている。このため、ポリイミド樹脂と
比べてより低温でアクリル樹脂を加熱硬化して表面保護
膜を形成することが可能となる。その結果、半導体装置
に使用される膜に含まれる水素や水分が熱で強誘電体膜
または高誘電体膜へと拡散することが低減することがで
きるので、半導体装置の特性劣化を小さくすることが可
能となる。
下であり、２００〜２３０℃の硬化温度のアクリル樹脂
が数多く開発されている。このため、ポリイミド樹脂と
比べてより低温でアクリル樹脂を加熱硬化して表面保護
膜を形成することが可能となる。その結果、半導体装置
に使用される膜に含まれる水素や水分が熱で強誘電体膜
または高誘電体膜へと拡散することが低減することがで
きるので、半導体装置の特性劣化を小さくすることが可
能となる。
【００３４】以下、図面を参照しながら、本発明による
実施の形態を説明する。以下の図面においては、説明の
簡潔化のため、実質的に同一の機能を有する構成要素を
同一の参照符号で示す。なお、本発明は以下の実施形態
に限定されない。 （実施形態１）図１から図３を参照しながら、本発明に
よる実施形態１にかかる半導体装置を説明する。本実施
形態の半導体装置は、１トランジスタ／１キャパシタの
メモリセルを含む強誘電体メモリである。
実施の形態を説明する。以下の図面においては、説明の
簡潔化のため、実質的に同一の機能を有する構成要素を
同一の参照符号で示す。なお、本発明は以下の実施形態
に限定されない。 （実施形態１）図１から図３を参照しながら、本発明に
よる実施形態１にかかる半導体装置を説明する。本実施
形態の半導体装置は、１トランジスタ／１キャパシタの
メモリセルを含む強誘電体メモリである。
【００３５】図１は、本実施形態の半導体装置に含まれ
るメモリセル部の断面構造を模式的に示している。図１
に示した半導体装置は、基板１上に形成されたＭＯＳト
ランジスタ２および強誘電体キャパシタ３を含んでい
る。
るメモリセル部の断面構造を模式的に示している。図１
に示した半導体装置は、基板１上に形成されたＭＯＳト
ランジスタ２および強誘電体キャパシタ３を含んでい
る。
【００３６】図１に示すように、ＭＯＳトランジスタ２
および強誘電体キャパシタ３に電気的に接続している配
線層５、および、基板１上に形成された第１の絶縁膜４
１上に位置する第２の絶縁膜４２を覆うように、アクリ
ル樹脂からなる表面保護膜６２が形成されている。アク
リル樹脂は、アクリル酸、メタクリル酸、または、それ
らのエステルからなる重合体あるいは共重合体であり、
ポリメタクリル酸メチルも含むものとする。アクリル樹
脂の硬化温度は、約２５０℃以下であり、好ましくは、
２３０〜２００℃程度である。本実施形態では、アクリ
ル樹脂として、２２０℃で硬化可能なＪＳＲ（旧社名；
日本合成ゴム）製のＰＣ３３５やＰＣ４０３を用いた。
および強誘電体キャパシタ３に電気的に接続している配
線層５、および、基板１上に形成された第１の絶縁膜４
１上に位置する第２の絶縁膜４２を覆うように、アクリ
ル樹脂からなる表面保護膜６２が形成されている。アク
リル樹脂は、アクリル酸、メタクリル酸、または、それ
らのエステルからなる重合体あるいは共重合体であり、
ポリメタクリル酸メチルも含むものとする。アクリル樹
脂の硬化温度は、約２５０℃以下であり、好ましくは、
２３０〜２００℃程度である。本実施形態では、アクリ
ル樹脂として、２２０℃で硬化可能なＪＳＲ（旧社名；
日本合成ゴム）製のＰＣ３３５やＰＣ４０３を用いた。
【００３７】ＭＯＳトランジスタ２は、ソース・ドレイ
ン領域２５、ポリシリコンゲート２１などの公知の構成
要素から構成されている。図１に示したＭＯＳトランジ
スタ２は、ポリシリコンからなるゲート電極２１と、ゲ
ート酸化膜２２と、サイドウォール２３と、シリコン窒
化膜２４、ソース・ドレイン領域（拡散領域）２５、Ｌ
ＯＣＯＳ２６などから構成されている。
ン領域２５、ポリシリコンゲート２１などの公知の構成
要素から構成されている。図１に示したＭＯＳトランジ
スタ２は、ポリシリコンからなるゲート電極２１と、ゲ
ート酸化膜２２と、サイドウォール２３と、シリコン窒
化膜２４、ソース・ドレイン領域（拡散領域）２５、Ｌ
ＯＣＯＳ２６などから構成されている。
【００３８】強誘電体キャパシタ３は、下部電極３２お
よび上部電極３４と、両電極の間に位置する強誘電体膜
３３とから構成されている。下部・上部電極３２、３４
を構成する材料は、白金（Ｐｔ）、金（Ａｕ）、イリジ
ウム（Ｉｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒ
ｈ）、パラジウム（Ｐｄ）などから選択される金属、あ
るいは酸化イリジウム（ＩｒＯ2）や酸化ルテニウム
（ＲｕＯ2）のような導電性金属酸化物である。さら
に、そのような金属とチタン（Ｔｉ）または窒化チタン
（ＴｉＮ）とからなる電極密着層３１が必要に応じて設
けられる。このように、強誘電体キャパシタ３は、積層
膜構造を有している。
よび上部電極３４と、両電極の間に位置する強誘電体膜
３３とから構成されている。下部・上部電極３２、３４
を構成する材料は、白金（Ｐｔ）、金（Ａｕ）、イリジ
ウム（Ｉｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒ
ｈ）、パラジウム（Ｐｄ）などから選択される金属、あ
るいは酸化イリジウム（ＩｒＯ2）や酸化ルテニウム
（ＲｕＯ2）のような導電性金属酸化物である。さら
に、そのような金属とチタン（Ｔｉ）または窒化チタン
（ＴｉＮ）とからなる電極密着層３１が必要に応じて設
けられる。このように、強誘電体キャパシタ３は、積層
膜構造を有している。
【００３９】強誘電体膜３３は、例えば、チタン酸ジル
コン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3；いわゆるＰＺＴ）
膜またはタンタル酸ストロンチウムビスマス（ＳｒＢｉ
2Ｔａ2Ｏ9；いわゆるＳＢＴ）膜などの任意の材料から
構成されている。
コン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3；いわゆるＰＺＴ）
膜またはタンタル酸ストロンチウムビスマス（ＳｒＢｉ
2Ｔａ2Ｏ9；いわゆるＳＢＴ）膜などの任意の材料から
構成されている。
【００４０】第１の絶縁膜４１の絶縁膜材料としては、
例えばＢＰＳＧ（Boro-Phospho Silicate Glass）、Ｐ
ＳＧ（Phospho Silicate Glass）、Ｏ3−ＴＥＯＳ(Tetr
a ethyl ortho silicate)等を用いたシリコン酸化膜、
あるいはシリコン窒化膜が使用される。本実施形態で
は、シリコン窒化膜２４上に第１の絶縁膜４１が形成さ
れている。第１の絶縁膜４１上には、第２の絶縁膜４２
が形成されており、第２の絶縁膜４２は、例えば、常圧
ＣＶＤ法によるシリコン酸化膜である。
例えばＢＰＳＧ（Boro-Phospho Silicate Glass）、Ｐ
ＳＧ（Phospho Silicate Glass）、Ｏ3−ＴＥＯＳ(Tetr
a ethyl ortho silicate)等を用いたシリコン酸化膜、
あるいはシリコン窒化膜が使用される。本実施形態で
は、シリコン窒化膜２４上に第１の絶縁膜４１が形成さ
れている。第１の絶縁膜４１上には、第２の絶縁膜４２
が形成されており、第２の絶縁膜４２は、例えば、常圧
ＣＶＤ法によるシリコン酸化膜である。
【００４１】第２の絶縁膜４２上には、ＭＯＳトランジ
スタ２および強誘電体キャパシタ３に電気的に接続する
配線層５が形成されている。配線層５の材料には、アル
ミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、
チタン（Ｔｉ）、シリコン（Ｓｉ）を含む金属または化
合物や、それらの積層膜が一般的に使用される。
スタ２および強誘電体キャパシタ３に電気的に接続する
配線層５が形成されている。配線層５の材料には、アル
ミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、
チタン（Ｔｉ）、シリコン（Ｓｉ）を含む金属または化
合物や、それらの積層膜が一般的に使用される。
【００４２】次に、図２（ａ）〜（ｃ）を参照しなが
ら、図１に示した半導体装置の製造方法を説明する。図
２（ａ）〜（ｃ）は、本実施形態にかかる半導体装置の
製造方法を説明するための工程断面図である。
ら、図１に示した半導体装置の製造方法を説明する。図
２（ａ）〜（ｃ）は、本実施形態にかかる半導体装置の
製造方法を説明するための工程断面図である。
【００４３】まず、図２（ａ）に示すように、半導体基
板（シリコン基板）１を用意する。なお、基板１は、表
面に半導体領域が形成されていれば良く、ＳＯＩ基板を
用いることも可能である。また、本願明細書では、１つ
または複数の層または素子が基板１上に形成された場合
でも、便宜上「基板」と呼ぶことがある。
板（シリコン基板）１を用意する。なお、基板１は、表
面に半導体領域が形成されていれば良く、ＳＯＩ基板を
用いることも可能である。また、本願明細書では、１つ
または複数の層または素子が基板１上に形成された場合
でも、便宜上「基板」と呼ぶことがある。
【００４４】次に、公知の任意の方法を用いて、図２
（ｂ）に示すように、ＭＯＳトランジスタ２や強誘電体
キャパシタ３などから構成される素子領域および配線層
５を形成する。
（ｂ）に示すように、ＭＯＳトランジスタ２や強誘電体
キャパシタ３などから構成される素子領域および配線層
５を形成する。
【００４５】次に、図２（ｃ）に示すように、素子領域
および配線層５を作り込んだ半導体基板１上に、アクリ
ル樹脂からなる表面保護膜６１を形成する。表面保護膜
６１には、ボンディングパッド部などの所定の位置に開
口部（不図示）が形成されている。本実施形態では、感
光性アクリル樹脂を基板上にスピン塗布した後、所定の
パターンのマスクを介して、塗布したアクリル樹脂材料
を露光する。次いで、未露光部を現像液で溶解除去し、
ボンディングパッド開口部などを形成する。本実施形態
で、アクリル樹脂として感光性組成物を用いたのは、所
定のパターンのマスクを介して組成物膜を露光させ、次
いで、未露光部を現像液で溶解除去した後、加熱硬化さ
せることにより、所望のパターンのアクリル樹脂膜を容
易に得ることができるからである。
および配線層５を作り込んだ半導体基板１上に、アクリ
ル樹脂からなる表面保護膜６１を形成する。表面保護膜
６１には、ボンディングパッド部などの所定の位置に開
口部（不図示）が形成されている。本実施形態では、感
光性アクリル樹脂を基板上にスピン塗布した後、所定の
パターンのマスクを介して、塗布したアクリル樹脂材料
を露光する。次いで、未露光部を現像液で溶解除去し、
ボンディングパッド開口部などを形成する。本実施形態
で、アクリル樹脂として感光性組成物を用いたのは、所
定のパターンのマスクを介して組成物膜を露光させ、次
いで、未露光部を現像液で溶解除去した後、加熱硬化さ
せることにより、所望のパターンのアクリル樹脂膜を容
易に得ることができるからである。
【００４６】その後、専用のリンス液洗浄および水洗を
行った後、ホットプレート加熱装置を用いて、空気中
で、２２０℃で８分間加熱硬化させると、ボンディング
パッド部に開口部を有するアクリル表面保護膜６１が得
られる。本実施形態において、得られるアクリル樹脂膜
の厚さは３．０μｍである。この後、公知の組立工程を
実行して、半導体装置を完成させる。
行った後、ホットプレート加熱装置を用いて、空気中
で、２２０℃で８分間加熱硬化させると、ボンディング
パッド部に開口部を有するアクリル表面保護膜６１が得
られる。本実施形態において、得られるアクリル樹脂膜
の厚さは３．０μｍである。この後、公知の組立工程を
実行して、半導体装置を完成させる。
【００４７】次に、図３（ａ）〜（ｃ）を参照しなが
ら、本実施形態の半導体装置における強誘電体膜３３の
分極特性を説明する。
ら、本実施形態の半導体装置における強誘電体膜３３の
分極特性を説明する。
【００４８】図３（ａ）〜（ｃ）は、それぞれ、図２
（ｂ）に示した配線形成直後の表面保護膜無しの構造の
場合、図１に示した表面保護膜６１がアクリル樹脂の場
合（本実施形態）、図７に示した表面保護膜６２がポリ
イミドの場合（比較例）についての強誘電体膜３３の分
極特性を示すグラフである。
（ｂ）に示した配線形成直後の表面保護膜無しの構造の
場合、図１に示した表面保護膜６１がアクリル樹脂の場
合（本実施形態）、図７に示した表面保護膜６２がポリ
イミドの場合（比較例）についての強誘電体膜３３の分
極特性を示すグラフである。
【００４９】より詳細に説明すると、図３（ａ）は、キ
ャパシタ３の形成後に、常圧ＣＶＤ法により層間絶縁膜
（ＳｉＯ2膜）を形成し、次いで、公知の方法で上部電
極３４および下部電極３２に接続する配線５を形成し、
その後、特性回復のためのアニールを行った直後の構造
のサンプルについての分極特性を示している。図３
（ａ）は、当該サンプルをプロービングすることによっ
て、強誘電体キャパシタ３の上部電極３４および下部電
極３２の間に印加する電圧を種々に変化させて得られた
ヒステリシス曲線、つまり、印加電圧に対する強誘電体
キャパシタの分極値のヒステリシス曲線である。この図
３（ａ）に示したヒステリシス曲線を参照データとす
る。
ャパシタ３の形成後に、常圧ＣＶＤ法により層間絶縁膜
（ＳｉＯ2膜）を形成し、次いで、公知の方法で上部電
極３４および下部電極３２に接続する配線５を形成し、
その後、特性回復のためのアニールを行った直後の構造
のサンプルについての分極特性を示している。図３
（ａ）は、当該サンプルをプロービングすることによっ
て、強誘電体キャパシタ３の上部電極３４および下部電
極３２の間に印加する電圧を種々に変化させて得られた
ヒステリシス曲線、つまり、印加電圧に対する強誘電体
キャパシタの分極値のヒステリシス曲線である。この図
３（ａ）に示したヒステリシス曲線を参照データとす
る。
【００５０】図３（ｂ）および（ｃ）は、上記サンプル
と同じ構造の別のサンプルに対して、仕上がり膜厚３μ
ｍの表面保護膜６１をコーティングしたサンプルが示す
ヒステリシス曲線である。図３（ｂ）についてのサンプ
ルは、感光性アクリル樹脂を塗布し、リソグラフィ工程
を経た後、プレートベークによるキュアを２２０℃、１
０分間行ったものである。一方、図３（ｃ）についての
サンプルは、感光性ポリイミドを塗布し、リソグラフィ
工程を経た後、プレートベークによるキュアを３００
℃、３０分間行ったものである。
と同じ構造の別のサンプルに対して、仕上がり膜厚３μ
ｍの表面保護膜６１をコーティングしたサンプルが示す
ヒステリシス曲線である。図３（ｂ）についてのサンプ
ルは、感光性アクリル樹脂を塗布し、リソグラフィ工程
を経た後、プレートベークによるキュアを２２０℃、１
０分間行ったものである。一方、図３（ｃ）についての
サンプルは、感光性ポリイミドを塗布し、リソグラフィ
工程を経た後、プレートベークによるキュアを３００
℃、３０分間行ったものである。
【００５１】図３（ａ）〜（ｃ）から理解できるよう
に、図３（ｂ）に示したアクリル樹脂の場合、図３
（ａ）に示した参照データとほぼ変わらないヒステリシ
ス曲線が得られた。すなわち、強誘電体膜３３の分極特
性の劣化は観測されなかった。一方、図３（ｃ）に示し
たポリイミドの場合、ヒステリシス曲線は、上下方向に
小さくなり、分極率が低下していることがわかる。すな
わち、強誘電体膜３３の分極特性の劣化が観測された。
なお、図３（ａ）から（ｃ）中の目盛りは、任意スケー
ルである。
に、図３（ｂ）に示したアクリル樹脂の場合、図３
（ａ）に示した参照データとほぼ変わらないヒステリシ
ス曲線が得られた。すなわち、強誘電体膜３３の分極特
性の劣化は観測されなかった。一方、図３（ｃ）に示し
たポリイミドの場合、ヒステリシス曲線は、上下方向に
小さくなり、分極率が低下していることがわかる。すな
わち、強誘電体膜３３の分極特性の劣化が観測された。
なお、図３（ａ）から（ｃ）中の目盛りは、任意スケー
ルである。
【００５２】本実施形態では、表面保護膜６１をアクリ
ル樹脂から構成しているので、ポリイミドからなる表面
保護膜と比べて、より低温で表面保護膜６１を形成する
ことができる。したがって、半導体装置に使用される膜
（例えば、層間絶縁膜４２）に含まれる水素や水分が熱
で強誘電体膜３３へと拡散することを低減することがで
きる。その結果、強誘電体膜３３の分極特性の劣化を抑
制し、優れた特性の半導体装置を得ることができる。ま
た、不良を減らして歩留まりを向上させることができる
ため、コスト低減を図ることもできる。 （実施形態２）図４から図７を参照しながら、本発明に
よる実施形態２を説明する。図４は、本実施形態の半導
体装置に含まれるメモリセル部の断面構造を模式的に示
している。
ル樹脂から構成しているので、ポリイミドからなる表面
保護膜と比べて、より低温で表面保護膜６１を形成する
ことができる。したがって、半導体装置に使用される膜
（例えば、層間絶縁膜４２）に含まれる水素や水分が熱
で強誘電体膜３３へと拡散することを低減することがで
きる。その結果、強誘電体膜３３の分極特性の劣化を抑
制し、優れた特性の半導体装置を得ることができる。ま
た、不良を減らして歩留まりを向上させることができる
ため、コスト低減を図ることもできる。 （実施形態２）図４から図７を参照しながら、本発明に
よる実施形態２を説明する。図４は、本実施形態の半導
体装置に含まれるメモリセル部の断面構造を模式的に示
している。
【００５３】本実施形態の半導体装置は、表面保護膜６
１の下層として第３の絶縁膜が形成されている点におい
て、上記実施形態１の半導体装置と異なる。すなわち、
本実施形態の半導体装置においては、第２の絶縁膜４２
および配線５が形成されたキャパシタ３（およびトラン
ジスタ２）を覆うように第３の絶縁膜４３が形成されて
おり、その第３の絶縁膜４３の上に、アクリル樹脂から
なる表面保護膜６１が形成されている。本実施形態にお
いて、第３の絶縁膜４３は、例えば、シリコン窒化膜で
ある。
１の下層として第３の絶縁膜が形成されている点におい
て、上記実施形態１の半導体装置と異なる。すなわち、
本実施形態の半導体装置においては、第２の絶縁膜４２
および配線５が形成されたキャパシタ３（およびトラン
ジスタ２）を覆うように第３の絶縁膜４３が形成されて
おり、その第３の絶縁膜４３の上に、アクリル樹脂から
なる表面保護膜６１が形成されている。本実施形態にお
いて、第３の絶縁膜４３は、例えば、シリコン窒化膜で
ある。
【００５４】本実施形態では、通常の保護膜であるシリ
コン窒化膜などからなる第３の絶縁膜の上に、アクリル
樹脂の表面保護膜６１が形成されているので、一般の半
導体装置と同等以上に組立工程時のダメージなどを十分
に防止できる構造となる。これにより、半導体装置の特
性劣化の抑制に加えて、信頼性に優れた半導体装置を実
現することができる。なお、第３の絶縁膜４３以外の他
の構成は、上記実施形態１と同様であるので、説明を省
略する。
コン窒化膜などからなる第３の絶縁膜の上に、アクリル
樹脂の表面保護膜６１が形成されているので、一般の半
導体装置と同等以上に組立工程時のダメージなどを十分
に防止できる構造となる。これにより、半導体装置の特
性劣化の抑制に加えて、信頼性に優れた半導体装置を実
現することができる。なお、第３の絶縁膜４３以外の他
の構成は、上記実施形態１と同様であるので、説明を省
略する。
【００５５】次に、図５および図６を参照しながら、図
４に示した半導体装置の製造方法を説明する。図５およ
び図６は、本実施形態にかかる半導体装置の製造方法を
説明するための工程断面図である。
４に示した半導体装置の製造方法を説明する。図５およ
び図６は、本実施形態にかかる半導体装置の製造方法を
説明するための工程断面図である。
【００５６】まず、図５（ａ）に示すように、半導体基
板（シリコン基板）１を用意した後、公知の任意の方法
を用いて、図５（ｂ）に示すように、ＭＯＳトランジス
タ２や強誘電体キャパシタ３などから構成される素子領
域および配線層５を形成する。
板（シリコン基板）１を用意した後、公知の任意の方法
を用いて、図５（ｂ）に示すように、ＭＯＳトランジス
タ２や強誘電体キャパシタ３などから構成される素子領
域および配線層５を形成する。
【００５７】次に、図６（ａ）に示すように、公知のＣ
ＶＤ法等の方法によってシリコン窒化膜からなる第３の
絶縁膜４３を基板上に形成し、公知のフォトリソおよび
エッチング技術等によって、ボンディングパッド部など
所定の位置に開口部（不図示）を設ける。
ＶＤ法等の方法によってシリコン窒化膜からなる第３の
絶縁膜４３を基板上に形成し、公知のフォトリソおよび
エッチング技術等によって、ボンディングパッド部など
所定の位置に開口部（不図示）を設ける。
【００５８】次に、図６（ｂ）に示すように、最上層が
第３の絶縁膜４３である基板１上に、アクリル樹脂から
なる表面保護膜６１を形成する。表面保護膜６１には、
ボンディングパッド部などの所定の位置に開口部（不図
示）が形成されている。
第３の絶縁膜４３である基板１上に、アクリル樹脂から
なる表面保護膜６１を形成する。表面保護膜６１には、
ボンディングパッド部などの所定の位置に開口部（不図
示）が形成されている。
【００５９】本実施形態では、感光性アクリル樹脂を基
板上にスピン塗布した後、所定のパターンのマスクを介
して、塗布したアクリル樹脂材料を露光する。次いで、
未露光部を現像液で溶解除去し、ボンディングパッド開
口部などを形成する。
板上にスピン塗布した後、所定のパターンのマスクを介
して、塗布したアクリル樹脂材料を露光する。次いで、
未露光部を現像液で溶解除去し、ボンディングパッド開
口部などを形成する。
【００６０】その後、専用のリンス液洗浄および水洗を
行った後、ホットプレート加熱装置を用いて、空気中
で、２２０℃で８分間加熱硬化させると、ボンディング
パッド部に開口部を有するアクリル表面保護膜６１が得
られる。本実施形態において、得られるアクリル樹脂膜
の厚さは３．０μｍである。この後、公知の組立工程を
実行して、半導体装置を完成させる。
行った後、ホットプレート加熱装置を用いて、空気中
で、２２０℃で８分間加熱硬化させると、ボンディング
パッド部に開口部を有するアクリル表面保護膜６１が得
られる。本実施形態において、得られるアクリル樹脂膜
の厚さは３．０μｍである。この後、公知の組立工程を
実行して、半導体装置を完成させる。
【００６１】また、上記製造方法を改変して、以下のよ
うな製造方法にしてもよい。
うな製造方法にしてもよい。
【００６２】図５（ａ）および（ｂ）に示した処理の
後、図６（ａ）に示すように、公知のＣＶＤ法等の方法
によって、シリコン窒化膜からなる第３の絶縁膜４３を
形成する。上記製造方法と異なり、この段階では、ボン
ディングパッド部などの開口部は設けない。
後、図６（ａ）に示すように、公知のＣＶＤ法等の方法
によって、シリコン窒化膜からなる第３の絶縁膜４３を
形成する。上記製造方法と異なり、この段階では、ボン
ディングパッド部などの開口部は設けない。
【００６３】続いて、感光性アクリル樹脂材料をスピン
塗布し、所定のパターンのマスクを介して組成物膜を露
光させ、次に未露光部を現像液で溶解除去すると、ボン
ディングパッド開口部（不図示）が形成される。次い
で、上記製造方法と同様に、洗浄し、加熱硬化させる。
塗布し、所定のパターンのマスクを介して組成物膜を露
光させ、次に未露光部を現像液で溶解除去すると、ボン
ディングパッド開口部（不図示）が形成される。次い
で、上記製造方法と同様に、洗浄し、加熱硬化させる。
【００６４】その後、アクリル樹脂膜６１をマスクとし
て、ボンディングパッド部などの開口部を覆っているシ
リコン窒化膜４３を、ＣＦ4 ９４％とＯ2 ６％との混合
ガスでドライエッチングして、ボンディングパッド部の
金属電極を露出させる。
て、ボンディングパッド部などの開口部を覆っているシ
リコン窒化膜４３を、ＣＦ4 ９４％とＯ2 ６％との混合
ガスでドライエッチングして、ボンディングパッド部の
金属電極を露出させる。
【００６５】このようにして、アクリル表面保護膜６１
を備える強誘電体キャパシタを含む半導体装置および製
造方法が提供される。これらの実施形態によれば、従来
のポリイミドの加熱硬化温度２３０℃〜３００℃よりも
さらに低温での処理を可能とするので、強誘電体膜の分
極特性の劣化をより小さく抑えることができる。
を備える強誘電体キャパシタを含む半導体装置および製
造方法が提供される。これらの実施形態によれば、従来
のポリイミドの加熱硬化温度２３０℃〜３００℃よりも
さらに低温での処理を可能とするので、強誘電体膜の分
極特性の劣化をより小さく抑えることができる。
【００６６】上述したように、アクリル樹脂の加熱硬化
温度は、約２５０℃以下であるため、本実施形態の半導
体装置では、強誘電体膜の分極特性劣化が小さい。ま
た、アクリル樹脂として実際上は２００〜２３０℃で加
熱硬化できる材料が多く、従来よりも低温での処理を実
際に容易に実行することができる。この低温の加熱硬化
処理によって、層間絶縁膜等の半導体装置に使用される
膜に含まれる水素や水分が熱で拡散することにより生じ
る半導体装置の特性劣化を小さくすることができる。
温度は、約２５０℃以下であるため、本実施形態の半導
体装置では、強誘電体膜の分極特性劣化が小さい。ま
た、アクリル樹脂として実際上は２００〜２３０℃で加
熱硬化できる材料が多く、従来よりも低温での処理を実
際に容易に実行することができる。この低温の加熱硬化
処理によって、層間絶縁膜等の半導体装置に使用される
膜に含まれる水素や水分が熱で拡散することにより生じ
る半導体装置の特性劣化を小さくすることができる。
【００６７】また、２５０℃より高温であっても、３０
０℃以下の短時間（用いる半導体装置にもよるが、通常
１分以内）の熱処理であれば、強誘電体膜の分極特性を
劣化させることなく、上述した特性劣化抑制の効果を得
ることも可能である。これらの効果は強誘電体膜に限ら
ず、高誘電体膜においても得ることができるものであ
る。なお、アクリル樹脂の加熱温度によっては、透明の
アクリル樹脂が変性して白濁化したりすることもある
が、本実施形態では、アクリル樹脂を光学部品として利
用するのでなく、表面保護膜として使用するので、白濁
化等しても特に問題ない。
０℃以下の短時間（用いる半導体装置にもよるが、通常
１分以内）の熱処理であれば、強誘電体膜の分極特性を
劣化させることなく、上述した特性劣化抑制の効果を得
ることも可能である。これらの効果は強誘電体膜に限ら
ず、高誘電体膜においても得ることができるものであ
る。なお、アクリル樹脂の加熱温度によっては、透明の
アクリル樹脂が変性して白濁化したりすることもある
が、本実施形態では、アクリル樹脂を光学部品として利
用するのでなく、表面保護膜として使用するので、白濁
化等しても特に問題ない。
【００６８】さらに、アクリル樹脂膜を加熱硬化させる
際の熱処理方法として、本実施形態では、加熱源が小型
のホットプレートを使用しているので、従来のものと比
べて、製造設備投資および製造コストを低減することが
できるという利点も得られる。加えて、オーブン炉や拡
散炉などの炉体を使用した加熱処理に比べて、短時間で
加熱硬化ができるため、総熱量が小さくなり、ポストベ
ーク処理時の熱による回路素子の特性劣化を小さく抑え
ることができる。
際の熱処理方法として、本実施形態では、加熱源が小型
のホットプレートを使用しているので、従来のものと比
べて、製造設備投資および製造コストを低減することが
できるという利点も得られる。加えて、オーブン炉や拡
散炉などの炉体を使用した加熱処理に比べて、短時間で
加熱硬化ができるため、総熱量が小さくなり、ポストベ
ーク処理時の熱による回路素子の特性劣化を小さく抑え
ることができる。
【００６９】本発明の適用される半導体装置には、例え
ば、不揮発性半導体メモリや大容量のＤＲＡＭが挙げら
れる。本発明の半導体装置における誘電体膜は、強誘電
性または高誘電率を有する誘電体材料からなる膜であれ
ばよく、例えば、ペロブスカイト型結晶構造を有する強
誘電性材料の膜が挙げられる。誘電体材料としては、チ
タン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、略称：
ＰＺＴ）、チタン酸バリウムストロンチウム（（Ｂａ，
Ｓｒ）ＴｉＯ3、略称：ＢＳＴ）、タンタル酸ニオブス
トロンチウムビスマス（ＳｒＢｉ2（Ｎｂ，Ｔａ）
2Ｏ9、略称：ＳＢＴ）などが挙げられる。これらの材料
は、ＣＶＤ法、ゾルゲル法、スパッタリング法などによ
って成膜することができる。
ば、不揮発性半導体メモリや大容量のＤＲＡＭが挙げら
れる。本発明の半導体装置における誘電体膜は、強誘電
性または高誘電率を有する誘電体材料からなる膜であれ
ばよく、例えば、ペロブスカイト型結晶構造を有する強
誘電性材料の膜が挙げられる。誘電体材料としては、チ
タン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、略称：
ＰＺＴ）、チタン酸バリウムストロンチウム（（Ｂａ，
Ｓｒ）ＴｉＯ3、略称：ＢＳＴ）、タンタル酸ニオブス
トロンチウムビスマス（ＳｒＢｉ2（Ｎｂ，Ｔａ）
2Ｏ9、略称：ＳＢＴ）などが挙げられる。これらの材料
は、ＣＶＤ法、ゾルゲル法、スパッタリング法などによ
って成膜することができる。
【００７０】
【発明の効果】本発明によると、表面保護膜をアクリル
樹脂から構成しているので、低温でアクリル樹脂を加熱
・硬化させることが可能になる。したがって、半導体装
置に使用される膜に含まれる水素や水分が熱で強誘電体
膜または高誘電体膜へと拡散することが低減するため、
強誘電体膜または高誘電体膜を有する半導体装置の特性
の劣化を防止することができる。
樹脂から構成しているので、低温でアクリル樹脂を加熱
・硬化させることが可能になる。したがって、半導体装
置に使用される膜に含まれる水素や水分が熱で強誘電体
膜または高誘電体膜へと拡散することが低減するため、
強誘電体膜または高誘電体膜を有する半導体装置の特性
の劣化を防止することができる。
【図１】本発明による実施形態１にかかる半導体装置を
模式的に示す断面図である。
模式的に示す断面図である。
【図２】（ａ）から（ｃ）は、実施形態１にかかる半導
体装置の製造方法を説明する工程断面図である。
体装置の製造方法を説明する工程断面図である。
【図３】（ａ）から（ｃ）は、強誘電体膜３３の分極特
性を示すグラフである。
性を示すグラフである。
【図４】実施形態２にかかる半導体装置を模式的に示す
断面図である。
断面図である。
【図５】（ａ）および（ｂ）は、実施形態２にかかる半
導体装置の製造方法を説明する工程断面図である。
導体装置の製造方法を説明する工程断面図である。
【図６】（ａ）および（ｂ）は、実施形態２にかかる半
導体装置の製造方法を説明する工程断面図である。
導体装置の製造方法を説明する工程断面図である。
【図７】従来の半導体装置を模式的に示す断面図であ
る。
る。
【図８】（ａ）から（ｃ）は、従来の半導体装置の製造
方法を説明する工程断面図である。
方法を説明する工程断面図である。
１ 半導体基板 ２ ＭＯＳトランジスタ ３ 強誘電体キャパシタ ５ 配線層 ２１ ゲート電極 ２２ ゲート酸化膜 ２３ サイドウォール ２４ シリコン窒化膜 ２５ ソース・ドレイン領域 ２６ ＬＯＣＯＳ ３１ 電極密着層 ３２ 下部電極 ３３ 強誘電体膜 ３４ 上部電極 ４１ 第１の絶縁膜 ４２ 第２の絶縁膜 ４３ 第３の絶縁膜 ６１ アクリル樹脂からなる表面保護膜 ６２ ポリイミドからなる表面保護膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F083 AD02 AD21 FR02 GA21 HA02 JA14 JA15 JA17 JA36 JA37 JA38 JA39 JA43 JA56 JA58 PR03 PR33 ZA29
Claims (9)
- 【請求項１】 基板上に、少なくとも強誘電体膜または
高誘電体膜と表面保護膜とを有し、前記表面保護膜がア
クリル樹脂から構成されている、半導体装置。 - 【請求項２】 基板上に、少なくとも強誘電体膜または
高誘電体膜と表面保護膜とを有し、 前記表面保護膜は、多層膜からなり、 前記多層膜のうちの少なくとも１層は、アクリル樹脂か
ら構成されている、半導体装置。 - 【請求項３】 前記強誘電体膜または前記高誘電体膜
が、キャパシタの容量絶縁膜である、請求項１または２
に記載の半導体装置。 - 【請求項４】 強誘電体膜または高誘電体膜を容量絶縁
膜として含むキャパシタと、 前記キャパシタを覆うように形成された絶縁膜と、 前記絶縁膜を覆うように形成された表面保護膜とを備
え、 前記表面保護膜は、アクリル樹脂から構成されている、
半導体装置。 - 【請求項５】 基板上に、強誘電体膜または高誘電体膜
を形成する工程と、 前記強誘電体膜または高誘電体膜を覆うようにアクリル
樹脂を堆積する工程と、 前記アクリル樹脂を加熱して硬化させる工程とを包含す
る、半導体装置の製造方法。 - 【請求項６】 基板上に、強誘電体膜または高誘電体膜
を容量絶縁膜として含むキャパシタを形成する工程と、 前記キャパシタを覆うように、前記基板上にアクリル樹
脂を堆積する工程と、 前記アクリル樹脂を加熱して硬化させる工程とを包含す
る、半導体装置の製造方法。 - 【請求項７】 基板上に、強誘電体膜または高誘電体膜
を容量絶縁膜として含むキャパシタを形成する工程と、 前記キャパシタを覆うように、前記基板上に絶縁膜を形
成する工程と、 前記絶縁膜上にアクリル樹脂を堆積する工程と、 前記アクリル樹脂を加熱して硬化させる工程とを包含す
る、半導体装置の製造方法。 - 【請求項８】 前記アクリル樹脂を加熱して硬化させる
工程は、前記アクリル樹脂を２５０℃以下の温度で加熱
処理する工程を含む、請求項５から７の何れか一つに記
載の半導体装置の製造方法。 - 【請求項９】 前記加熱処理は、ホットプレートにより
行なわれる、請求項８に記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001141991A JP3977997B2 (ja) | 2001-05-11 | 2001-05-11 | 半導体装置およびその製造方法 |
| TW090123920A TW504821B (en) | 2001-05-11 | 2001-09-27 | Semiconductor device and method for fabricating the same |
| EP01123445A EP1256979B1 (en) | 2001-05-11 | 2001-09-28 | Passivation layer on a semiconductor device with a ferroelectric layer |
| DE60121137T DE60121137T2 (de) | 2001-05-11 | 2001-09-28 | Passivierungsschicht auf einer Halbleitervorrichtung mit einer ferroelektrischen Schicht |
| US09/968,941 US6730948B2 (en) | 2001-05-11 | 2001-10-03 | Semiconductor device including acrylic resin layer |
| KR1020010074071A KR100840821B1 (ko) | 2001-05-11 | 2001-11-27 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001141991A JP3977997B2 (ja) | 2001-05-11 | 2001-05-11 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002343941A true JP2002343941A (ja) | 2002-11-29 |
| JP3977997B2 JP3977997B2 (ja) | 2007-09-19 |
Family
ID=18988363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001141991A Expired - Fee Related JP3977997B2 (ja) | 2001-05-11 | 2001-05-11 | 半導体装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6730948B2 (ja) |
| EP (1) | EP1256979B1 (ja) |
| JP (1) | JP3977997B2 (ja) |
| KR (1) | KR100840821B1 (ja) |
| DE (1) | DE60121137T2 (ja) |
| TW (1) | TW504821B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| TWI270919B (en) | 2002-04-15 | 2007-01-11 | Semiconductor Energy Lab | Display device and method of fabricating the same |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| US7109650B2 (en) * | 2002-07-08 | 2006-09-19 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device and method of fabricating the same |
| US20040163233A1 (en) * | 2003-02-26 | 2004-08-26 | Stefan Gernhardt | Methods of forming electrical connections within ferroelectric devices |
| JP2004356460A (ja) * | 2003-05-30 | 2004-12-16 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4904671B2 (ja) * | 2004-06-24 | 2012-03-28 | 日本電気株式会社 | 半導体装置、その製造方法及び電子機器 |
| US7851333B2 (en) * | 2007-03-15 | 2010-12-14 | Infineon Technologies Ag | Apparatus comprising a device and method for producing it |
| US10304836B1 (en) * | 2018-07-18 | 2019-05-28 | Xerox Corporation | Protective layers for high-yield printed electronic devices |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60161639A (ja) * | 1984-02-01 | 1985-08-23 | Hitachi Ltd | 半導体装置 |
| JPS60211962A (ja) * | 1984-04-06 | 1985-10-24 | Hitachi Ltd | 半導体装置 |
| US4925772A (en) * | 1987-11-26 | 1990-05-15 | Siemens Aktiengesellschaft | Anti-radiation covering for electronic components |
| JPH036278A (ja) * | 1989-06-02 | 1991-01-11 | Nitto Denko Corp | 電子部品接着用接着剤 |
| JPH03246937A (ja) * | 1990-02-23 | 1991-11-05 | Sharp Corp | 半導体装置の製造方法 |
| US5285304A (en) * | 1992-01-24 | 1994-02-08 | Canon Kabushiki Kaisha | Ferroelectric liquid crystal device having spacers including the thermosetting adhesive particles and the thermoplastic polymer particles |
| EP0576144B1 (en) | 1992-05-22 | 1998-08-05 | Matsushita Electronics Corporation | Solid state image sensor and manufacturing method thereof |
| JP3309260B2 (ja) * | 1994-02-14 | 2002-07-29 | 日本テキサス・インスツルメンツ株式会社 | キャパシタ |
| US6499216B1 (en) * | 1994-07-07 | 2002-12-31 | Tessera, Inc. | Methods and structures for electronic probing arrays |
| US5990513A (en) * | 1996-10-08 | 1999-11-23 | Ramtron International Corporation | Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion |
| JP3385889B2 (ja) * | 1996-12-25 | 2003-03-10 | 株式会社日立製作所 | 強誘電体メモリ素子及びその製造方法 |
| TW378345B (en) * | 1997-01-22 | 2000-01-01 | Hitachi Ltd | Resin package type semiconductor device and manufacturing method thereof |
| JP3427713B2 (ja) | 1997-01-22 | 2003-07-22 | 株式会社日立製作所 | 樹脂封止型半導体装置およびその製造方法 |
| TW477907B (en) * | 1997-03-07 | 2002-03-01 | Toshiba Corp | Array substrate, liquid crystal display device and their manufacturing method |
| US6133075A (en) * | 1997-04-25 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JPH1154714A (ja) * | 1997-07-29 | 1999-02-26 | Sharp Corp | 半導体装置の製造方法 |
| JP2000068463A (ja) | 1998-08-21 | 2000-03-03 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP3114710B2 (ja) * | 1998-11-30 | 2000-12-04 | 日本電気株式会社 | 強誘電体メモリ及びその製造方法 |
| TW518650B (en) * | 1999-04-15 | 2003-01-21 | Semiconductor Energy Lab | Electro-optical device and electronic equipment |
| JP2001196547A (ja) * | 2000-01-12 | 2001-07-19 | Fujitsu Ltd | 半導体装置 |
-
2001
- 2001-05-11 JP JP2001141991A patent/JP3977997B2/ja not_active Expired - Fee Related
- 2001-09-27 TW TW090123920A patent/TW504821B/zh not_active IP Right Cessation
- 2001-09-28 EP EP01123445A patent/EP1256979B1/en not_active Expired - Lifetime
- 2001-09-28 DE DE60121137T patent/DE60121137T2/de not_active Expired - Lifetime
- 2001-10-03 US US09/968,941 patent/US6730948B2/en not_active Expired - Fee Related
- 2001-11-27 KR KR1020010074071A patent/KR100840821B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1256979B1 (en) | 2006-06-28 |
| EP1256979A1 (en) | 2002-11-13 |
| DE60121137T2 (de) | 2006-11-16 |
| TW504821B (en) | 2002-10-01 |
| US6730948B2 (en) | 2004-05-04 |
| US20020167032A1 (en) | 2002-11-14 |
| JP3977997B2 (ja) | 2007-09-19 |
| KR100840821B1 (ko) | 2008-06-23 |
| DE60121137D1 (de) | 2006-08-10 |
| KR20020086823A (ko) | 2002-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100477287B1 (ko) | 메모리 반도체 장치 및 그 제조 방법 | |
| JP3027941B2 (ja) | 誘電体容量素子を用いた記憶装置及び製造方法 | |
| JP5163641B2 (ja) | 半導体記憶装置、半導体記憶装置の製造方法、およびパッケージ樹脂形成方法 | |
| KR100395468B1 (ko) | 수소 배리어 층을 갖는 반도체 장치 | |
| JP3114710B2 (ja) | 強誘電体メモリ及びその製造方法 | |
| JPH0794600A (ja) | 半導体装置およびその製造方法 | |
| JP2001068639A (ja) | 半導体デバイス及びその製造方法 | |
| JP3977997B2 (ja) | 半導体装置およびその製造方法 | |
| JP5304647B2 (ja) | 熱処理装置、及び半導体装置の製造方法 | |
| US7132709B2 (en) | Semiconductor device including a capacitor having a capacitive insulating film of an insulating metal oxide | |
| JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
| JP2846310B1 (ja) | 半導体装置及びその製造方法 | |
| JP2002305289A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20010034069A1 (en) | Method of fabricating semiconductor device having ferroelectric capacitor | |
| JP2000068463A (ja) | 半導体装置およびその製造方法 | |
| KR100587088B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JP2000228499A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH1197647A (ja) | 容量及びその製造方法 | |
| JPH11224934A (ja) | 強誘電体メモリ装置 | |
| TW200403813A (en) | Semiconductor memory device manufacturing method | |
| JP2008091616A (ja) | 半導体装置の製造方法 | |
| JP2004047900A (ja) | 半導体素子、半導体装置及びそれらの製造方法 | |
| JP2001177069A (ja) | キャパシタを備えた半導体素子及びその製造方法 | |
| KR20030054029A (ko) | 반도체 소자의 캐패시터의 제조 방법 | |
| JPWO2004047175A1 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |