JPH03246937A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03246937A JPH03246937A JP4375290A JP4375290A JPH03246937A JP H03246937 A JPH03246937 A JP H03246937A JP 4375290 A JP4375290 A JP 4375290A JP 4375290 A JP4375290 A JP 4375290A JP H03246937 A JPH03246937 A JP H03246937A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- film
- atmosphere
- baked
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000011347 resin Substances 0.000 claims abstract description 15
- 229920005989 resin Polymers 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229920006015 heat resistant resin Polymers 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 abstract description 25
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 5
- 239000004642 Polyimide Substances 0.000 abstract 2
- 239000012298 atmosphere Substances 0.000 abstract 1
- 239000000376 reactant Substances 0.000 abstract 1
- 239000009719 polyimide resin Substances 0.000 description 23
- 239000010410 layer Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000009933 burial Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法に関するもので、特に凹
凸のある半導体基板の平坦化技術に関する。
凸のある半導体基板の平坦化技術に関する。
〈従来の技術〉
配線と配線との間に層間絶縁膜を入れて多層にすること
により形成される多層配線は、その配線が非常に短くな
ることにより、配線によるチップ面積の占有を防ぐこと
ができ、さらに配線による信号の遅延を防ぐことができ
るため、ＶＬＳ Ｉの形成に大変有効な技術である。こ
の技術において、配線、層間絶縁膜ともにステップカバ
レージを良くして均一な厚さを得るためには、各層の平
坦化が有効である。
により形成される多層配線は、その配線が非常に短くな
ることにより、配線によるチップ面積の占有を防ぐこと
ができ、さらに配線による信号の遅延を防ぐことができ
るため、ＶＬＳ Ｉの形成に大変有効な技術である。こ
の技術において、配線、層間絶縁膜ともにステップカバ
レージを良くして均一な厚さを得るためには、各層の平
坦化が有効である。
凹凸のある半導体基板の平坦化方法として、従来、有機
耐熱樹脂膜等によるスピン塗布法やエッチバック法、お
よびその両者を組合せたものが用いられている。
耐熱樹脂膜等によるスピン塗布法やエッチバック法、お
よびその両者を組合せたものが用いられている。
第２図にエッチバック法により形成した半導体装置の断
面図を示す。第２図をもとにエッチバック法を説明する
。
面図を示す。第２図をもとにエッチバック法を説明する
。
半導体基板５０の表面上に酸化膜２０を形成した後、そ
の酸化膜２０上にアルミニウム配線１０を形成する。そ
の後層間絶縁膜３０を形成した後、その層間絶縁膜３０
上にレジスト膜４０を塗布し、そのレジスト膜４０の粘
性を利用して表面を平坦化した後、さらに、そのレジス
ト膜４０上全面をエツチングすることにより層間絶縁膜
３０の平坦化をはかる。
の酸化膜２０上にアルミニウム配線１０を形成する。そ
の後層間絶縁膜３０を形成した後、その層間絶縁膜３０
上にレジスト膜４０を塗布し、そのレジスト膜４０の粘
性を利用して表面を平坦化した後、さらに、そのレジス
ト膜４０上全面をエツチングすることにより層間絶縁膜
３０の平坦化をはかる。
〈発明が解決しようとする課題〉
ところで、上述したスピン塗布法やエッチバック法によ
る平坦化技術は凹凸を緩和することはできるが、完全に
はその凹凸はなくならない。
る平坦化技術は凹凸を緩和することはできるが、完全に
はその凹凸はなくならない。
たとえば、エッチバック法において上述したように、凹
凸の急峻は緩和されるが、基本的には凹部と凸部でのエ
ツチングレートは同一のため、凹凸はなくならない。
凸の急峻は緩和されるが、基本的には凹部と凸部でのエ
ツチングレートは同一のため、凹凸はなくならない。
従来の方法を用いて凹凸を完全になくすには、スピン塗
布法やエッチバック法を何回も繰り返す必要があり、工
程数が増える。
布法やエッチバック法を何回も繰り返す必要があり、工
程数が増える。
本発明は、以上の問題点に鑑み、凹凸のない半導体装置
を容易に製造する方法を提供することを目的とする。
を容易に製造する方法を提供することを目的とする。
く課題を解決するための手段〉
本発明の半導体装置の製造方法は、半導体基板表面上に
酸化膜を形成し、その酸化膜上にアルミニウム配線を形
成した後、そのアルミニウム配線と上記酸化膜上に層間
絶縁膜を形成してなる半導体装置の製造方法において、
上記層間絶縁膜を、主鎖構成構造は互いに同一で一部分
子構造の違う複数の有機耐熱樹脂膜を積層塗布すること
により形成し、上層の樹脂膜のエツチングレートが下層
の樹脂膜より遅いドライエツチング条件のもとに、上記
複数の樹脂膜をドライエツチングすることを特徴として
いる。
酸化膜を形成し、その酸化膜上にアルミニウム配線を形
成した後、そのアルミニウム配線と上記酸化膜上に層間
絶縁膜を形成してなる半導体装置の製造方法において、
上記層間絶縁膜を、主鎖構成構造は互いに同一で一部分
子構造の違う複数の有機耐熱樹脂膜を積層塗布すること
により形成し、上層の樹脂膜のエツチングレートが下層
の樹脂膜より遅いドライエツチング条件のもとに、上記
複数の樹脂膜をドライエツチングすることを特徴として
いる。
〈作用〉
有機耐熱樹脂膜の上層におけるエツチングレートが下層
のエツチングレートより遅いエツチング条件のもとでエ
ッチバックを行うので、上層の有機耐熱樹脂膜の凸部エ
ツチングが終了したエッチバックの途中より、凸部のエ
ツチングレートが凹部のエツチングレートより速くなる
ので層間絶縁膜の凹凸の差がなくなり平坦化される。
のエツチングレートより遅いエツチング条件のもとでエ
ッチバックを行うので、上層の有機耐熱樹脂膜の凸部エ
ツチングが終了したエッチバックの途中より、凸部のエ
ツチングレートが凹部のエツチングレートより速くなる
ので層間絶縁膜の凹凸の差がなくなり平坦化される。
〈実施例〉
第１図は、本発明の半導体装置の製造方法の一実施例を
経時的に示す断面図である。
経時的に示す断面図である。
まず、（ａ）図に示すように、半導体基板５の表面上に
酸化膜２を形成し、アルミニウム配線１を形成する。
酸化膜２を形成し、アルミニウム配線１を形成する。
次に、（ロ）図に示すように、アルミニウム配線１およ
び酸化膜２上に未硬化の状態でポリイミド系樹脂Ａ３を
塗布し、１８０°ＣのＮ２雰囲気のホットプレートでベ
ーキングする。
び酸化膜２上に未硬化の状態でポリイミド系樹脂Ａ３を
塗布し、１８０°ＣのＮ２雰囲気のホットプレートでベ
ーキングする。
次に、（Ｃ）図に示すように、ポリイミド系樹脂Ａと主
鎖構成構造は同一で一部分子構造が異なるポリイミド系
樹脂Ｂ４をポリイミド系樹脂Ａ３上に未硬化の状態で塗
布し、１８０°ＣのＮ２雰囲気のホットプレートでベー
キングし、その後３５０ ”ＣのＮ２雰囲気のホットプ
レートまたは炉でベーキングする。
鎖構成構造は同一で一部分子構造が異なるポリイミド系
樹脂Ｂ４をポリイミド系樹脂Ａ３上に未硬化の状態で塗
布し、１８０°ＣのＮ２雰囲気のホットプレートでベー
キングし、その後３５０ ”ＣのＮ２雰囲気のホットプ
レートまたは炉でベーキングする。
（Ｃ）図に示す本実施例のポリイミド系樹脂Ａ、Ｂの膜
厚は、 ポリイミド系樹脂Ａ３ 凹部 １． ０６ｍポリイミド
系樹脂Ａ３ 凸部 ０．６μｍポリイミド系樹脂Ｂ４
凹部 １． Ｏｐｍポリイミド系樹脂Ｂ４ 凸部 ０
． ８μｍとなっている。
厚は、 ポリイミド系樹脂Ａ３ 凹部 １． ０６ｍポリイミド
系樹脂Ａ３ 凸部 ０．６μｍポリイミド系樹脂Ｂ４
凹部 １． Ｏｐｍポリイミド系樹脂Ｂ４ 凸部 ０
． ８μｍとなっている。
次に、（ｄ）図に示すように、ＲＩＥ装置により、全面
をエッチバックする。このときのエッチバックにおける
条件は、反応ガスは０２が主体で、ポリイミド系樹脂Ａ
３とポリイミド系樹脂Ｂ４のエツチングレート比（ポリ
イミド系樹脂Ａ３／ポリイミド系樹脂Ｂ４）が３になる
ように条件を設定する。（ｄ）図はこのような条件のも
とてポリイミド系樹脂Ｂ４の凸部のエッチバックが終了
した図である。この時の凹凸部のポリイミド系樹脂の膜
厚は、 ポリイミド系樹脂Ａ３ 凹部 １． Ｏａｍポリイミ
ド系樹脂Ａ３ 凸部 ０．２μｍポリイミド系樹脂Ｂ４
凹部 ０．６μｍとなっている。
をエッチバックする。このときのエッチバックにおける
条件は、反応ガスは０２が主体で、ポリイミド系樹脂Ａ
３とポリイミド系樹脂Ｂ４のエツチングレート比（ポリ
イミド系樹脂Ａ３／ポリイミド系樹脂Ｂ４）が３になる
ように条件を設定する。（ｄ）図はこのような条件のも
とてポリイミド系樹脂Ｂ４の凸部のエッチバックが終了
した図である。この時の凹凸部のポリイミド系樹脂の膜
厚は、 ポリイミド系樹脂Ａ３ 凹部 １． Ｏａｍポリイミ
ド系樹脂Ａ３ 凸部 ０．２μｍポリイミド系樹脂Ｂ４
凹部 ０．６μｍとなっている。
さらに、（ｅ）図に示すように、その後も同一の条件で
、ポリイミド系樹脂Ｂ４の凹部およびポリイミド系樹脂
Ａ３の凸部が無くなる状態までエッチバックを続けるこ
とより半導体基板上の層間絶縁膜３の凹凸は平坦化され
る。
、ポリイミド系樹脂Ｂ４の凹部およびポリイミド系樹脂
Ａ３の凸部が無くなる状態までエッチバックを続けるこ
とより半導体基板上の層間絶縁膜３の凹凸は平坦化され
る。
〈発明の効果〉
本発明によれば、工程数も増やすことなく、半導体基板
上の層間絶縁膜の凹凸を完全に平坦化することができる
。しかも、基本的な構成構造が同一の二種類の有機耐熱
樹脂膜により層間絶縁膜を形成しているのでその整合性
は良く、エツチング後、上層の有機耐熱樹脂膜が残存し
ても層間絶縁膜としてなんら問題がない。
上の層間絶縁膜の凹凸を完全に平坦化することができる
。しかも、基本的な構成構造が同一の二種類の有機耐熱
樹脂膜により層間絶縁膜を形成しているのでその整合性
は良く、エツチング後、上層の有機耐熱樹脂膜が残存し
ても層間絶縁膜としてなんら問題がない。
第１図は、本発明の一実施例を経時的に示す断面図、第
２図は従来法による半導体装置の断面図である。 アルミニウム配線 酸化膜 ポリイミド系樹脂Ａ ポリイミド系樹脂Ｂ 半導体基板 反応ガス 葬１８Ｊ
２図は従来法による半導体装置の断面図である。 アルミニウム配線 酸化膜 ポリイミド系樹脂Ａ ポリイミド系樹脂Ｂ 半導体基板 反応ガス 葬１８Ｊ
Claims (1)
- 半導体基板表面上に酸化膜を形成し、その酸化膜上にア
ルミニウム配線を形成した後、そのアルミニウム配線と
上記酸化膜上に層間絶縁膜を形成してなる半導体装置の
製造方法において、上記層間絶縁膜を、主鎖構成構造は
互いに同一で一部分子構造の違う複数の有機耐熱樹脂膜
を積層塗布することにより形成し、上層の樹脂膜のエッ
チングレートが下層の樹脂膜より遅いドライエッチング
条件のもとに、上記複数の樹脂膜をドライエッチングす
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4375290A JPH03246937A (ja) | 1990-02-23 | 1990-02-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4375290A JPH03246937A (ja) | 1990-02-23 | 1990-02-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03246937A true JPH03246937A (ja) | 1991-11-05 |
Family
ID=12672501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4375290A Pending JPH03246937A (ja) | 1990-02-23 | 1990-02-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03246937A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100248593B1 (ko) * | 1996-04-17 | 2000-03-15 | 마찌다 가쯔히꼬 | 액티브매트릭스기판 및 그 제조방법과 액정표시장치 |
| EP1256979A1 (en) * | 2001-05-11 | 2002-11-13 | Matsushita Electric Industrial Co., Ltd. | Passivation layer on a semiconductor device with a ferroelectric layer |
| KR100505408B1 (ko) * | 1999-07-30 | 2005-08-04 | 주식회사 하이닉스반도체 | 반도체 소자의 금속절연막 형성 방법 |
| JP2006318648A (ja) * | 2003-12-25 | 2006-11-24 | Tdk Corp | 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法 |
| KR100653978B1 (ko) * | 2000-06-30 | 2006-12-05 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선간 절연막 형성방법 |
| KR100665655B1 (ko) * | 2004-11-09 | 2007-01-10 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| CN102856181A (zh) * | 2011-06-30 | 2013-01-02 | 中国科学院微电子研究所 | 多栅器件的形成方法 |
-
1990
- 1990-02-23 JP JP4375290A patent/JPH03246937A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100248593B1 (ko) * | 1996-04-17 | 2000-03-15 | 마찌다 가쯔히꼬 | 액티브매트릭스기판 및 그 제조방법과 액정표시장치 |
| KR100505408B1 (ko) * | 1999-07-30 | 2005-08-04 | 주식회사 하이닉스반도체 | 반도체 소자의 금속절연막 형성 방법 |
| KR100653978B1 (ko) * | 2000-06-30 | 2006-12-05 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선간 절연막 형성방법 |
| EP1256979A1 (en) * | 2001-05-11 | 2002-11-13 | Matsushita Electric Industrial Co., Ltd. | Passivation layer on a semiconductor device with a ferroelectric layer |
| US6730948B2 (en) | 2001-05-11 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including acrylic resin layer |
| JP2006318648A (ja) * | 2003-12-25 | 2006-11-24 | Tdk Corp | 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法 |
| KR100665655B1 (ko) * | 2004-11-09 | 2007-01-10 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| CN102856181A (zh) * | 2011-06-30 | 2013-01-02 | 中国科学院微电子研究所 | 多栅器件的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03246937A (ja) | 半導体装置の製造方法 | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPS62219923A (ja) | 半導体装置の製造方法 | |
| JPH06267943A (ja) | 半導体装置の製造方法 | |
| JPS63131546A (ja) | 半導体装置 | |
| JPH0637090A (ja) | 半導体装置の製造方法 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| JP3328430B2 (ja) | 半導体素子の多層配線形成方法 | |
| JPH02180052A (ja) | 半導体装置の製造方法 | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JP2003218116A (ja) | 半導体装置及びその製造方法 | |
| JPH01230254A (ja) | 平坦化方法 | |
| JPH03293728A (ja) | 半導体装置 | |
| JPH02235359A (ja) | 多層配線形成方法 | |
| JPH0587973B2 (ja) | ||
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPH079939B2 (ja) | 多層配線の形成方法 | |
| JPH06140397A (ja) | 多層配線の形成方法 | |
| JPH0432232A (ja) | 半導体装置の製造方法 | |
| JPH03283622A (ja) | 半導体装置の多層配線構造 | |
| JPH05308073A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 |