JP2003218116A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003218116A JP2003218116A JP2002013801A JP2002013801A JP2003218116A JP 2003218116 A JP2003218116 A JP 2003218116A JP 2002013801 A JP2002013801 A JP 2002013801A JP 2002013801 A JP2002013801 A JP 2002013801A JP 2003218116 A JP2003218116 A JP 2003218116A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- insulating film
- sog
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 多層配線を有する半導体デバイスにおいて、
良好な層間絶縁膜の平坦性を有する半導体装置及びその
製造方法を提供することを目的とする。 【解決手段】 多層配線構造を有する半導体装置の下層
配線上及び該下層配線配設部に、絶縁膜とＳＯＧ膜から
なる多層層間絶縁膜を形成後エッチバックすることによ
り前記下層配線配設部の段差を緩和させた平坦面を形成
する工程を含む半導体装置の製造方法において、前記下
層配線上及び該下層配線配設部に、前記絶縁膜と前記Ｓ
ＯＧ膜を順に形成し、前記下層配線上の前記絶縁膜が露
出するまで前記ＳＯＧ膜をエッチバックし、かつ前記下
層配線配設部には前記ＳＯＧ膜を残す工程を、少なくと
も２回繰り返すことを特徴とする
良好な層間絶縁膜の平坦性を有する半導体装置及びその
製造方法を提供することを目的とする。 【解決手段】 多層配線構造を有する半導体装置の下層
配線上及び該下層配線配設部に、絶縁膜とＳＯＧ膜から
なる多層層間絶縁膜を形成後エッチバックすることによ
り前記下層配線配設部の段差を緩和させた平坦面を形成
する工程を含む半導体装置の製造方法において、前記下
層配線上及び該下層配線配設部に、前記絶縁膜と前記Ｓ
ＯＧ膜を順に形成し、前記下層配線上の前記絶縁膜が露
出するまで前記ＳＯＧ膜をエッチバックし、かつ前記下
層配線配設部には前記ＳＯＧ膜を残す工程を、少なくと
も２回繰り返すことを特徴とする
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置及びその製造方法に関し、さらに詳しく
は層間絶縁膜の平坦化工程を含む半導体装置およびその
製造方法に関する。
する半導体装置及びその製造方法に関し、さらに詳しく
は層間絶縁膜の平坦化工程を含む半導体装置およびその
製造方法に関する。
【０００２】
【従来の技術】多層配線構造を有する半導体装置におい
て、上層配線のフォトリソグラフィを精度良く行うため
に、下層配線上の層間絶縁膜にＳＯＧ（Spin On Glas
s）膜を使用して下層配線間の段差を埋め表面を平坦化
することは最近重要になってきている。ＳＯＧとは、Ｓ
ｉＯ2を主成分とし、有機溶剤で溶解させた液体の塗布
材料で、流動性があり、半導体装置においては微細配線
間の隙間のギャップフィルや、段差軽減を目的として使
用される。
て、上層配線のフォトリソグラフィを精度良く行うため
に、下層配線上の層間絶縁膜にＳＯＧ（Spin On Glas
s）膜を使用して下層配線間の段差を埋め表面を平坦化
することは最近重要になってきている。ＳＯＧとは、Ｓ
ｉＯ2を主成分とし、有機溶剤で溶解させた液体の塗布
材料で、流動性があり、半導体装置においては微細配線
間の隙間のギャップフィルや、段差軽減を目的として使
用される。
【０００３】ＳＯＧ膜を用いたいくつかの層間絶縁膜平
坦化方法の中で、最も一般的なものの一つが第１のＣＶ
Ｄ（Chemical Vapor Deposition：化学的気層成長）酸
化膜の上にエッチバックでの犠牲層となるＳＯＧ膜を形
成した後、第１のＣＶＤ酸化膜と、ＳＯＧ膜の両方の層
を等しい速度でエッチバックし表面を平坦化し、更にそ
の上に第２のＣＶＤ酸化膜層を堆積する方法である。
坦化方法の中で、最も一般的なものの一つが第１のＣＶ
Ｄ（Chemical Vapor Deposition：化学的気層成長）酸
化膜の上にエッチバックでの犠牲層となるＳＯＧ膜を形
成した後、第１のＣＶＤ酸化膜と、ＳＯＧ膜の両方の層
を等しい速度でエッチバックし表面を平坦化し、更にそ
の上に第２のＣＶＤ酸化膜層を堆積する方法である。
【０００４】図５は、ＳＯＧ膜を使用して層間絶縁膜を
形成した半導体装置の断面図である。１はシリコン基
板、２はＬＯＣＯＳ（Local Oxidation of Silicon：素
子間分離用の選択酸化法）酸化膜、３はポリシリコン配
線、４は下地の絶縁膜、５は金属配線（下層配線）、６
はＮＳＧ（Non-doped Silicate Glass）膜、７はＳＯＧ
膜、８はＮＳＧ膜、９は金属配線（上層配線）である。
下層配線である金属配線５等により生じた下層の段差
を、ＳＯＧ膜７を使ったエッチバックを行うことでギャ
ップを埋めて平坦化している。
形成した半導体装置の断面図である。１はシリコン基
板、２はＬＯＣＯＳ（Local Oxidation of Silicon：素
子間分離用の選択酸化法）酸化膜、３はポリシリコン配
線、４は下地の絶縁膜、５は金属配線（下層配線）、６
はＮＳＧ（Non-doped Silicate Glass）膜、７はＳＯＧ
膜、８はＮＳＧ膜、９は金属配線（上層配線）である。
下層配線である金属配線５等により生じた下層の段差
を、ＳＯＧ膜７を使ったエッチバックを行うことでギャ
ップを埋めて平坦化している。
【０００５】図６、図７は、図５の半導体装置の製造方
法を半導体装置の断面図を用いて工程順に示したもので
ある。まず、シリコン基板１上にＬＯＣＯＳ酸化膜２を
形成し、ＬＯＣＯＳ酸化膜２上にポリシリコンを堆積さ
せフォトリソグラフィーを用いてパターニングすること
により配線や抵抗として用いるポリシリコン配線３を形
成する。それらの段差上にＣＶＤ法によって不純物を含
まないシリコン酸化膜（以下、ＮＳＧ膜と称す）及び硼
素・燐を含んだシリコン酸化膜（以下、ＢＰＳＧ（Boro
n-doped Phospho Silicate Glass）膜と称す）を堆積さ
せ、段差を緩和するため高温処理することでＢＰＳＧ膜
を流動化し表面を平坦化する。これらが配線の下地の絶
縁膜４となる。（図６（ａ））。
法を半導体装置の断面図を用いて工程順に示したもので
ある。まず、シリコン基板１上にＬＯＣＯＳ酸化膜２を
形成し、ＬＯＣＯＳ酸化膜２上にポリシリコンを堆積さ
せフォトリソグラフィーを用いてパターニングすること
により配線や抵抗として用いるポリシリコン配線３を形
成する。それらの段差上にＣＶＤ法によって不純物を含
まないシリコン酸化膜（以下、ＮＳＧ膜と称す）及び硼
素・燐を含んだシリコン酸化膜（以下、ＢＰＳＧ（Boro
n-doped Phospho Silicate Glass）膜と称す）を堆積さ
せ、段差を緩和するため高温処理することでＢＰＳＧ膜
を流動化し表面を平坦化する。これらが配線の下地の絶
縁膜４となる。（図６（ａ））。
【０００６】次に、下地の絶縁膜４の上に、下層配線と
なる金属配線５を形成する。金属配線５は、Ａｌ−Ｃｕ
合金ターゲットを用いたスパッタリングにより堆積させ
た後、パターニングされることで作られる（図６
（ｂ））。
なる金属配線５を形成する。金属配線５は、Ａｌ−Ｃｕ
合金ターゲットを用いたスパッタリングにより堆積させ
た後、パターニングされることで作られる（図６
（ｂ））。
【０００７】その後、ＣＶＤ法によりＣＶＤ酸化膜であ
るＮＳＧ膜６（絶縁膜）が金属配線５の凹凸をたどるよ
うに堆積され（図６（ｃ））、その上にＳＯＧがスピン
コートにより金属配線５の形成によって出来た段差を埋
めるように塗布された後、炉で加熱、硬化され、ＳＯＧ
膜７となる。（図６（ｄ））。
るＮＳＧ膜６（絶縁膜）が金属配線５の凹凸をたどるよ
うに堆積され（図６（ｃ））、その上にＳＯＧがスピン
コートにより金属配線５の形成によって出来た段差を埋
めるように塗布された後、炉で加熱、硬化され、ＳＯＧ
膜７となる。（図６（ｄ））。
【０００８】ＳＯＧ膜７形成後、ＣＦ４とＣＨＦ３の混
合ガスをエッチングガスとしてエッチバックを行い、下
層配線である金属配線５上からＳＯＧ膜７を取除く（図
７（ａ））。
合ガスをエッチングガスとしてエッチバックを行い、下
層配線である金属配線５上からＳＯＧ膜７を取除く（図
７（ａ））。
【０００９】エッチバック後は再びＣＶＤ法によりＮＳ
Ｇ膜８を堆積する。従来のＳＯＧ膜を用いた層間絶縁膜
平坦化法ではここで層間絶縁膜の形成が終わり、次に２
層目の上層配線となる金属配線９が形成されることにな
る（図７（ｂ））。
Ｇ膜８を堆積する。従来のＳＯＧ膜を用いた層間絶縁膜
平坦化法ではここで層間絶縁膜の形成が終わり、次に２
層目の上層配線となる金属配線９が形成されることにな
る（図７（ｂ））。
【００１０】このようにして局所的な平坦性が得られ、
下層の金属配線等による凹凸を埋めることができる。Ｓ
ＯＧ膜７は狭いギャップ、あるいはパッドの辺の近くの
みに残り、ＮＳＧ膜８によって完全に封じこめられる。
それによって、その電気的特性、およびその後のヴィア
エッチング工程への影響は最小限となる。
下層の金属配線等による凹凸を埋めることができる。Ｓ
ＯＧ膜７は狭いギャップ、あるいはパッドの辺の近くの
みに残り、ＮＳＧ膜８によって完全に封じこめられる。
それによって、その電気的特性、およびその後のヴィア
エッチング工程への影響は最小限となる。
【００１１】ＳＯＧ膜が他のエッチバックでの犠牲層
（例えばレジストあるいはポリイミド）に比べて優位な
点は、４００℃程度の温度でキュアした後は、レジスト
でのエッチングバックの間に問題として発生するローデ
ィング効果（レジストのエッチングレートが、レジスト
の面積が減少するに従って増加する）が少ないことであ
る。
（例えばレジストあるいはポリイミド）に比べて優位な
点は、４００℃程度の温度でキュアした後は、レジスト
でのエッチングバックの間に問題として発生するローデ
ィング効果（レジストのエッチングレートが、レジスト
の面積が減少するに従って増加する）が少ないことであ
る。
【００１２】また、従来の方法において、パターンによ
っては、ＳＯＧ膜７は１回のコーティングだけでは塗布
される量が足らず要求される平坦性が得られない場合が
ある。そのときは２回連続でコーティングを行い厚く塗
布した後それを１回でエッチバックする方法があり、Ｓ
ＯＧ塗布後平坦性で明らかに劣る１回塗りに比較すれば
良好な形状が得ることができる。
っては、ＳＯＧ膜７は１回のコーティングだけでは塗布
される量が足らず要求される平坦性が得られない場合が
ある。そのときは２回連続でコーティングを行い厚く塗
布した後それを１回でエッチバックする方法があり、Ｓ
ＯＧ塗布後平坦性で明らかに劣る１回塗りに比較すれば
良好な形状が得ることができる。
【００１３】
【発明が解決しようとする課題】従来の方法では実際に
ＳＯＧ膜７およびＮＳＧ膜６のエッチングを行っていく
と、エッチバックの終盤に下層配線である金属配線５上
のＮＳＧ膜６が露出し、ＣＶＤ酸化膜（ＮＳＧ膜６）面
とＳＯＧ膜７面が混在することで、ＳＯＧ膜７のエッチ
ング速度が上昇し等速性が失われ形状が悪化する現象が
起きる。これは、ＣＶＤ酸化膜面が現れたときの酸素放
出増加がＳＯＧ膜７のエッチング速度増加に寄与するた
めであると考えられており、また、表面に露出するＣＶ
Ｄ酸化膜の面積が大きくなるにつれてこの効果が大きく
なるため、パターン密度依存性を持つことも明らかにさ
れている。
ＳＯＧ膜７およびＮＳＧ膜６のエッチングを行っていく
と、エッチバックの終盤に下層配線である金属配線５上
のＮＳＧ膜６が露出し、ＣＶＤ酸化膜（ＮＳＧ膜６）面
とＳＯＧ膜７面が混在することで、ＳＯＧ膜７のエッチ
ング速度が上昇し等速性が失われ形状が悪化する現象が
起きる。これは、ＣＶＤ酸化膜面が現れたときの酸素放
出増加がＳＯＧ膜７のエッチング速度増加に寄与するた
めであると考えられており、また、表面に露出するＣＶ
Ｄ酸化膜の面積が大きくなるにつれてこの効果が大きく
なるため、パターン密度依存性を持つことも明らかにさ
れている。
【００１４】一方、ＳＯＧ膜を２回塗布後エッチバック
する方法は、ＳＯＧ膜が厚くなっているため１回のエッ
チバックに要する時間が増加し、ローディング効果によ
る形状悪化が顕著に起こってしまう問題があった。
する方法は、ＳＯＧ膜が厚くなっているため１回のエッ
チバックに要する時間が増加し、ローディング効果によ
る形状悪化が顕著に起こってしまう問題があった。
【００１５】また、ＣＶＤ酸化膜が露出した後のＳＯＧ
膜のオーバーエッチング防止を目的として、主に、プロ
セスガスの設定を含んだエッチング速度の制御などに主
点が置かれた方策が採られてきたが、パターン密度依存
性があることから、様々なパターン密度が混在するよう
な場合、ウェハ全面に渡って最適な平坦性を確保するこ
とが困難であった。本発明は、これら従来の方法で問題
となっているオーバーエッチングの増加等による形状悪
化を構造的に解決し、良好な層間絶縁膜の平坦性を有す
る半導体装置及びその製造方法を提供することを目的と
する。
膜のオーバーエッチング防止を目的として、主に、プロ
セスガスの設定を含んだエッチング速度の制御などに主
点が置かれた方策が採られてきたが、パターン密度依存
性があることから、様々なパターン密度が混在するよう
な場合、ウェハ全面に渡って最適な平坦性を確保するこ
とが困難であった。本発明は、これら従来の方法で問題
となっているオーバーエッチングの増加等による形状悪
化を構造的に解決し、良好な層間絶縁膜の平坦性を有す
る半導体装置及びその製造方法を提供することを目的と
する。
【００１６】
【課題を解決するための手段】本発明は、多層配線構造
を有する半導体装置で、下層配線と上層配線との間に形
成された絶縁膜とＳＯＧ膜からなる多層層間絶縁膜を平
坦化して前記下層配線配設部の段差を緩和させた半導体
装置において、前記下層配線配設部の段差を埋める前記
絶縁膜と前記ＳＯＧ膜からなる前記多層層間絶縁膜は、
前記絶縁膜と該絶縁膜上に前記ＳＯＧ膜を形成した層
を、少なくとも２層以上連続で備えた構造を含むことを
特徴とするものである。また、多層配線構造を有する半
導体装置の下層配線上及び該下層配線配設部に、絶縁膜
とＳＯＧ膜からなる多層層間絶縁膜を形成後エッチバッ
クすることにより前記下層配線配設部の段差を緩和させ
た平坦面を形成する工程を含む半導体装置の製造方法に
おいて、前記下層配線上及び該下層配線配設部に、前記
絶縁膜と前記ＳＯＧ膜を順に形成し、前記下層配線上の
前記絶縁膜が露出するまで前記ＳＯＧ膜をエッチバック
し、かつ前記下層配線配設部には前記ＳＯＧ膜を残す工
程を、少なくとも２回繰り返すことを特徴とするもので
ある。また、前記絶縁膜は、ＣＶＤ酸化膜であることを
特徴とするものである。
を有する半導体装置で、下層配線と上層配線との間に形
成された絶縁膜とＳＯＧ膜からなる多層層間絶縁膜を平
坦化して前記下層配線配設部の段差を緩和させた半導体
装置において、前記下層配線配設部の段差を埋める前記
絶縁膜と前記ＳＯＧ膜からなる前記多層層間絶縁膜は、
前記絶縁膜と該絶縁膜上に前記ＳＯＧ膜を形成した層
を、少なくとも２層以上連続で備えた構造を含むことを
特徴とするものである。また、多層配線構造を有する半
導体装置の下層配線上及び該下層配線配設部に、絶縁膜
とＳＯＧ膜からなる多層層間絶縁膜を形成後エッチバッ
クすることにより前記下層配線配設部の段差を緩和させ
た平坦面を形成する工程を含む半導体装置の製造方法に
おいて、前記下層配線上及び該下層配線配設部に、前記
絶縁膜と前記ＳＯＧ膜を順に形成し、前記下層配線上の
前記絶縁膜が露出するまで前記ＳＯＧ膜をエッチバック
し、かつ前記下層配線配設部には前記ＳＯＧ膜を残す工
程を、少なくとも２回繰り返すことを特徴とするもので
ある。また、前記絶縁膜は、ＣＶＤ酸化膜であることを
特徴とするものである。
【００１７】
【作用】本発明による半導体装置及びその製造方法を適
用することで、絶縁膜（ＮＳＧ膜）とＳＯＧ膜の形成及
びエッチバックを２回に分けて行うため、ローディング
効果の影響が少なくなり、表面形状が平坦な層間絶縁膜
を有する半導体装置を形成することができる。
用することで、絶縁膜（ＮＳＧ膜）とＳＯＧ膜の形成及
びエッチバックを２回に分けて行うため、ローディング
効果の影響が少なくなり、表面形状が平坦な層間絶縁膜
を有する半導体装置を形成することができる。
【００１８】
【発明の実施の形態】図１は、本発明による半導体装置
の一例を断面構造で示したものである。１はシリコン基
板、２はＬＯＣＯＳ酸化膜、３はポリシリコン配線、４
は下地の絶縁膜、５は金属配線（下層配線）、６はＮＳ
Ｇ膜、７はＳＯＧ膜、８はＮＳＧ膜、９は金属配線（上
層配線）、１０はＮＳＧ膜、１１はＳＯＧ膜である。
の一例を断面構造で示したものである。１はシリコン基
板、２はＬＯＣＯＳ酸化膜、３はポリシリコン配線、４
は下地の絶縁膜、５は金属配線（下層配線）、６はＮＳ
Ｇ膜、７はＳＯＧ膜、８はＮＳＧ膜、９は金属配線（上
層配線）、１０はＮＳＧ膜、１１はＳＯＧ膜である。
【００１９】従来の半導体装置（図５）と比較すると明
らかなように、ＮＳＧ膜１０とＳＯＧ膜１１を追加し
て、ＮＳＧ膜とＳＯＧ膜を形成してエッチバックを行う
工程を２回繰り返しているため、金属配線５上にはＮＳ
Ｇ膜６、１０が形成され、一方、金属配線５の間のギャ
ップ（下層配線配設部）には、ＮＳＧ膜（絶縁膜）上に
ＳＯＧ膜を形成した層（多層層間絶縁膜）が２層連続で
形成されることになる。この構造では、ＳＯＧ膜が２回
形成されるとともに、ＳＯＧ膜７とＳＯＧ膜１１の間に
ＮＳＧ膜１０を含んでいるため、金属配線５等により出
来た下層の凹状の段差を容易に埋めることができ、著し
く平坦性が向上した表面の層間絶縁膜を有する半導体装
置が得られる。図１では、ＮＳＧ膜（絶縁膜）上にＳＯ
Ｇ膜を形成した層を２層構造にしているが、必要に応じ
て３層以上の構造でも良い。
らかなように、ＮＳＧ膜１０とＳＯＧ膜１１を追加し
て、ＮＳＧ膜とＳＯＧ膜を形成してエッチバックを行う
工程を２回繰り返しているため、金属配線５上にはＮＳ
Ｇ膜６、１０が形成され、一方、金属配線５の間のギャ
ップ（下層配線配設部）には、ＮＳＧ膜（絶縁膜）上に
ＳＯＧ膜を形成した層（多層層間絶縁膜）が２層連続で
形成されることになる。この構造では、ＳＯＧ膜が２回
形成されるとともに、ＳＯＧ膜７とＳＯＧ膜１１の間に
ＮＳＧ膜１０を含んでいるため、金属配線５等により出
来た下層の凹状の段差を容易に埋めることができ、著し
く平坦性が向上した表面の層間絶縁膜を有する半導体装
置が得られる。図１では、ＮＳＧ膜（絶縁膜）上にＳＯ
Ｇ膜を形成した層を２層構造にしているが、必要に応じ
て３層以上の構造でも良い。
【００２０】次に、本発明による半導体装置の製造方法
を説明する。図２〜図４は、半導体装置の断面構造を示
しており、本発明を用いて層間絶縁膜を平坦化する例を
工程順に示したものである。まず、シリコン基板１上に
熱酸化によりＬＯＣＯＳ酸化膜２を形成し、ＬＯＣＯＳ
酸化膜２上にポリシリコンを堆積させフォトリソグラフ
ィーを用いてパターニングすることにより配線あるいは
抵抗等として使用するポリシリコン配線３を形成する。
次に、それらの上にＣＶＤ法によってＮＳＧ膜及びＢＰ
ＳＧ膜を堆積させ、段差を緩和するため８５０℃程度で
高温処理することでＢＰＳＧ膜を流動化し表面を平坦化
する。これらが金属配線の下地の絶縁膜４となる（図２
（ａ））。
を説明する。図２〜図４は、半導体装置の断面構造を示
しており、本発明を用いて層間絶縁膜を平坦化する例を
工程順に示したものである。まず、シリコン基板１上に
熱酸化によりＬＯＣＯＳ酸化膜２を形成し、ＬＯＣＯＳ
酸化膜２上にポリシリコンを堆積させフォトリソグラフ
ィーを用いてパターニングすることにより配線あるいは
抵抗等として使用するポリシリコン配線３を形成する。
次に、それらの上にＣＶＤ法によってＮＳＧ膜及びＢＰ
ＳＧ膜を堆積させ、段差を緩和するため８５０℃程度で
高温処理することでＢＰＳＧ膜を流動化し表面を平坦化
する。これらが金属配線の下地の絶縁膜４となる（図２
（ａ））。
【００２１】次に、下地の絶縁膜４の上に下層配線とな
る金属配線５を形成する。金属配線５は、Ａｌ−Ｃｕ合
金ターゲットを用いたスパッタリングにより堆積させた
後、パターニングされることで作られる（図２
（ｂ））。
る金属配線５を形成する。金属配線５は、Ａｌ−Ｃｕ合
金ターゲットを用いたスパッタリングにより堆積させた
後、パターニングされることで作られる（図２
（ｂ））。
【００２２】その後、ＣＶＤ法によりＣＶＤ酸化膜であ
るＮＳＧ膜６（絶縁膜）が金属配線５の凹凸をたどるよ
うに堆積され（図２（ｃ））、その上にＳＯＧ膜７がス
ピンコートにより塗布される（図２（ｄ））。ＳＯＧ膜
７は金属配線５の形成によって出来た段差を埋めるよう
に塗布された後、炉で加熱、硬化する（例えば、４００
℃、５分程度）。
るＮＳＧ膜６（絶縁膜）が金属配線５の凹凸をたどるよ
うに堆積され（図２（ｃ））、その上にＳＯＧ膜７がス
ピンコートにより塗布される（図２（ｄ））。ＳＯＧ膜
７は金属配線５の形成によって出来た段差を埋めるよう
に塗布された後、炉で加熱、硬化する（例えば、４００
℃、５分程度）。
【００２３】ＳＯＧ膜７形成後、エッチングガスとして
ＣＦ４を９４ｓｃｃｍ、ＣＨＦ３を３６ｓｃｃｍの流量
とし、圧力は１５００ｍＴｏｒｒ、ＲＦパワーを１８０
Ｗとし反応性イオンエッチング法によりＳＯＧ膜７およ
びＮＳＧ膜６のエッチバックを行なう（図３（ａ））。
ＣＦ４を９４ｓｃｃｍ、ＣＨＦ３を３６ｓｃｃｍの流量
とし、圧力は１５００ｍＴｏｒｒ、ＲＦパワーを１８０
Ｗとし反応性イオンエッチング法によりＳＯＧ膜７およ
びＮＳＧ膜６のエッチバックを行なう（図３（ａ））。
【００２４】ここで、金属配線５上のＮＳＧ膜６にＳＯ
Ｇ膜７が残っていると、その後、配線間接続のためのヴ
ィアと呼ばれるスルーホールをＮＳＧ膜６にエッチング
で開けて上層配線となる金属配線９をスパッタリングで
堆積するときＳＯＧ膜７から脱ガス（Ｈ2Ｏ含む）し金
属配線９のヴィア埋め込みの妨げとなる。これはポイゾ
ンドヴィアと呼ばれるヴィア導通不良の原因となり、ま
た、即断線不良まで至らなかったとしても、吸湿性のあ
るＳＯＧ膜７が配線に接して存在することは信頼性上問
題があるため、適切なエッチバックにより金属配線５上
のＳＯＧ膜７を取除き、金属配線５上の絶縁膜であるＮ
ＳＧ膜６を全て露出させなければならない。一方、金属
配線５の間には段差を埋めるＳＯＧ膜７を残すことが必
要である。このため、光学式の配線膜厚測定器で測定し
た結果からエッチングするべき膜厚を設定しエッチング
時間の調整を行なう等、エッチングプロセスを制御する
必要がある。
Ｇ膜７が残っていると、その後、配線間接続のためのヴ
ィアと呼ばれるスルーホールをＮＳＧ膜６にエッチング
で開けて上層配線となる金属配線９をスパッタリングで
堆積するときＳＯＧ膜７から脱ガス（Ｈ2Ｏ含む）し金
属配線９のヴィア埋め込みの妨げとなる。これはポイゾ
ンドヴィアと呼ばれるヴィア導通不良の原因となり、ま
た、即断線不良まで至らなかったとしても、吸湿性のあ
るＳＯＧ膜７が配線に接して存在することは信頼性上問
題があるため、適切なエッチバックにより金属配線５上
のＳＯＧ膜７を取除き、金属配線５上の絶縁膜であるＮ
ＳＧ膜６を全て露出させなければならない。一方、金属
配線５の間には段差を埋めるＳＯＧ膜７を残すことが必
要である。このため、光学式の配線膜厚測定器で測定し
た結果からエッチングするべき膜厚を設定しエッチング
時間の調整を行なう等、エッチングプロセスを制御する
必要がある。
【００２５】従来のＳＯＧ膜を用いた層間絶縁膜平坦化
法では、この後、ＮＳＧ膜８と金属配線９が形成される
ことになるが、本発明では、エッチバック後更に以下の
工程を行うことで層間絶縁膜平坦性の改善を達成してい
る。このことで、1回のＳＯＧ塗布及びエッチバック工
程での、ＳＯＧ膜７の塗布量や、エッチング時間は、従
来の方法に比べて少なくてすみ、オーバーエッチングの
問題は発生し難い。
法では、この後、ＮＳＧ膜８と金属配線９が形成される
ことになるが、本発明では、エッチバック後更に以下の
工程を行うことで層間絶縁膜平坦性の改善を達成してい
る。このことで、1回のＳＯＧ塗布及びエッチバック工
程での、ＳＯＧ膜７の塗布量や、エッチング時間は、従
来の方法に比べて少なくてすみ、オーバーエッチングの
問題は発生し難い。
【００２６】本発明では１回目のエッチバック後、再
度、ＣＶＤ法によりＣＶＤ酸化膜であるＮＳＧ膜１０
（絶縁膜）を堆積させ（図３（ｂ））、その上にＳＯＧ
膜１１をスピンコートにより塗布する（図３（ｃ））。
ＳＯＧ膜１１は表面の段差を埋めるように塗布された
後、炉で加熱、硬化される。ＳＯＧ膜１１形成後、エッ
チングガスとしてＣＦ４とＣＨＦ３を使った反応性イオ
ンエッチング法によりエッチバックを行ない金属配線５
上のＳＯＧ膜１１を取除き、金属配線５上のＮＳＧ膜１
０が全て露出するようにする（図４（ａ））。エッチバ
ック後は再びＣＶＤ法によりＮＳＧ膜８を堆積する。一
方、金属配線５の間にはＳＯＧ膜１１を残すようにす
る。本発明ではここで層間絶縁膜の形成が終わり、次に
上層配線となる金属配線９が形成されることになる（図
４（ｂ））。
度、ＣＶＤ法によりＣＶＤ酸化膜であるＮＳＧ膜１０
（絶縁膜）を堆積させ（図３（ｂ））、その上にＳＯＧ
膜１１をスピンコートにより塗布する（図３（ｃ））。
ＳＯＧ膜１１は表面の段差を埋めるように塗布された
後、炉で加熱、硬化される。ＳＯＧ膜１１形成後、エッ
チングガスとしてＣＦ４とＣＨＦ３を使った反応性イオ
ンエッチング法によりエッチバックを行ない金属配線５
上のＳＯＧ膜１１を取除き、金属配線５上のＮＳＧ膜１
０が全て露出するようにする（図４（ａ））。エッチバ
ック後は再びＣＶＤ法によりＮＳＧ膜８を堆積する。一
方、金属配線５の間にはＳＯＧ膜１１を残すようにす
る。本発明ではここで層間絶縁膜の形成が終わり、次に
上層配線となる金属配線９が形成されることになる（図
４（ｂ））。
【００２７】ここで、ＳＯＧ膜７をエッチバック後、直
接ＳＯＧ膜１１を塗布せず、ＮＳＧ膜１０を形成する意
味について説明する。ＳＯＧ膜７をエッチバック後、直
接ＳＯＧ膜１１を形成する方法を適用した場合、オーバ
ーエッチングが最も顕著に起こる部分においてノッチン
グが発生する場合がある。ノッチングとは楔型の異常形
状で、1回目のエッチバック時に表面ＳＯＧ膜７の改質
があり、２回目のエッチバックのときにオーバーエッチ
ングが増えてその部分に達した場合、ノッチングとして
確認されるものと推測される。本発明のようにＳＯＧ膜
７とＳＯＧ膜１１の中間にＮＳＧ膜１０が介在する構造
を用いた場合そのようなノッチング発生を防ぐ効果を有
している。
接ＳＯＧ膜１１を塗布せず、ＮＳＧ膜１０を形成する意
味について説明する。ＳＯＧ膜７をエッチバック後、直
接ＳＯＧ膜１１を形成する方法を適用した場合、オーバ
ーエッチングが最も顕著に起こる部分においてノッチン
グが発生する場合がある。ノッチングとは楔型の異常形
状で、1回目のエッチバック時に表面ＳＯＧ膜７の改質
があり、２回目のエッチバックのときにオーバーエッチ
ングが増えてその部分に達した場合、ノッチングとして
確認されるものと推測される。本発明のようにＳＯＧ膜
７とＳＯＧ膜１１の中間にＮＳＧ膜１０が介在する構造
を用いた場合そのようなノッチング発生を防ぐ効果を有
している。
【００２８】その他、ＮＳＧ膜１０が介在することで平
坦性改善に有利な点が挙げられる。１つは、層間絶縁膜
中間にＮＳＧ膜１０があることで、２回目のＳＯＧ塗布
時のギャップを埋める堆積が少なくて済み、ＳＯＧ塗布
性が向上することである。エッチバック前の平坦性が良
好であれば当然エッチバック後の平坦性も改善される。
その他有利な点として、エッチングが進んでいったと
き、従来の構造では金属配線５の側壁と平行な（シリコ
ン基板１に垂直な）ＮＳＧ膜６面が現れてくる（図７
（ａ））。それに対して、本発明の構造では、２回目の
エッチバック後に現れてるＮＳＧ膜１０の面が、１回目
のエッチバックで平坦化された後に形成された金属配線
５の側壁と平行ではない緩やかな傾斜を持つ面である
（図４（ａ））。そのため、オーバーエッチングが増え
てローディング効果が起こっても形状の悪化が少なく抑
えられることが考えられる。
坦性改善に有利な点が挙げられる。１つは、層間絶縁膜
中間にＮＳＧ膜１０があることで、２回目のＳＯＧ塗布
時のギャップを埋める堆積が少なくて済み、ＳＯＧ塗布
性が向上することである。エッチバック前の平坦性が良
好であれば当然エッチバック後の平坦性も改善される。
その他有利な点として、エッチングが進んでいったと
き、従来の構造では金属配線５の側壁と平行な（シリコ
ン基板１に垂直な）ＮＳＧ膜６面が現れてくる（図７
（ａ））。それに対して、本発明の構造では、２回目の
エッチバック後に現れてるＮＳＧ膜１０の面が、１回目
のエッチバックで平坦化された後に形成された金属配線
５の側壁と平行ではない緩やかな傾斜を持つ面である
（図４（ａ））。そのため、オーバーエッチングが増え
てローディング効果が起こっても形状の悪化が少なく抑
えられることが考えられる。
【００２９】なお、例として、ＮＳＧ膜とＳＯＧ膜を順
に形成し、金属配線５上のＮＳＧ膜が全て露出するまで
エッチバックを行う工程を２回繰り返すことを例として
取り上げたが、必要に応じて３回以上繰り返しても良
い。また、ＳＯＧの塗布条件、熱処理条件、エッチバッ
クの条件については、工程導入の便利さを考慮して、２
回とも同条件にしても、あるいは、１回目、２回目それ
ぞれ最適化を行ってもよい。
に形成し、金属配線５上のＮＳＧ膜が全て露出するまで
エッチバックを行う工程を２回繰り返すことを例として
取り上げたが、必要に応じて３回以上繰り返しても良
い。また、ＳＯＧの塗布条件、熱処理条件、エッチバッ
クの条件については、工程導入の便利さを考慮して、２
回とも同条件にしても、あるいは、１回目、２回目それ
ぞれ最適化を行ってもよい。
【００３０】また、本発明の半導体装置及びその製造方
法として、実施例として取り上げたＮＳＧ膜は、他の絶
縁膜であるＰＳＧ膜、ＢＰＳＧ膜、窒化膜などについて
もＳＯＧ膜と組み合わせて本発明を適用することができ
る。さらに、実施例としてＬＯＣＯＳ酸化膜やポリシリ
コン配線上の下層配線の段差を用いて説明したが、本発
明はこれらにこだわるものではなく、半導体装置の中で
の下層配線の段差の影響を受ける層間絶縁膜であれば適
用することができる。
法として、実施例として取り上げたＮＳＧ膜は、他の絶
縁膜であるＰＳＧ膜、ＢＰＳＧ膜、窒化膜などについて
もＳＯＧ膜と組み合わせて本発明を適用することができ
る。さらに、実施例としてＬＯＣＯＳ酸化膜やポリシリ
コン配線上の下層配線の段差を用いて説明したが、本発
明はこれらにこだわるものではなく、半導体装置の中で
の下層配線の段差の影響を受ける層間絶縁膜であれば適
用することができる。
【００３１】
【発明の効果】以上説明したように、本発明による層間
絶縁膜を用いた半導体装置では、ＳＯＧ膜の中間にＣＶ
Ｄ酸化膜であるＮＳＧ膜等を挟まない従来の構造と比較
して著しく平坦性に優れた層間絶縁膜を有しており、上
層配線の精度向上や、多層配線での断線やショート不良
を低減し、高信頼性の配線をもつ半導体装置を得ること
ができる。また、本発明の製造方法を適用すれば、従来
の１回のエッチバックで行う方法やＳＯＧ膜の中間にＣ
ＶＤ酸化膜であるＮＳＧ膜等を挟まない構造より、オー
バーエッチングやローディング効果、あるいはノッチン
グなどの問題の発生を防ぐことができ良好な平坦性を有
する層間絶縁膜が得られる。またオーバーエッチング変
動に左右されにくいため、日々の装置のエッチングレー
ト変動などで受ける影響が少なくて済む利点がある。
絶縁膜を用いた半導体装置では、ＳＯＧ膜の中間にＣＶ
Ｄ酸化膜であるＮＳＧ膜等を挟まない従来の構造と比較
して著しく平坦性に優れた層間絶縁膜を有しており、上
層配線の精度向上や、多層配線での断線やショート不良
を低減し、高信頼性の配線をもつ半導体装置を得ること
ができる。また、本発明の製造方法を適用すれば、従来
の１回のエッチバックで行う方法やＳＯＧ膜の中間にＣ
ＶＤ酸化膜であるＮＳＧ膜等を挟まない構造より、オー
バーエッチングやローディング効果、あるいはノッチン
グなどの問題の発生を防ぐことができ良好な平坦性を有
する層間絶縁膜が得られる。またオーバーエッチング変
動に左右されにくいため、日々の装置のエッチングレー
ト変動などで受ける影響が少なくて済む利点がある。
【図１】本発明の実施の形態を説明する半導体装置の断
面図である。
面図である。
【図２】本発明の実施の形態を説明する半導体装置の製
造方法を工程順に示した半導体装置の断面図である。
造方法を工程順に示した半導体装置の断面図である。
【図３】本発明の実施の形態を説明する半導体装置の製
造方法を工程順に示した半導体装置の断面図である。
造方法を工程順に示した半導体装置の断面図である。
【図４】本発明の実施の形態を説明する半導体装置の製
造方法を工程順に示した半導体装置の断面図である。
造方法を工程順に示した半導体装置の断面図である。
【図５】従来の半導体装置の断面図である。
【図６】従来の半導体装置の製造方法を工程順に示した
半導体装置の断面図である。
半導体装置の断面図である。
【図７】従来の半導体装置の製造方法を工程順に示した
半導体装置の断面図である。
半導体装置の断面図である。
１ ポリコン基板
２ ＬＯＣＯＳ酸化膜
３ ポリシリコン配線
４ 下地の絶縁膜
５ 金属配線（下層配線）
６、８、１０ ＮＳＧ膜
７、１１ ＳＯＧ膜
９ 金属配線（上層配線）
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F033 HH04 HH09 PP15 QQ08 QQ09
QQ10 QQ14 QQ31 QQ74 QQ75
RR04 RR06 RR09 RR15 RR25
SS11 SS22 TT02 TT04 VV09
XX01 XX37
Claims (4)
- 【請求項１】 多層配線構造を有する半導体装置で、下
層配線と上層配線との間に形成された絶縁膜とＳＯＧ膜
からなる多層層間絶縁膜を平坦化して前記下層配線配設
部の段差を緩和させた半導体装置において、 前記下層配線配設部の段差を埋める前記絶縁膜と前記Ｓ
ＯＧ膜からなる前記多層層間絶縁膜は、前記絶縁膜と該
絶縁膜上に前記ＳＯＧ膜を形成した層を、少なくとも２
層以上連続で備えた構造を含むことを特徴とする半導体
装置。 - 【請求項２】 前記絶縁膜は、ＣＶＤ酸化膜であること
を特徴とする請求項１記載の半導体装置。 - 【請求項３】 多層配線構造を有する半導体装置の下層
配線上及び該下層配線配設部に、絶縁膜とＳＯＧ膜から
なる多層層間絶縁膜を形成後エッチバックすることによ
り前記下層配線配設部の段差を緩和させた平坦面を形成
する工程を含む半導体装置の製造方法において、 前記下層配線上及び該下層配線配設部に、前記絶縁膜と
前記ＳＯＧ膜を順に形成し、前記下層配線上の前記絶縁
膜が露出するまで前記ＳＯＧ膜をエッチバックし、かつ
前記下層配線配設部には前記ＳＯＧ膜を残す工程を、少
なくとも２回繰り返すことを特徴とする半導体装置の製
造方法。 - 【請求項４】 前記絶縁膜は、ＣＶＤ酸化膜であること
を特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002013801A JP2003218116A (ja) | 2002-01-23 | 2002-01-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002013801A JP2003218116A (ja) | 2002-01-23 | 2002-01-23 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003218116A true JP2003218116A (ja) | 2003-07-31 |
Family
ID=27650664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002013801A Pending JP2003218116A (ja) | 2002-01-23 | 2002-01-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003218116A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150124950A (ko) | 2013-02-22 | 2015-11-06 | 도쿄엘렉트론가부시키가이샤 | 성막 방법, 컴퓨터 기억 매체 및 성막 시스템 |
| KR20150146440A (ko) | 2014-06-23 | 2015-12-31 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법, 기판 처리 장치, 기판 처리 시스템 및 기억 매체 |
| JP2016149576A (ja) * | 2016-05-09 | 2016-08-18 | 東京エレクトロン株式会社 | 成膜方法、プログラム、コンピュータ記憶媒体及び成膜システム |
-
2002
- 2002-01-23 JP JP2002013801A patent/JP2003218116A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150124950A (ko) | 2013-02-22 | 2015-11-06 | 도쿄엘렉트론가부시키가이샤 | 성막 방법, 컴퓨터 기억 매체 및 성막 시스템 |
| US9741559B2 (en) | 2013-02-22 | 2017-08-22 | Tokyo Electron Limited | Film forming method, computer storage medium, and film forming system |
| KR20150146440A (ko) | 2014-06-23 | 2015-12-31 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법, 기판 처리 장치, 기판 처리 시스템 및 기억 매체 |
| JP2016027617A (ja) * | 2014-06-23 | 2016-02-18 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置、基板処理システム及び記憶媒体 |
| US9514951B2 (en) | 2014-06-23 | 2016-12-06 | Tokyo Electron Limited | Substrate processing method, substrate processing apparatus, substrate processing system and recording medium |
| US11443964B2 (en) | 2014-06-23 | 2022-09-13 | Tokyo Electron Limited | Substrate processing apparatus and substrate processing system |
| JP2016149576A (ja) * | 2016-05-09 | 2016-08-18 | 東京エレクトロン株式会社 | 成膜方法、プログラム、コンピュータ記憶媒体及び成膜システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000150519A (ja) | 半導体装置の製造方法 | |
| JPH0629287A (ja) | 半導体基板の平坦化方法 | |
| JP2001358214A (ja) | 半導体装置および半導体装置の製造方法 | |
| US5517062A (en) | Stress released VLSI structure by the formation of porous intermetal layer | |
| JPH11260815A (ja) | 半導体装置の製造方法 | |
| US6248665B1 (en) | Delamination improvement between Cu and dielectrics for damascene process | |
| JPH098039A (ja) | 埋め込み配線の形成方法及び埋め込み配線 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JP2537467B2 (ja) | 半導体装置の製造方法 | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| JP2003218116A (ja) | 半導体装置及びその製造方法 | |
| JPH1041385A (ja) | 半導体装置及びその製造方法 | |
| JP3729731B2 (ja) | 半導体素子の製造方法 | |
| JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP5221979B2 (ja) | 半導体装置の製造方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JP2560623B2 (ja) | 半導体装置の製造方法 | |
| JP3196847B2 (ja) | 配線構造及びその製造方法 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| JPH08236619A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4245446B2 (ja) | 半導体素子の製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 |