JPH098039A - 埋め込み配線の形成方法及び埋め込み配線 - Google Patents
埋め込み配線の形成方法及び埋め込み配線Info
- Publication number
- JPH098039A JPH098039A JP15883595A JP15883595A JPH098039A JP H098039 A JPH098039 A JP H098039A JP 15883595 A JP15883595 A JP 15883595A JP 15883595 A JP15883595 A JP 15883595A JP H098039 A JPH098039 A JP H098039A
- Authority
- JP
- Japan
- Prior art keywords
- groove pattern
- wiring
- insulating layer
- conductive layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 研磨表面の平坦化を確保できる埋め込み配線
の形成方法及び埋め込み配線を提供する。 【構成】 絶縁層１２をエッチングすることによって、
絶縁層１２に溝パターン１３を形成すると共に絶縁層１
２からなり絶縁層１２とほぼ同じ高さに達する島パター
ン１４を溝パターン１３内に所定間隔で形成する。溝パ
ターン１３内を埋め込む状態で、絶縁層１２上に導電層
１５を成膜する。絶縁層１２が露出するまで導電層１５
を化学的機械研磨によって研磨し、溝パターン１３内に
導電層１５からなる埋め込み配線１５を形成する。これ
によって、溝パターン１４の開口幅を部分的に狭くした
状態で導電層１５の化学的機械研磨を行い、ディッシン
グ現象を防止した埋め込み配線１６の形成が行われる。
の形成方法及び埋め込み配線を提供する。 【構成】 絶縁層１２をエッチングすることによって、
絶縁層１２に溝パターン１３を形成すると共に絶縁層１
２からなり絶縁層１２とほぼ同じ高さに達する島パター
ン１４を溝パターン１３内に所定間隔で形成する。溝パ
ターン１３内を埋め込む状態で、絶縁層１２上に導電層
１５を成膜する。絶縁層１２が露出するまで導電層１５
を化学的機械研磨によって研磨し、溝パターン１３内に
導電層１５からなる埋め込み配線１５を形成する。これ
によって、溝パターン１４の開口幅を部分的に狭くした
状態で導電層１５の化学的機械研磨を行い、ディッシン
グ現象を防止した埋め込み配線１６の形成が行われる。
Description
【０００１】
【産業上の利用分野】本発明は、埋め込み配線の形成方
法及び埋め込み配線に関し、特には半導体装置に用いら
れる埋め込み配線の形成方法及び埋め込み配線に関す
る。
法及び埋め込み配線に関し、特には半導体装置に用いら
れる埋め込み配線の形成方法及び埋め込み配線に関す
る。
【０００２】
【従来の技術】近年、半導体装置の製造工程では、化学
的機械研磨（Chemical Mechamical Polishing:以下、Ｃ
ＭＰと記す）法を用いて埋め込み配線を形成する方法の
開発が進められている。この方法では、先ず、絶縁膜に
形成した溝パターン内を埋め込む状態で絶縁膜上に導電
層を成膜した後、ＣＭＰ法によって絶縁膜上面が露出す
るまで上記導電層を研磨する。この研磨によって、溝パ
ターン内にのみ残った導電層を配線とする。この方法で
は、腐食性のエッチングガスを用いることなくかつ基板
温度を上昇させることなく導電層のパターニングを行う
ことができるため、配線の信頼性を向上させることが可
能になると共に、近年配線材料として注目されている銅
のパターン加工が容易になる。
的機械研磨（Chemical Mechamical Polishing:以下、Ｃ
ＭＰと記す）法を用いて埋め込み配線を形成する方法の
開発が進められている。この方法では、先ず、絶縁膜に
形成した溝パターン内を埋め込む状態で絶縁膜上に導電
層を成膜した後、ＣＭＰ法によって絶縁膜上面が露出す
るまで上記導電層を研磨する。この研磨によって、溝パ
ターン内にのみ残った導電層を配線とする。この方法で
は、腐食性のエッチングガスを用いることなくかつ基板
温度を上昇させることなく導電層のパターニングを行う
ことができるため、配線の信頼性を向上させることが可
能になると共に、近年配線材料として注目されている銅
のパターン加工が容易になる。
【０００３】
【発明が解決しようとする課題】しかし、上記半導体装
置の製造方法では、ＣＭＰ法における研磨の終点検出方
法が確立されていないため、研磨時間を多めに設定して
絶縁膜上の導電層を完全に除去するようにしている。こ
のため、絶縁膜に形成した溝パターン内の導電層にまで
研磨が達する。このように、溝パターン内にまで研磨が
達した場合には、溝パターンの開口線幅に依存して導電
層の研磨が多く進むいわゆるディッシング現象が生じる
ため、埋め込み配線の上面に窪みが形成される。このデ
ィッシングによる窪みは、１０μｍ以上の配線幅の埋め
込み配線では１５０ｎｍ以上の深さになる。したがっ
て、研磨表面を平坦化することができない。
置の製造方法では、ＣＭＰ法における研磨の終点検出方
法が確立されていないため、研磨時間を多めに設定して
絶縁膜上の導電層を完全に除去するようにしている。こ
のため、絶縁膜に形成した溝パターン内の導電層にまで
研磨が達する。このように、溝パターン内にまで研磨が
達した場合には、溝パターンの開口線幅に依存して導電
層の研磨が多く進むいわゆるディッシング現象が生じる
ため、埋め込み配線の上面に窪みが形成される。このデ
ィッシングによる窪みは、１０μｍ以上の配線幅の埋め
込み配線では１５０ｎｍ以上の深さになる。したがっ
て、研磨表面を平坦化することができない。
【０００４】そして、例えば上記研磨表面上に層間絶縁
膜を成膜すると、この層間絶縁膜の表面に研磨表面の窪
み形状が現れる。このような表面形状の層間絶縁膜に、
上記と同様の手順でＣＭＰ法を用いて上層埋め込み配線
を形成すると、層間絶縁膜に形成した溝パターン内の他
に上記窪み形状内にも導電層が残る。そして、溝パター
ン内の導電層すなわち上層埋め込み配線間に上記窪み形
状が位置する場合、この窪み形状内に残った導電層によ
って上層埋め込み配線間がショートしてしまう。したが
って、多層配線構造の信頼性を確保することが困難にな
る。
膜を成膜すると、この層間絶縁膜の表面に研磨表面の窪
み形状が現れる。このような表面形状の層間絶縁膜に、
上記と同様の手順でＣＭＰ法を用いて上層埋め込み配線
を形成すると、層間絶縁膜に形成した溝パターン内の他
に上記窪み形状内にも導電層が残る。そして、溝パター
ン内の導電層すなわち上層埋め込み配線間に上記窪み形
状が位置する場合、この窪み形状内に残った導電層によ
って上層埋め込み配線間がショートしてしまう。したが
って、多層配線構造の信頼性を確保することが困難にな
る。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
めの本発明の埋め込み配線の形成方法は、絶縁層をエッ
チングすることによって当該絶縁層に溝パターンを形成
する際、当該溝パターン内に所定間隔で当該絶縁層から
なる島パターンを形成する。その後、絶縁層上に成膜し
た導電層を化学的機械研磨によって研磨して溝パターン
内に導電層からなる埋め込み配線を形成することを特徴
としている。
めの本発明の埋め込み配線の形成方法は、絶縁層をエッ
チングすることによって当該絶縁層に溝パターンを形成
する際、当該溝パターン内に所定間隔で当該絶縁層から
なる島パターンを形成する。その後、絶縁層上に成膜し
た導電層を化学的機械研磨によって研磨して溝パターン
内に導電層からなる埋め込み配線を形成することを特徴
としている。
【０００６】また、本発明の埋め込み配線は、埋め込み
配線内に、この溝パターンの底面から絶縁層の上面高さ
に達すると共に当該絶縁層と同様の材質からなる島パタ
ーンを所定間隔で配置してなることを特徴としている。
配線内に、この溝パターンの底面から絶縁層の上面高さ
に達すると共に当該絶縁層と同様の材質からなる島パタ
ーンを所定間隔で配置してなることを特徴としている。
【０００７】
【作用】上記埋め込み配線の形成方法では、絶縁層に溝
パターンを形成する際に当該溝パターン内に当該絶縁層
からなる島パターンを形成することによって、部分的な
開口幅が狭い溝パターンが形成される。このため、絶縁
層上の導電層を化学的機械研磨する際には、研磨が当該
絶縁層にまで達した後に、開口幅が広い溝パターン内の
導電層が絶縁層よりも速く研磨されるディッシング現象
が防止され、埋め込み配線の表面が平坦化される。
パターンを形成する際に当該溝パターン内に当該絶縁層
からなる島パターンを形成することによって、部分的な
開口幅が狭い溝パターンが形成される。このため、絶縁
層上の導電層を化学的機械研磨する際には、研磨が当該
絶縁層にまで達した後に、開口幅が広い溝パターン内の
導電層が絶縁層よりも速く研磨されるディッシング現象
が防止され、埋め込み配線の表面が平坦化される。
【０００８】また、上記埋め込み配線の内部には、溝パ
ターンの底面から絶縁層の上面高さに達する絶縁層と同
様の材質の島パターンが配置されていることから、溝パ
ターンの部分的な開口幅が狭くなる。このため、当該埋
め込み配線は、開口幅が広い溝パターン内の導電層が絶
縁層よりも速く研磨されるディッシング現象を防止した
化学的機械研磨によって形成されたものになる。
ターンの底面から絶縁層の上面高さに達する絶縁層と同
様の材質の島パターンが配置されていることから、溝パ
ターンの部分的な開口幅が狭くなる。このため、当該埋
め込み配線は、開口幅が広い溝パターン内の導電層が絶
縁層よりも速く研磨されるディッシング現象を防止した
化学的機械研磨によって形成されたものになる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１（１）〜（３）は、本発明の請求項１記載の
埋め込み配線の形成方法を示す要部断面図であり、特に
図１（３）は請求項２記載の埋め込み配線の一例を示す
要部断面図である。ここでは、これらの図を用いて、請
求項２記載の埋め込み配線を形成する方法を第１実施例
として説明する。
する。図１（１）〜（３）は、本発明の請求項１記載の
埋め込み配線の形成方法を示す要部断面図であり、特に
図１（３）は請求項２記載の埋め込み配線の一例を示す
要部断面図である。ここでは、これらの図を用いて、請
求項２記載の埋め込み配線を形成する方法を第１実施例
として説明する。
【００１０】先ず、図１（１）に示す第１工程では、例
えば、シリコンのような半導体からなる基板１１上に絶
縁層１２を成膜する。この絶縁膜１２としては、酸化シ
リコン系の膜，窒化シリコン系の膜またはその他の絶縁
性材料で構成される膜が用いられ、ここでは酸化シリコ
ン膜を用いることとする。次いで、リソグラフィー法に
よって、ここでは図示しないレジストパターンを絶縁層
１２上に形成する。その後、このレジストパターンをマ
スクにしたエッチングによって、絶縁層１２に溝パター
ン１３を形成すると共に、溝パターン１３内に絶縁層１
２からなる複数の島パターン１４を残す。
えば、シリコンのような半導体からなる基板１１上に絶
縁層１２を成膜する。この絶縁膜１２としては、酸化シ
リコン系の膜，窒化シリコン系の膜またはその他の絶縁
性材料で構成される膜が用いられ、ここでは酸化シリコ
ン膜を用いることとする。次いで、リソグラフィー法に
よって、ここでは図示しないレジストパターンを絶縁層
１２上に形成する。その後、このレジストパターンをマ
スクにしたエッチングによって、絶縁層１２に溝パター
ン１３を形成すると共に、溝パターン１３内に絶縁層１
２からなる複数の島パターン１４を残す。
【００１１】上記溝パターン１３は、パッド部分や配線
部分を含む埋め込み配線形成用のものであり、例えば開
口幅Ｗ＝１０μｍ，深さＤ＝０．３５μｍで形成する。
そして、上記島パターン１４は、例えば上面が０．３μ
ｍ×０．３μｍの広さの正方形であり、長手方向及び短
手方向に隣接する島パターン１４間及び溝パターン１３
の側壁との間に、所定間隔ｄ1 ，ｄ2 で規則正しく配置
される。
部分を含む埋め込み配線形成用のものであり、例えば開
口幅Ｗ＝１０μｍ，深さＤ＝０．３５μｍで形成する。
そして、上記島パターン１４は、例えば上面が０．３μ
ｍ×０．３μｍの広さの正方形であり、長手方向及び短
手方向に隣接する島パターン１４間及び溝パターン１３
の側壁との間に、所定間隔ｄ1 ，ｄ2 で規則正しく配置
される。
【００１２】ここで図２には、上記溝パターン内の埋め
込み配線と絶縁層とをＣＭＰ法によって研磨する際の、
溝パターンの開口幅とディッシング現象によって溝パタ
ーン内の導電層表面に生じる窪みの深さとの関係を示
す。このグラフから、溝パターンの開口幅が１μｍ以下
の範囲では当該溝パターン内の埋め込み配線にはディッ
シング現象による窪みが生じないことがわかる。このた
め、図１（１）に示した各島パターン１４間の間隔をｄ
1 ，ｄ2 ＝０．７１μｍに設定し、各島パターン１４間
が１μｍ以下になるようにする。但し、簡略化のため図
面上では溝パターン１３の短手方向に３列の島パターン
を配列した状態を示したが、短手方向には１３列の島パ
ターンが配列されることになる。尚、島パターン１４の
上面の形状及び上面積は限定されるものではない。ま
た、島パターン１４の配置間隔も、後の工程で行われる
導電層の研磨量によって、溝パターン１３内の導電層に
ディッシング現象による窪みが生じない間隔であれば、
上記に限定される値ではない。
込み配線と絶縁層とをＣＭＰ法によって研磨する際の、
溝パターンの開口幅とディッシング現象によって溝パタ
ーン内の導電層表面に生じる窪みの深さとの関係を示
す。このグラフから、溝パターンの開口幅が１μｍ以下
の範囲では当該溝パターン内の埋め込み配線にはディッ
シング現象による窪みが生じないことがわかる。このた
め、図１（１）に示した各島パターン１４間の間隔をｄ
1 ，ｄ2 ＝０．７１μｍに設定し、各島パターン１４間
が１μｍ以下になるようにする。但し、簡略化のため図
面上では溝パターン１３の短手方向に３列の島パターン
を配列した状態を示したが、短手方向には１３列の島パ
ターンが配列されることになる。尚、島パターン１４の
上面の形状及び上面積は限定されるものではない。ま
た、島パターン１４の配置間隔も、後の工程で行われる
導電層の研磨量によって、溝パターン１３内の導電層に
ディッシング現象による窪みが生じない間隔であれば、
上記に限定される値ではない。
【００１３】次に、溝パターン１３の内壁及び島パター
ン１４の露出表面を含む絶縁層１２の上面に、ここでは
図示しない下地層を成膜する。この下地層は、次の工程
で成膜する導電層と絶縁層１２との密着層及び拡散防止
層になる材質を用いることとし、上記導電層として例え
ば銅を用いる場合には、上記下地層には、例えばＣＶＤ
法によって３０ｎｍの膜厚に成膜した窒化チタン膜を用
いる。
ン１４の露出表面を含む絶縁層１２の上面に、ここでは
図示しない下地層を成膜する。この下地層は、次の工程
で成膜する導電層と絶縁層１２との密着層及び拡散防止
層になる材質を用いることとし、上記導電層として例え
ば銅を用いる場合には、上記下地層には、例えばＣＶＤ
法によって３０ｎｍの膜厚に成膜した窒化チタン膜を用
いる。
【００１４】次に、図１（２）に示す第２工程では、溝
パターン１３内を埋め込む状態で、絶縁層１２上に導電
層１５を成膜する。導電層１５としては、アルミニウ
ム，銅，不純物を拡散させたポリシリコン等が用いら
れ、ここでは銅を用いることとする。この場合、スパッ
タ法によって０．４μｍの膜厚で銅からなる導電層１５
を成膜した後、ここで用いたスパッタ装置内の真空を破
壊することなく４５０℃の温度で３０分間の熱処理を行
う。これによって、導電層１５を溝パターン１３内にフ
ローさせて当該導電層１５の表面を平坦化する。
パターン１３内を埋め込む状態で、絶縁層１２上に導電
層１５を成膜する。導電層１５としては、アルミニウ
ム，銅，不純物を拡散させたポリシリコン等が用いら
れ、ここでは銅を用いることとする。この場合、スパッ
タ法によって０．４μｍの膜厚で銅からなる導電層１５
を成膜した後、ここで用いたスパッタ装置内の真空を破
壊することなく４５０℃の温度で３０分間の熱処理を行
う。これによって、導電層１５を溝パターン１３内にフ
ローさせて当該導電層１５の表面を平坦化する。
【００１５】その後、図１（３）に示す第３工程では、
絶縁層１２の上面が露出するまでＣＭＰ法によって導電
層１５を上面から研磨する。ここでは、絶縁層１２上面
の導電層１５及び上記下地層が完全に除去されるまで導
電層１５及び当該下地層を研磨して溝パターン１３内に
のみ導電層１５を残す。これによって、導電層１５から
なる埋め込み配線１６が形成される。この埋め込み配線
１６は、溝パターン１３の底面から絶縁層１２の上面高
さに達すると共に絶縁層１２と同様の材質からなる島パ
ターン１４が所定間隔ｄ1 ，ｄ2 で配置されたものにな
る。
絶縁層１２の上面が露出するまでＣＭＰ法によって導電
層１５を上面から研磨する。ここでは、絶縁層１２上面
の導電層１５及び上記下地層が完全に除去されるまで導
電層１５及び当該下地層を研磨して溝パターン１３内に
のみ導電層１５を残す。これによって、導電層１５から
なる埋め込み配線１６が形成される。この埋め込み配線
１６は、溝パターン１３の底面から絶縁層１２の上面高
さに達すると共に絶縁層１２と同様の材質からなる島パ
ターン１４が所定間隔ｄ1 ，ｄ2 で配置されたものにな
る。
【００１６】上記埋め込み配線の形成方法では、島パタ
ーン１４の配置間隔を上記のように設定したことによっ
て、溝パターン１３の部分的な開口幅が１μｍ以下にな
り、溝パターン１３内の導電層１５すなわち埋め込み配
線１６にディッシング現象を発生させることなく研磨が
進行する。したがって、研磨表面１７を平坦に保って埋
め込み配線１６を形成することが可能になる。
ーン１４の配置間隔を上記のように設定したことによっ
て、溝パターン１３の部分的な開口幅が１μｍ以下にな
り、溝パターン１３内の導電層１５すなわち埋め込み配
線１６にディッシング現象を発生させることなく研磨が
進行する。したがって、研磨表面１７を平坦に保って埋
め込み配線１６を形成することが可能になる。
【００１７】このため、図３に示すように、埋め込み配
線１６の上面を含む絶縁層１２上に成膜した層間絶縁層
３１の表面が平面形状になる。そして、この層間絶縁膜
３１に溝パターン３２とここでは図示しない埋め込み配
線１６を露出させるスルーホールとを形成した後、上記
図１（２），（３）に示した第２工程及び第３工程と同
様にＣＭＰ法を用いて溝パターン３２内に上層埋め込み
配線３３を形成した場合、層間絶縁層３１の表面上の一
部分に導電層が残ることはない。このため、上層埋め込
み配線３３間が導電層残りによってショートすることが
防止される。したがって、埋め込み配線１６及び上層埋
め込み配線３３で構成された多層配線構造の信頼性を確
保するとが可能になる。尚、上層埋め込み配線３３が形
成される溝パターン３２内に、上記の図１（１）の第１
工程で示したと同様にして島パターンを形成することに
よって、さらに多層化が進んだ場合の多層配線の信頼性
を確保できる。
線１６の上面を含む絶縁層１２上に成膜した層間絶縁層
３１の表面が平面形状になる。そして、この層間絶縁膜
３１に溝パターン３２とここでは図示しない埋め込み配
線１６を露出させるスルーホールとを形成した後、上記
図１（２），（３）に示した第２工程及び第３工程と同
様にＣＭＰ法を用いて溝パターン３２内に上層埋め込み
配線３３を形成した場合、層間絶縁層３１の表面上の一
部分に導電層が残ることはない。このため、上層埋め込
み配線３３間が導電層残りによってショートすることが
防止される。したがって、埋め込み配線１６及び上層埋
め込み配線３３で構成された多層配線構造の信頼性を確
保するとが可能になる。尚、上層埋め込み配線３３が形
成される溝パターン３２内に、上記の図１（１）の第１
工程で示したと同様にして島パターンを形成することに
よって、さらに多層化が進んだ場合の多層配線の信頼性
を確保できる。
【００１８】以上のように、信頼性の高い埋め込み配線
の形成が可能になることから、ドライエッチングによる
加工では信頼性に課題があった銅配線をドライエッチン
グフリーな工程で形成することが可能になる。すなわ
ち、ＲＩＥのようなドライエッチングによる銅配線の形
成では、基板温度を高温にする必要がある。しかし、基
板温度を高温にすることによって、銅配線の下地となる
バリアメタルが熱ストレスによる影響を受けて銅配線が
剥がれる場合があった。また、高温でのドライエッチン
グでは、エッチングガス成分である塩素と銅との化合物
がチャンバ内壁に付着することによってエッチングレー
トが変動する場合があった。このように、ドライエッチ
ングによる配線形成技術では、半導体装置への銅配線の
適用は困難であった。しかし、上記のようにドライエッ
チングフリーな工程で銅配線を形成することを可能にし
たことで、半導体装置への銅配線の適用を実用化するこ
とが可能になる。
の形成が可能になることから、ドライエッチングによる
加工では信頼性に課題があった銅配線をドライエッチン
グフリーな工程で形成することが可能になる。すなわ
ち、ＲＩＥのようなドライエッチングによる銅配線の形
成では、基板温度を高温にする必要がある。しかし、基
板温度を高温にすることによって、銅配線の下地となる
バリアメタルが熱ストレスによる影響を受けて銅配線が
剥がれる場合があった。また、高温でのドライエッチン
グでは、エッチングガス成分である塩素と銅との化合物
がチャンバ内壁に付着することによってエッチングレー
トが変動する場合があった。このように、ドライエッチ
ングによる配線形成技術では、半導体装置への銅配線の
適用は困難であった。しかし、上記のようにドライエッ
チングフリーな工程で銅配線を形成することを可能にし
たことで、半導体装置への銅配線の適用を実用化するこ
とが可能になる。
【００１９】次に示す図４は、埋め込み配線の第２実施
例を示す要部断面図である。この埋め込み配線１６は、
上記第１実施例で示した埋め込み配線１６の島パターン
１４の上面形状を０．３μｍ×１５μｍのライン形状に
したものである。そして、この島パターン１４は、溝パ
ターン１３の長手方向に対してその長辺が平行になるよ
うに配置され、短手方向に位置する各島パターン１４間
または島パターン１４と溝パターン１３の側壁との間が
ｄ1 ＝１μｍ以下の間隔に保たれるように配置される。
尚、島パターン１４の上面の縦横比及び上面積は限定さ
れるものではない。また、島パターン１４の配置間隔
も、後の工程で行われる導電層の研磨量によって、溝パ
ターン１３内の導電層にディッシング現象による窪みが
生じない間隔であれば、上記に限定される値ではない。
例を示す要部断面図である。この埋め込み配線１６は、
上記第１実施例で示した埋め込み配線１６の島パターン
１４の上面形状を０．３μｍ×１５μｍのライン形状に
したものである。そして、この島パターン１４は、溝パ
ターン１３の長手方向に対してその長辺が平行になるよ
うに配置され、短手方向に位置する各島パターン１４間
または島パターン１４と溝パターン１３の側壁との間が
ｄ1 ＝１μｍ以下の間隔に保たれるように配置される。
尚、島パターン１４の上面の縦横比及び上面積は限定さ
れるものではない。また、島パターン１４の配置間隔
も、後の工程で行われる導電層の研磨量によって、溝パ
ターン１３内の導電層にディッシング現象による窪みが
生じない間隔であれば、上記に限定される値ではない。
【００２０】上記構成の埋め込み配線１６は、埋め込み
配線１６の短手方向が島パターン１４によって遮断され
た状態になっている。このことから、エレクトロマイグ
レーションやストレスマイグレーションによって埋め込
み配線１６にボイドが形成された場合に、このボイドが
埋め込み配線１６の短手方向を横断することが防止さ
れ、埋め込み配線１６が断線することを防止できる。こ
れによって、電流密度が高くなる太い配線の信頼性の向
上を図ることが可能になる。
配線１６の短手方向が島パターン１４によって遮断され
た状態になっている。このことから、エレクトロマイグ
レーションやストレスマイグレーションによって埋め込
み配線１６にボイドが形成された場合に、このボイドが
埋め込み配線１６の短手方向を横断することが防止さ
れ、埋め込み配線１６が断線することを防止できる。こ
れによって、電流密度が高くなる太い配線の信頼性の向
上を図ることが可能になる。
【００２１】また、上記埋め込み配線１６は、図１で示
したと同様の手順で製造される。この際、埋め込み配線
１６の短手方向を遮断する島パターン１４は、１μｍ以
下の間隔で配置されることから、上記第１実施例で形成
した埋め込み配線と同様に、ディッシング現象を防止し
た化学的機械研磨によって形成されたものになる。
したと同様の手順で製造される。この際、埋め込み配線
１６の短手方向を遮断する島パターン１４は、１μｍ以
下の間隔で配置されることから、上記第１実施例で形成
した埋め込み配線と同様に、ディッシング現象を防止し
た化学的機械研磨によって形成されたものになる。
【００２２】
【発明の効果】以上説明したように本発明の埋め込み配
線の形成方法によれば、絶縁層の溝パターン内に島パタ
ーンを形成して当該溝パターンの部分的な開口幅を狭め
ることによって、絶縁層上の導電層を化学的機械研磨し
て溝パターン内に埋め込み配線を形成する際に埋め込み
配線の表面にディッシング現象による窪みが形成される
ことを防止できる。したがって、研磨表面の平坦性が確
保され、埋め込み配線を適用した多層配線の信頼性の向
上を図ることが可能になる。
線の形成方法によれば、絶縁層の溝パターン内に島パタ
ーンを形成して当該溝パターンの部分的な開口幅を狭め
ることによって、絶縁層上の導電層を化学的機械研磨し
て溝パターン内に埋め込み配線を形成する際に埋め込み
配線の表面にディッシング現象による窪みが形成される
ことを防止できる。したがって、研磨表面の平坦性が確
保され、埋め込み配線を適用した多層配線の信頼性の向
上を図ることが可能になる。
【００２３】また、本発明の埋め込み配線によれば、絶
縁膜の溝パターン内に形成された埋め込み配線内に絶縁
層の上面高さに達する島パターンを配置して溝パターン
の部分的な開口幅を狭くすることで、当該埋め込み配線
をディッシング現象を防止した化学的機械研磨によって
形成したのものにすることが可能になる。したがって、
絶縁層及び埋め込み配線表面の平坦性を確保し、埋め込
み配線を用いた多層配線の信頼性の向上を図ることが可
能になる。
縁膜の溝パターン内に形成された埋め込み配線内に絶縁
層の上面高さに達する島パターンを配置して溝パターン
の部分的な開口幅を狭くすることで、当該埋め込み配線
をディッシング現象を防止した化学的機械研磨によって
形成したのものにすることが可能になる。したがって、
絶縁層及び埋め込み配線表面の平坦性を確保し、埋め込
み配線を用いた多層配線の信頼性の向上を図ることが可
能になる。
【図１】第１実施例を説明する第１図である。
【図２】配線幅とディッシング深さを示すグラフであ
る。
る。
【図３】第１実施例を説明する第２図である。
【図４】第２実施例を説明する図である。
１２ 絶縁層 １３ 溝パターン １４ 島パターン １５ 導電層 １６ 埋め込み配線
Claims (3)
- 【請求項１】 絶縁層をエッチングすることによって、
当該絶縁層に溝パターンを形成すると共に当該絶縁層か
らなり当該絶縁層とほぼ同じ高さに達する島パターンを
当該溝パターン内に所定間隔で形成する工程と、 前記溝パターン内を埋め込む状態で、前記絶縁層上に導
電層を成膜する工程と、 前記絶縁層が露出するまで前記導電層を化学的機械研磨
によって研磨し、前記溝パターン内に当該導電層からな
る埋め込み配線を形成する工程と、を行うことを特徴と
する埋め込み配線の形成方法。 - 【請求項２】 絶縁層に形成された溝パターンと、当該
溝パターン内に形成された埋め込み配線において、 前記埋め込み配線内には、前記溝パターンの底面から前
記絶縁層の上面高さに達すると共に当該絶縁層と同様の
材質からなる島パターンが所定間隔で配置されているこ
とを特徴とする埋め込み配線。 - 【請求項３】 請求項２記載の埋め込み配線において、 前記各島パターンは、前記溝パターンの短手方向に配置
される各島パターンが長手方向に重なりを持って配置さ
れていることを特徴とする埋め込み配線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15883595A JPH098039A (ja) | 1995-06-26 | 1995-06-26 | 埋め込み配線の形成方法及び埋め込み配線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15883595A JPH098039A (ja) | 1995-06-26 | 1995-06-26 | 埋め込み配線の形成方法及び埋め込み配線 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002269825A Division JP3955806B2 (ja) | 2002-09-17 | 2002-09-17 | 半導体装置 |
| JP2002269826A Division JP2003179062A (ja) | 2002-09-17 | 2002-09-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098039A true JPH098039A (ja) | 1997-01-10 |
Family
ID=15680438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15883595A Pending JPH098039A (ja) | 1995-06-26 | 1995-06-26 | 埋め込み配線の形成方法及び埋め込み配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098039A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0924762A2 (en) * | 1997-12-22 | 1999-06-23 | Siemens Aktiengesellschaft | Interconnections in integrated circuit devices |
| US6171976B1 (en) * | 1999-01-22 | 2001-01-09 | United Semiconductor Corp. | Method of chemical-mechanical polishing |
| KR100307630B1 (ko) * | 1998-12-30 | 2001-09-28 | 윤종용 | 정렬 마크, 이를 사용하는 정렬 시스템 및 이를 이용한 정렬방법 |
| US6309961B1 (en) | 1998-11-04 | 2001-10-30 | Nec Corporation | Method of forming damascene wiring in a semiconductor device |
| US6514853B1 (en) | 1999-06-25 | 2003-02-04 | Nec Corporation | Semiconductor device and a manufacturing process therefor |
| US6724058B2 (en) | 1998-07-08 | 2004-04-20 | Infineon Technologies Ag | Method for producing a filled recess in a material layer, and an integrated circuit configuration produced by the method |
| KR100430680B1 (ko) * | 2001-06-30 | 2004-05-10 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 및 그 형성방법 |
| US6767826B2 (en) | 2002-04-26 | 2004-07-27 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
| US6917092B2 (en) | 2002-07-26 | 2005-07-12 | Oki Electric Industry Co., Ltd. | Wiring structure having a slit dummy |
| US6921976B2 (en) | 2001-02-28 | 2005-07-26 | Sanyo Electric Co., Ltd. | Semiconductor device including an island-like dielectric member embedded in a conductive pattern |
| US7675175B2 (en) | 2004-06-15 | 2010-03-09 | Oki Semiconductor Co., Ltd. | Semiconductor device having isolated pockets of insulation in conductive seal ring |
| JP2018001418A (ja) * | 2016-06-27 | 2018-01-11 | セイコーエプソン株式会社 | Ｍｅｍｓデバイス、液体噴射ヘッド、液体噴射装置、および、ｍｅｍｓデバイスの製造方法 |
| JP2019018398A (ja) * | 2017-07-13 | 2019-02-07 | セイコーエプソン株式会社 | 液体噴射ヘッド及び液体噴射装置 |
-
1995
- 1995-06-26 JP JP15883595A patent/JPH098039A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0924762A2 (en) * | 1997-12-22 | 1999-06-23 | Siemens Aktiengesellschaft | Interconnections in integrated circuit devices |
| EP0924762A3 (en) * | 1997-12-22 | 2002-04-24 | Siemens Aktiengesellschaft | Interconnections in integrated circuit devices |
| US6724058B2 (en) | 1998-07-08 | 2004-04-20 | Infineon Technologies Ag | Method for producing a filled recess in a material layer, and an integrated circuit configuration produced by the method |
| US6309961B1 (en) | 1998-11-04 | 2001-10-30 | Nec Corporation | Method of forming damascene wiring in a semiconductor device |
| KR100307630B1 (ko) * | 1998-12-30 | 2001-09-28 | 윤종용 | 정렬 마크, 이를 사용하는 정렬 시스템 및 이를 이용한 정렬방법 |
| US6171976B1 (en) * | 1999-01-22 | 2001-01-09 | United Semiconductor Corp. | Method of chemical-mechanical polishing |
| US6514853B1 (en) | 1999-06-25 | 2003-02-04 | Nec Corporation | Semiconductor device and a manufacturing process therefor |
| US6921976B2 (en) | 2001-02-28 | 2005-07-26 | Sanyo Electric Co., Ltd. | Semiconductor device including an island-like dielectric member embedded in a conductive pattern |
| KR100430680B1 (ko) * | 2001-06-30 | 2004-05-10 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 및 그 형성방법 |
| US6767826B2 (en) | 2002-04-26 | 2004-07-27 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
| US6917092B2 (en) | 2002-07-26 | 2005-07-12 | Oki Electric Industry Co., Ltd. | Wiring structure having a slit dummy |
| US7675175B2 (en) | 2004-06-15 | 2010-03-09 | Oki Semiconductor Co., Ltd. | Semiconductor device having isolated pockets of insulation in conductive seal ring |
| JP2018001418A (ja) * | 2016-06-27 | 2018-01-11 | セイコーエプソン株式会社 | Ｍｅｍｓデバイス、液体噴射ヘッド、液体噴射装置、および、ｍｅｍｓデバイスの製造方法 |
| JP2019018398A (ja) * | 2017-07-13 | 2019-02-07 | セイコーエプソン株式会社 | 液体噴射ヘッド及び液体噴射装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7335589B2 (en) | Method of forming contact via through multiple layers of dielectric material | |
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| JP2008042219A (ja) | 半導体装置の多層金属配線の形成方法 | |
| JPH098039A (ja) | 埋め込み配線の形成方法及び埋め込み配線 | |
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| KR950012918B1 (ko) | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법 | |
| JP3786413B2 (ja) | 半導体素子の形成方法 | |
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JPH10335459A (ja) | 半導体装置およびその製造方法 | |
| JP4227727B2 (ja) | 半導体素子のオーバーレイバーニヤ形成方法 | |
| JP2003179062A (ja) | 半導体装置の製造方法 | |
| JP3955806B2 (ja) | 半導体装置 | |
| JP4239985B2 (ja) | 半導体装置の製造方法 | |
| KR100562315B1 (ko) | 반도체소자의 플러그 제조 방법 | |
| JPH08306780A (ja) | 半導体装置の製造方法 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| KR100245091B1 (ko) | 반도체 소자의 도전배선 형성방법 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100635872B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| KR100545206B1 (ko) | 반도체 트랜지스터 및 그 제조 방법 | |
| KR100562329B1 (ko) | 콘택 형성 방법 및 이를 이용한 반도체 소자 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| KR100571284B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20041008 Free format text: JAPANESE INTERMEDIATE CODE: A523 |