JP3413697B2 - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JP3413697B2
JP3413697B2 JP29995895A JP29995895A JP3413697B2 JP 3413697 B2 JP3413697 B2 JP 3413697B2 JP 29995895 A JP29995895 A JP 29995895A JP 29995895 A JP29995895 A JP 29995895A JP 3413697 B2 JP3413697 B2 JP 3413697B2
Authority
JP
Japan
Prior art keywords
connection hole
wiring pattern
layer wiring
lower layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29995895A
Other languages
English (en)
Other versions
JPH09148430A (ja
Inventor
真人 小黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29995895A priority Critical patent/JP3413697B2/ja
Publication of JPH09148430A publication Critical patent/JPH09148430A/ja
Application granted granted Critical
Publication of JP3413697B2 publication Critical patent/JP3413697B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置を製造するプロセスにおいて、上下配線
間を接続孔を介して低いコンタクト抵抗にて接続できる
配線形成方法に関する。
【0002】
【従来の技術】超大規模集積回路(VLSI)、超超大
規模集積回路(ULSI)等にみられるように半導体装
置の高集積化、高密度化が進行するに伴い、デバイス・
チップ上では配線部分の占める割合が増大する傾向にあ
る。これによるチップ面積の大型化を防止するため、配
線の多層化が進展している。このような多層配線構造を
有する半導体装置の製造工程では、上層配線パターンと
下層配線パターンとの電気的接続を図るための接続孔
(ビア・ホール)を開口するプロセスが不可欠となって
いる。
【0003】この接続孔を形成するには、基板上の下層
配線パターンを被覆して層間絶縁膜を形成した後、該層
間絶縁膜上の接続孔形成領域以外をマスクするレジスト
・パターンを形成し、このレジスト・パターンを介して
層間絶縁膜を選択的にエッチングすればよい。
【0004】
【発明が解決しようとする課題】ところで、上述のよう
にして接続孔を形成する場合には、接続孔の形成領域と
下層配線パターンとの合わせズレを考慮して、接続孔の
開口予定領域で下層配線パターンの線幅を広くしておく
ことが一般に行われている。しかし、下層配線パターン
の線幅を広くすると、配線ピッチを増大させ、デバイス
の高集積化を妨げることとなるため、このような下層配
線パターンの線幅の増大を伴わずに、接続孔を形成でき
ることが望まれる。
【0005】しかしながら、特に線幅が広げられていな
い下層配線パターンに臨む接続孔を開口しようとする
と、図10の上面図に示されるように、下層配線パター
ン102の形成領域から接続孔104の形成領域がずれ
てしまうことがある。
【0006】図10のA−A’線断面図を図11に示
す。基板101上の下層配線パターン102を被覆する
層間絶縁膜103に対して選択エッチングを行うことに
よって形成された接続孔104は、下層配線パターン1
02の形成領域と重なる領域と、該下層配線パターン1
02の形成領域から外れた領域とで、その深さが異なっ
ている。これは、下層配線パターン102の形成領域か
ら外れた領域では、いわゆるオーバーエッチングの分だ
け層間絶縁膜103が除去された結果である。これによ
り、下層配線パターン102の側壁に沿ったトレンチ1
05が形成され、このトレンチ105内で下層配線パタ
ーン102の側壁面が一部露出することとなる。
【0007】ここでは、下層配線パターン102が、A
l系材料層106と、該Al系材料層106のパターニ
ングに際して用いられた主にTiN層よりなる反射防止
膜107とが積層されてなる。通常、反射防止膜107
は薄く形成されているため、上述したようにトレンチ1
05が形成されてしまうと、該トレンチ105内でAl
系材料層106も露出することとなる。
【0008】以上のようにして形成された接続孔104
内には、上層配線の埋め込みに先立って、TiN膜に代
表されるバリヤメタルが成膜される。
【0009】しかしながら、上述のようなトレンチ10
5内でAl系材料層106が露出しているような接続孔
104に対して、スパッタリングによってTiN膜を成
膜すると、この成膜時に、ウェハがN2 ガスを含む雰囲
気に曝されるため、Al系材料層106の露出部分にお
いては、表面が窒化されて、電気抵抗の高いAlN層1
08に変化してしまう。即ち、トレンチ105内に露出
する下層配線パターン102の側壁の大部分において
は、上層配線と接触しても電気的接続を望めないものと
なる。
【0010】このため、下層配線パターン102の形成
領域から接続孔104の形成領域がずれると、このズレ
の大きさに応じて、下層配線パターン102と上層配線
との接触面積が減少することとなり、コンタクト抵抗を
上昇させることになる。
【0011】そこで本発明は、かかる従来の実情に鑑み
て提案されたものであり、接続孔の形成領域が下層配線
パターンの形成領域から一部ずれた場合にも、コンタク
ト抵抗の上昇を防止できる配線形成方法を提供すること
を目的とする。
【0012】
【課題を解決するための手段】本発明は上述の目的を達
成するために提案されたものであり、基板上にAl系材
料層とTiN層を主体とする反射防止膜とがこの順に積
層されてなる下層配線パターンを形成し、該下層配線パ
ターンを層間絶縁膜で被覆した後、該層間絶縁膜を選択
的にエッチングすることにより、前記下層配線パターン
に臨む接続孔を形成し、その後、この接続孔を上層配線
にて埋め込む配線形成方法において、接続孔の形成領域
が下層配線パターンの形成領域から一部ずれた場合に、
該接続孔の内部に現れる該下層配線パターンの露出面が
反射防止膜のみとなるごとく該反射防止膜の厚さを設定
ものである。
【0013】即ち、本発明は、下層配線パターンにおけ
る反射防止膜の厚さを、接続孔を形成するための選択エ
ッチングに際して、オーバーエッチングされる層間絶縁
膜の厚さ以上に設定するものであると言える。このとき
の反射防止膜の厚さは、下層配線パターンを形成するた
めのフォトリソグラフィに際してAl系材料層からの反
射光を減衰させることができる厚さであって好適であ
る。
【0014】ところで、接続孔内には上層配線が埋め込
まれることによって、下層配線パターンと上層配線が電
気的に接続される。この上層配線は、接続孔内に埋め込
まれた部分(以下、プラグ部分と称す。)からその上部
に亘って同じ種類の導電材料より構成されてもよし、一
旦、基体を平坦化するために、プラグ部分のみを別の材
料より構成してもよい。いずれにしても、接続孔内に上
層配線を埋め込むに際しては、予め、該接続孔の内部を
TiN膜よりなるバリヤメタルにて被覆しておくことが
好ましい。
【0015】このとき、接続孔のトレンチ内でAl系材
料層が露出していると、該Al系材料層の露出部分が、
TiN膜の成膜のために用いられるN2 ガスに曝される
ことによって窒化し、電気抵抗の高いAlN層に変化し
てしまうが、本発明においては、この虞れがない。即
ち、トレンチ内への下層配線パターンの露出面全体が、
上層配線と電気的に接続することとなり、接続孔の形成
領域がずれることによるコンタクト抵抗の増大を抑制す
ることができる。
【0016】なお、反射防止膜と上層配線との接触面積
が、接続孔の形成領域が下層配線パターンの形成領域に
完全に重なる場合の接触面積と同程度であれば、即ち、
トレンチ内に露出する反射防止膜の面積が、接続孔の形
成領域中、下層配線パターンの形成領域から外れた面積
と同程度であれば、接続孔の形成領域がずれることによ
るコンタクト抵抗の増大を十分に補完することとなる。
【0017】また、接続孔の形成領域が下層配線パター
ンの形成領域からずれると、該接続孔内に下層配線パタ
ーンのエッジ部が露出することになるが、このような接
続孔の内部にTiN膜を成膜する場合、このエッジ部に
てTiN膜が厚膜化して、オーバーハングとなり、トレ
ンチの内部では十分な成膜が困難となる虞れがある。さ
らに、このようにしてTiN膜がトレンチの開放部を閉
塞してしまうと、上層配線膜あるいは、埋め込みプラグ
用の導電材料をトレンチ内にまで十分に埋め込むことが
できなくなる。このため、TiN膜をトレンチ内部ま
で、薄く均一にカバレージよく成膜する目的で、下層配
線パターンにおける反射防止膜を、上底が下底よりも小
である垂直断面形状に形成して好適である。
【0018】
【発明の実施の形態】以下、本発明を適用した実施の形
態について、図面を参照しながら説明する。
【0019】ここでは、半導体装置の多層配線を形成す
るに際し、接続孔の形成領域が下層配線パターンの形成
領域から一部ずれてしまった場合について、図1〜図4
を参照しながら説明する。
【0020】先ず、図1に示されるように、基板1上
に、Al系材料層6とTiN層を主体とする反射防止膜
7とがこの順に積層されてなる下層配線パターン2を形
成し、該下層配線パターン2を層間絶縁膜3で被覆す
る。なお、反射防止膜7の実際の構成はTi層/TiN
層/Ti層であるが、Ti層は両層とも非常に薄いもの
であることから、以下、議論を簡単にするために、Ti
N層が単層で形成されているものとして考える。
【0021】ここで、この反射防止膜7の膜厚は、この
後に行われる接続孔形成のための選択エッチング時にオ
ーバーエッチングされる層間絶縁膜3の厚さ以上となさ
れると共に、下層配線パターン2を形成するためのフォ
トリソグラフィに際してAl系材料層6からの反射光を
減衰させることができる膜厚となされている。
【0022】そして、上述した層間絶縁膜3上に、接続
孔の形成領域以外をマスクするレジスト・パターンを形
成した後、このレジスト・パターンを介して層間絶縁膜
3を選択的にエッチングし、レジスト・パターンを除去
する。この状態を図2に示す。
【0023】層間絶縁膜3に接続孔4が開口されたが、
接続孔4の形成領域が下層配線パターン2の形成領域か
ら一部ずれてしまうと、接続孔4の形成領域中、下層配
線パターン2の形成領域から外れた領域では、該接続孔
4がいわゆるオーバーエッチングの分だけ深く形成さ
れ、この結果、下層配線パターン2に沿ってトレンチ5
が形成される。
【0024】このトレンチ5内には、下層配線パターン
2の側壁の一部が露出するが、反射防止膜7の厚さを、
予め、オーバーエッチングされる層間絶縁膜3の厚さ以
上に設定しておくことにより、下層配線パターン2の露
出面が反射防止膜7のみとなる。
【0025】そして、この接続孔4内に、上層配線膜を
埋め込むに先んじて、反応性スパッタリングを行うこと
により、図3に示されるように、接続孔4の内部にTi
N膜8を成膜する。
【0026】このとき、接続孔4の奥のトレンチ5内で
Al系材料層6が露出していると、該Al系材料層6の
露出部分が、TiN膜8の成膜のために用いられるN2
ガスに曝されて、電気抵抗の高いAlN層に変化するこ
ととなるが、ここでは、下層配線パターン2の露出面が
反射防止膜7のみよりなるため、AlN層が形成される
ことはない。
【0027】このようにして、TiN膜8が成膜された
後、図4に示されるように、接続孔4内を埋め込みなが
らAl系材料よりなる上層配線9を形成する。
【0028】この場合、上述したように、トレンチ5内
への下層配線パターン2の露出面の全てが反射防止膜7
であるため、該露出面全面が上層配線9と電気的に接続
することとなり、接続孔4の形成領域がずれることによ
るコンタクト抵抗の増大を抑制することができる。
【0029】したがって、本実施の形態にて説明したよ
うに、反射防止膜7の膜厚設定を適正化すれば、接続孔
4を開口するに際して、合わせズレのマージンが大きく
確保でき、また、下層配線パターン2と上層配線9との
コンタクトの信頼性を向上させることができる。
【0030】ところで、接続孔4の形成領域がずれるこ
とによるコンタクト抵抗の増大を十分に補完するには、
反射防止膜7と上層配線9との接触面積を、接続孔4の
形成領域が下層配線パターン2の形成領域に完全に重な
る場合の接触面積と同程度とすればよい。即ち、トレン
チ5内に露出する反射防止膜7の面積が、接続孔4の形
成領域中、下層配線パターン2の形成領域から外れた面
積と同程度となるようにすればよい。
【0031】以下、接続孔4の形成領域のズレ量と、こ
のズレによるコンタクト抵抗の増大を十分に補完するた
めのトレンチ5内に露出する反射防止膜7の厚さとの関
係について考察する。
【0032】図5に示されるように、接続孔4の形成領
域が下層配線パターン2の形成領域に完全に重なる場
合、反射防止膜7と上層配線9との接触面積は、接続孔
4の半径をrとすると、πr2 である。これに対して、
図6に示されるように、接続孔4の形成領域が下層配線
パターン2の形成領域からr/2だけずれている場合に
は、接続孔4の形成領域中、下層配線パターン2の形成
領域から外れた面積は、(π/3−√3/4)r2 とな
り、この面積をトレンチ5内への反射防止膜7の露出面
の面積にて補填すればよい。即ち、トレンチ5内に露出
する反射防止膜7の厚さをtとすれば、 (π/3−√3/4)r2 =√3rt ・・・(1) なる関係が成り立ち、トレンチ5内に露出する反射防止
膜7の厚さtは、 t=(π/3√3−1/4)r ・・・(2) であればよい。
【0033】また、図7に示されるように、接続孔4の
形成領域が下層配線パターン2の形成領域からrだけず
れている場合には、接続孔4の形成領域中、下層配線パ
ターン2の形成領域から外れた面積は、πr2 /2とな
り、この面積をトレンチ5内への反射防止膜7の露出面
の面積にて補填すればよい。即ち、トレンチ5内へ露出
する反射防止膜7の厚さをtとすれば、 πr2 /2=2rt ・・・(3) なる関係が成り立ち、トレンチ5内に露出する反射防止
膜7の厚さtは、 t=πr/4 ・・・(4) であればよい。
【0034】さらに、図8に示されるように、接続孔4
の形成領域が下層配線パターン2の形成領域から3r/
2だけずれている場合には、接続孔4の形成領域中、下
層配線パターン2の形成領域から外れた面積は、(2π
/3+√3/4)r2 となり、この面積をトレンチ5内
への反射防止膜7の露出面の面積にて補填すればよい。
即ち、トレンチ5内に露出する反射防止膜7の厚さをt
とすれば、 (2π/3+√3/4)r2 =√3rt ・・・(5) なる関係が成り立ち、トレンチ5内に露出する反射防止
膜7の厚さtは、 t=(2π/3√3+1/4)r ・・・(6) であればよい。
【0035】このように、理論的には、下層配線パター
ン2の形成領域に対する接続孔4の形成領域のズレが大
きくても、その分、トレンチ5内へ露出する反射防止膜
7の厚さtが大きければ、下層配線パターン2と上層配
線9との接触面積を十分に確保することが可能である。
【0036】但し、実際には、反射防止膜7が厚くなる
と、下層配線パターン2のパターニングに際して加工が
困難となる。また、トレンチ5内へ露出する反射防止膜
7の厚さtを大きくするには、トレンチ5を深くしなけ
ればならないが、トレンチ5を深くするためにオーバー
エッチングの量を増やすのは現実的ではない。したがっ
て、実際には、所定のオーバーエッチングによって形成
されるトレンチ5の深さ分だけ、下層配線パターン2と
上層配線9との接触面積を稼ぐことが好ましい。
【0037】
【実施例】以下、上述した実施の形態を適用した具体的
な実施例について説明する。
【0038】実施例1 ここでは、実際に、反射防止膜7の膜厚を設定して配線
形成を行った。以下、下層配線パターン2を形成する工
程から順に説明する。
【0039】先ず、基板1上に、スパッタリングによっ
てAl系材料層6を0.30μmなる膜厚に成膜し、続
いて、反応性スパッタリングによって反射防止膜7を
0.20μmなる膜厚に成膜した。
【0040】そして、この反射防止膜7およびAl系材
料層6をフォトリソグラフィおよび選択エッチングによ
ってパターニングすることにより、下層配線パターン2
を形成した。
【0041】その後、SiO2 系材料よりなる層間絶縁
膜3を0.60μmなる膜厚に成膜した。この状態が図
1に相当する。
【0042】そして、この層間絶縁膜3上に、図示しな
いフォトレジスト塗膜を形成し、フォトリソグラフィに
よって接続孔の形成領域以外をマスクするレジスト・パ
ターンを形成した後、このレジスト・パターンを介して
層間絶縁膜3を選択的にエッチングした。このときのエ
ッチング条件は、 エッチング条件 方式 : 反応性イオンエッチング(RIE) エッチングガス: C4 8 7sccm CO 100sccm Ar 200sccm 圧力 : 5.3 Pa 温度 : 60 ℃ 投入電力 : 1450 W オーバーエッチング:30% とした。
【0043】この選択エッチングにより、半径0.45
μmの接続孔4が開口された。この後、レジスト・パタ
ーンを除去した状態が図2に相当する。
【0044】そして、この接続孔4内に、バリヤメタル
としてTiN膜8を反応性スパッタリングによって成膜
した。なお、この成膜は、チャンバ内にN2 ガスを導入
しながらTiターゲットをスパッタすることによって行
った。このようにしてTiN膜8が形成された状態が図
3に相当する。
【0045】続いて、上述のようにTiN膜8にて被覆
された接続孔4内を埋め込みながら、Al系材料よりな
る上層配線9を形成した。この状態が図4に相当する。
【0046】ここで、以上のようにして配線形成が行わ
れるに際して、接続孔4の形成領域が下層配線パターン
2の形成領域からr/2だけずれたとする。
【0047】接続孔4の形成領域が下層配線パターン2
の形成領域からずれると、接続孔4の形成領域中、下層
配線パターン2の形成領域から外れた領域にて、該接続
孔4がいわゆるオーバーエッチングの分だけ深く形成さ
れ、下層配線パターン2に沿ったトレンチ5が形成され
る。
【0048】このトレンチ5の深さは、上述の選択エッ
チングにおけるオーバーエッチングの割合が30%であ
ったこと、層間絶縁膜3の膜厚が0.6μmであったこ
とから、マイクロローディング効果を無視した単純計算
により、0.18μmとなる。一方、反射防止膜7の膜
厚は0.20μmであったことから、このトレンチ5内
への下層配線パターン2の露出面は反射防止膜7のみと
なっている。
【0049】このため、TiN膜8の成膜時にN2 ガス
が導入されても、下層配線パターン2の露出面の電気抵
抗が高くなることはなく、上層配線9の形成により、該
上層配線9と下層配線パターン2とのコンタクトが、該
下層配線パターン2の側壁面においても確実に確保でき
た。
【0050】したがって、本実施例においては、接続孔
4の形成領域が下層配線パターン2の形成領域からずれ
ても、下層配線パターン2と上層配線9とのコンタクト
抵抗の増大を抑制できた。
【0051】ところで、接続孔4の形成領域が下層配線
パターン2の形成領域からr/2だけずれている場合
(図5)に、接続孔4の形成領域が下層配線パターン2
の形成領域に完全に重なる場合(図4)と同程度のコン
タクト抵抗とするためには、前述した式(2)に示され
るように、トレンチ5内へ露出する反射防止膜7の厚さ
tを(π/3√3−1/4)rとすればよい。これに、
接続孔4の半径r=0.45μmを代入すると、トレン
チ5内へ露出する反射防止膜7の厚さtは、0.16μ
mであればよいことがわかる。
【0052】これに対して、本実施例においては、反射
防止膜7が0.20μmなる厚さに形成されており、ト
レンチ5内には0.18μmだけ露出していることか
ら、コンタクト抵抗の増大を十分に抑制できていること
がわかる。
【0053】実施例2 ここでは、接続孔4内、特にトレンチ5内への上層配線
膜の埋め込みが容易となるように、下層配線パターン2
の垂直断面形状を変更した例を示す。
【0054】具体的には先ず、実施例1と同様にして、
基板1上に、スパッタリングによってAl系材料層6を
0.30μmなる膜厚に成膜し、続いて、反応性スパッ
タリングによって、主にTiN膜よりなる反射防止膜7
を0.20μmなる膜厚に成膜した。
【0055】そして、この反射防止膜7およびAl系材
料層6をフォトリソグラフィおよび選択エッチングによ
ってパターニングすることにより、下層配線パターン2
を形成した。このとき、反射防止膜7を、上底が下底よ
りも小である垂直断面形状に形成するために、エッチン
グの条件を、 エッチング条件 方式 : 反応性イオンエッチング(RIE) エッチングガス: BCl3 80sccm Cl2 120sccm 圧力 : 667 Pa 温度 : 20 ℃ 投入電力 : 100 W とした。
【0056】その後、実施例1と同様にして、SiO2
系材料よりなる層間絶縁膜3を0.60μmなる膜厚に
成膜し、この層間絶縁膜3を選択的にエッチングするこ
とにより、半径0.45μmの接続孔4を開口した。
【0057】そして、実施例1と同様して、この接続孔
4内に、バリヤメタルとしてTiN膜8を反応性スパッ
タリングによって成膜した。この状態を図9に示す。
【0058】続いて、接続孔4内を埋め込みながらAl
系材料よりなる上層配線9を形成した。
【0059】本実施例でも、接続孔4の形成領域が下層
配線パターン2の形成領域からr/2だけずれたとす
る。これにより、接続孔4の形成領域中、下層配線パタ
ーン2の形成領域から外れた領域では、下層配線パター
ン2に沿ったトレンチ5が0.18μmなる深さに形成
されたが、反射防止膜7の膜厚は0.20μmであるた
め、このトレンチ5内への下層配線パターン2の露出面
は反射防止膜7のみとなった。そして、TiN膜8の成
膜時にN2 ガスが導入されても、下層配線パターン2の
露出面の電気抵抗が高くなることはなく、上層配線9の
形成により、該上層配線9と下層配線パターン2とのコ
ンタクトが、該下層配線パターン2の側壁面においても
確実に確保できた。
【0060】また、本実施例では、反射防止膜7が、上
底が下底よりも小である垂直断面形状に形成されている
ため、TiN膜8を成膜するに際し、接続孔4内に露出
する下層配線パターン2のエッジ部にオーバーハングが
形成されることがなく、該TiN膜8をトレンチ5内部
まで、薄く均一にカバレージよく成膜することができ
た。したがって、上層配線9を形成するに際して、トレ
ンチ5内まで十分に埋め込むことができた。
【0061】以上、本発明に係る配線形成方法を適用し
た具体例について説明したが、本発明は上述した実施例
に限定されるものではない。下層配線パターンを構成す
るAl系材料層6および反射防止膜7の膜厚、層間絶縁
膜の膜厚、オーバーエッチングの割合、接続孔の径等
は、上述の値に限定されるものではなく、本発明の趣旨
を逸脱しない範囲で適宜変更できる。また、接続孔4を
埋め込む上層配線9の材料は、Al系材料の他、タング
ステン等の高融点金属材料であってもよい。さらに、上
述した実施例においては、上層配線9を接続孔4内から
その上部まで同一の材料にて形成したが、接続孔4内と
その上部とで異なる材料を用いてもよい。接続孔4内に
のみ配線材料9を埋め込むに際しては、配線材料9の成
膜後、エッチバックしてもよいし、接続孔4内にのみ選
択的に配線材料を堆積させてもよい。なお、上層配線9
の形成方法としては、Alリフロー法、ブランケットタ
ングステン法等従来公知のものがいずれも使用できる。
【0062】ところで、トレンチ5内への反射防止膜7
の露出面積は、実質的にはトレンチ5の深さ、即ち、オ
ーバーエッチングの割合に依存する。オーバーエッチン
グの割合を、必要以上に大きくすることは現実的でない
が、逆に、このオーバーエッチングが、トレンチ5内へ
の反射防止膜7の露出面積を確保する目的からは十分す
ぎるものに設定されることも考えられる。このような場
合には、必ずしも反射防止膜7の膜厚をトレンチ5の深
さ以上とする必要はなく、トレンチ5内での反射防止膜
7の露出面積が十分確保できるならば、トレンチ5内に
Al系材料層6が露出しても構わない。本発明は、この
ような場合を排除するものではない。
【0063】
【発明の効果】以上の説明から明らかなように、本発明
を適用すると、接続孔の形成領域が下層配線パターンの
形成領域から一部ずれても、コンタクト抵抗の上昇を防
止できるようになる。したがって、配線間のコンタクト
の信頼性が向上し、これを適用したデバイス特性の信頼
性も向上させることができる。
【0064】また、接続孔が形成される予定の領域にお
いて下層配線パターンの線幅を広げておく必要もなくな
るため、配線ピッチを低減させることができ、配線の高
集積化を図ることが可能となる。
【図面の簡単な説明】
【図1】本発明の配線形成方法を適用した実施の形態に
おいて、反射防止膜が厚く形成されてなる下層配線パタ
ーンを層間絶縁膜にて被覆した状態を示す模式的断面図
である。
【図2】図1のウェハに対して、下層配線パターンを臨
む接続孔を開口した状態を示す模式的断面図である。
【図3】図2のウェハに対して、TiN膜の成膜を行っ
た状態を示す模式的断面図である。
【図4】図3のウェハに対して、上層配線を形成した状
態を示す模式的断面図である。
【図5】下層配線パターンの形成領域と接続孔の形成領
域とを上面から示すものであり、接続孔の形成領域の全
部が下層配線パターンの形成領域に重なる場合を示す模
式図である。
【図6】下層配線パターンの形成領域と接続孔の形成領
域とを上面から示すものであり、半径rの接続孔の形成
領域のうちr/2が下層配線パターンの形成領域から外
れる場合を示す模式図である。
【図7】下層配線パターンの形成領域と接続孔の形成領
域とを上面から示すものであり、半径rの接続孔の形成
領域のうちrが下層配線パターンの形成領域から外れる
場合を示す模式図である。
【図8】下層配線パターンの形成領域と接続孔の形成領
域とを上面から示すものであり、半径rの接続孔の形成
領域のうち3r/2が下層配線パターンの形成領域から
外れる場合を示す模式図である。
【図9】本発明の配線形成方法を適用した他の実施の形
態において、反射防止膜がテーパー化されてなる下層配
線パターンを層間絶縁膜にて被覆し、接続孔を開口した
後、TiN膜の成膜を行った状態を示す模式的断面図で
ある。
【図10】接続孔の形成領域が下層配線パターンの形成
領域から外れた状態を示す模式的上面図である。
【図11】図10のウェハのA−A’線断面図である。
【符号の説明】
1 基板 2 下層配線パターン 3 層間絶縁膜 4 接続孔 5 トレンチ 6 Al系材料層 7 反射防止膜 8 TiN膜
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/3065

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上にAl系材料層とTiN層を主体
    とする反射防止膜とがこの順に積層されてなる下層配線
    パターンを形成し、該下層配線パターンを層間絶縁膜で
    被覆した後、該層間絶縁膜を選択的にエッチングするこ
    とにより、前記下層配線パターンに臨む接続孔を形成
    し、その後、この接続孔を上層配線にて埋め込む配線形
    成方法において、 前記接続孔の形成領域が前記下層配線パターンの形成領
    域から一部ずれた場合に、該接続孔の内部に現れる該下
    層配線パターンの露出面が反射防止膜のみとなるごとく
    該反射防止膜の厚さを設定することを特徴とする配線形
    成方法。
  2. 【請求項2】 前記上層配線膜による前記接続孔の埋め
    込みに際しては、まず該接続孔内部をTiN膜にて被覆
    することを特徴とする請求項1記載の配線形成方法。
  3. 【請求項3】 前記反射防止膜を、上底が下底よりも小
    である垂直断面形状に形成しておくことを特徴とする請
    求項1記載の配線形成方法。
JP29995895A 1995-11-17 1995-11-17 配線形成方法 Expired - Fee Related JP3413697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29995895A JP3413697B2 (ja) 1995-11-17 1995-11-17 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29995895A JP3413697B2 (ja) 1995-11-17 1995-11-17 配線形成方法

Publications (2)

Publication Number Publication Date
JPH09148430A JPH09148430A (ja) 1997-06-06
JP3413697B2 true JP3413697B2 (ja) 2003-06-03

Family

ID=17879027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29995895A Expired - Fee Related JP3413697B2 (ja) 1995-11-17 1995-11-17 配線形成方法

Country Status (1)

Country Link
JP (1) JP3413697B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051497A (en) * 1997-06-30 2000-04-18 Siemens Aktiengesellschaft Formation of sub-groundrule features

Also Published As

Publication number Publication date
JPH09148430A (ja) 1997-06-06

Similar Documents

Publication Publication Date Title
KR100223507B1 (ko) 반도체 장치 제조 방법
KR100242865B1 (ko) 메탈 플러그의 형성 방법
US6323118B1 (en) Borderless dual damascene contact
JP2791768B2 (ja) 半導体装置の金属配線の形成方法
JPH0682759B2 (ja) 導電性スタツドの形成方法
JP2720796B2 (ja) 半導体装置の製造方法
JPH0563940B2 (ja)
JPH098039A (ja) 埋め込み配線の形成方法及び埋め込み配線
JP3413697B2 (ja) 配線形成方法
JPH10209276A (ja) 配線形成方法
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
JP3317279B2 (ja) 半導体装置の製造方法
JPH07235594A (ja) 半導体装置の製造方法
JPH08181146A (ja) 半導体装置の製造方法
JP2728073B2 (ja) 半導体装置の製造方法
JPH08139190A (ja) 半導体装置の製造方法
JPH08306664A (ja) 半導体装置の製造方法
JP2805840B2 (ja) 半導体装置及びその多層配線形成方法
JPH10163316A (ja) 半導体装置における埋め込み配線の形成方法
JPS62137853A (ja) 多層配線の形成方法
JPH07321098A (ja) コンタクトホールの形成方法
JPS61187251A (ja) 半導体装置の製造方法
JPH08330251A (ja) 半導体装置の製造方法
JPH06244180A (ja) 半導体装置およびその製造方法
JP2001284353A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030225

LAPS Cancellation because of no payment of annual fees