JPS61187251A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61187251A JPS61187251A JP2529685A JP2529685A JPS61187251A JP S61187251 A JPS61187251 A JP S61187251A JP 2529685 A JP2529685 A JP 2529685A JP 2529685 A JP2529685 A JP 2529685A JP S61187251 A JPS61187251 A JP S61187251A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- insulating layer
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上のオＵ用分野〉
本発明は＃−導体装置の製造方法に関し、更妃詳畠すれ
ば、多層配線を行う場合に、エッチバック法によシ層間
絶に膜を平坦化する技術な改良したものである。
ば、多層配線を行う場合に、エッチバック法によシ層間
絶に膜を平坦化する技術な改良したものである。
〈従来の技術〉
近年、半導体集積回路の高集積化、高速化に伴い、多層
配線技術への期待がますます強まっている。このような
微細ディバイス用の多層配線技術のキーポイントは、表
面の凹凸をいかに抑制するかという、層間絶縁膜の平坦
化技術である。
配線技術への期待がますます強まっている。このような
微細ディバイス用の多層配線技術のキーポイントは、表
面の凹凸をいかに抑制するかという、層間絶縁膜の平坦
化技術である。
かかる平坦化技術の一つにエッチ・ぐツク法がある。第
２図に示す工程図により、エッチバック法を用いた従来
の多層配線技術の一例を萩明すると、 （ａ） 第１配線形成７まず第２図（ａ）に示す如く
、所要の処理を施したシリコン基板３上の酸化シリコン
の絶縁膜４の上に第１配線１を形成する。
２図に示す工程図により、エッチバック法を用いた従来
の多層配線技術の一例を萩明すると、 （ａ） 第１配線形成７まず第２図（ａ）に示す如く
、所要の処理を施したシリコン基板３上の酸化シリコン
の絶縁膜４の上に第１配線１を形成する。
（ｂ） 埋め込み絶縁層形成；次いで第２図（ｂ）に
示すように、第１配線１の上を含む全面に、埋め込み絶
縁層５として燐ガラス（ＰＳＧ）膜を形成する。
示すように、第１配線１の上を含む全面に、埋め込み絶
縁層５として燐ガラス（ＰＳＧ）膜を形成する。
（ｅ） フォトレソスト塗布；次いで第２図（ｃ）に
示すように、ＰＳＧの埋め込み絶縁層５上に７オトレジ
スト６を塗布する。
示すように、ＰＳＧの埋め込み絶縁層５上に７オトレジ
スト６を塗布する。
（ｄ） 平坦化エツチング；次いで第２図（ｄ）に示
すように、プラズマエッチングケ行ってＰＳＧの埋め込
み絶縁層５を平坦化する。
すように、プラズマエッチングケ行ってＰＳＧの埋め込
み絶縁層５を平坦化する。
（ｅ） 層間絶縁膜形成；次に第２図（ｅ）に示すよ
うに、平坦化したＰＳＧの埋め込み絶縁層５の上を含む
全面に、ＰＳＧを用いて層間絶縁層７を形成する。これ
により平坦な層間絶縁層が得られる。
うに、平坦化したＰＳＧの埋め込み絶縁層５の上を含む
全面に、ＰＳＧを用いて層間絶縁層７を形成する。これ
により平坦な層間絶縁層が得られる。
（ｆ） スルーホールと第２配線形成；そして第２図
（ｆ）に示すように、第１層目の配線１とのコンタクト
をとる７ヒめｍ１層目配線１上のＰＳＧ層間層間膜７を
フッ酸等でエツチングしてスルーホール８を形成し、次
いで第２配線２を形成する。
（ｆ）に示すように、第１層目の配線１とのコンタクト
をとる７ヒめｍ１層目配線１上のＰＳＧ層間層間膜７を
フッ酸等でエツチングしてスルーホール８を形成し、次
いで第２配線２を形成する。
〈発・明′が解決しようとするｍ３題点〉ところが上記
従来方法では、埋め込み絶縁層５と層間絶縁膜７とがと
もにＰＳＧ＆であるため、スルーホール８形成時にアラ
イメント不良があると第３図に示すように、層間絶縁膜
７たけでなくその直下の埋め込み絶縁層５及び酸化シリ
コン４までエツチングされて穴９が形成されてしまう。
従来方法では、埋め込み絶縁層５と層間絶縁膜７とがと
もにＰＳＧ＆であるため、スルーホール８形成時にアラ
イメント不良があると第３図に示すように、層間絶縁膜
７たけでなくその直下の埋め込み絶縁層５及び酸化シリ
コン４までエツチングされて穴９が形成されてしまう。
すると、第２図（ｆ）の工程で第２層の配線２を形成す
る際に、シリコン基板３と配Ｗ１２とのコンタクトが生
じショートしてしまう。
る際に、シリコン基板３と配Ｗ１２とのコンタクトが生
じショートしてしまう。
このコンタク）Ｙ防ぐため第１配線１を幅広にしてアラ
イメントのマージンを大きくとると、半導体デバイスの
微細化を阻ける結果になってしまう。
イメントのマージンを大きくとると、半導体デバイスの
微細化を阻ける結果になってしまう。
本発明は上記従来技術の問題点に鑑み、スルーホール形
成の際にアライメントが多少ずれても半導体基板と第２
層目あるいはそれ以上の配線とのコンタクトを生じさせ
ることがない平坦化技術を提供することを目的とする。
成の際にアライメントが多少ずれても半導体基板と第２
層目あるいはそれ以上の配線とのコンタクトを生じさせ
ることがない平坦化技術を提供することを目的とする。
〈問題点を解決するための手段〉
上述した目的を達成する本発明による半導体装置の製造
方法は、埋め込み絶縁層に層間絶縁膜のエッチャントに
対し耐食性を有する絶縁膜を用いることを特徴とする。
方法は、埋め込み絶縁層に層間絶縁膜のエッチャントに
対し耐食性を有する絶縁膜を用いることを特徴とする。
〈作用〉
埋め込み絶縁層が層間絶縁層のエッチャントではエツチ
ングされなくなることから、スルーホール形成時のアラ
イメントが多小ずれていても、半導体基板と第２層目あ
るいはそれ以上の配線とのコンタクトが住じない。
ングされなくなることから、スルーホール形成時のアラ
イメントが多小ずれていても、半導体基板と第２層目あ
るいはそれ以上の配線とのコンタクトが住じない。
〈実施例〉
第１図を参照して本発明による半導体の製造方法の一実
施例を説明する。
施例を説明する。
（ａ） 第１配線及び埋め込み絶縁層の形成；まず第
１図（ａ）に示すように、所要の処理を施したシリコン
基板３上の酸化シリコンの絶縁膜４の上にアルミニウム
等の第１配線１を形成するが、第１配線１の上を含む全
面には窒化膜例えばＳ ｉ ３Ｎ４膜の埋め込み絶縁層
１０を形成する。
１図（ａ）に示すように、所要の処理を施したシリコン
基板３上の酸化シリコンの絶縁膜４の上にアルミニウム
等の第１配線１を形成するが、第１配線１の上を含む全
面には窒化膜例えばＳ ｉ ３Ｎ４膜の埋め込み絶縁層
１０を形成する。
（ｂ） 平坦化エツチング１次いで第１図（ｂ）に示
すように、例えはフレオンガスを用いたプラズマエツチ
ングにより、第１配線１の表面がはけ露出する程度まで
５ｉ３Ｎ４の埋め込み絶縁層１０を平坦化する。
すように、例えはフレオンガスを用いたプラズマエツチ
ングにより、第１配線１の表面がはけ露出する程度まで
５ｉ３Ｎ４の埋め込み絶縁層１０を平坦化する。
（Ｃ） 層間絶縁膜の形成７次に第１図（Ｃ）に示す
ように、平坦化したＳｉ３Ｎ４の埋め込み絶縁層１０上
を含む全面に、従来と同じ＜ ＰＳＧ（燐ガラス）を用
いて層間絶縁層７を形成する。これによフ平坦な層間絶
縁膜が得られる。
ように、平坦化したＳｉ３Ｎ４の埋め込み絶縁層１０上
を含む全面に、従来と同じ＜ ＰＳＧ（燐ガラス）を用
いて層間絶縁層７を形成する。これによフ平坦な層間絶
縁膜が得られる。
（ｄ） スルーホール形成；そして第１図（ｄ）に示
すように、所要の第１配線１上のＰＳＧ層間絶縁膜７を
従来通りフッ酸等でエツチングしてスルーホール８を形
成する。この場合、フッ酸等のＰＳＧ層間絶縁膜用エッ
チャントはＳｉ３Ｎ４膜を侵さないので、スルーホール
形成のアライメントが第１図（ｄ）の如く多小ずれても
、埋め込み絶縁層１０のエッチイブは起きない。
すように、所要の第１配線１上のＰＳＧ層間絶縁膜７を
従来通りフッ酸等でエツチングしてスルーホール８を形
成する。この場合、フッ酸等のＰＳＧ層間絶縁膜用エッ
チャントはＳｉ３Ｎ４膜を侵さないので、スルーホール
形成のアライメントが第１図（ｄ）の如く多小ずれても
、埋め込み絶縁層１０のエッチイブは起きない。
（ｅ） 第２配線の形成；スルーホール８ができたら
、第１図（ｅ）に示すように、ＰＳＧｉ間絶縁膜７上に
所要の第２配＃２を施し、スルーホール８を介して第１
配線１とのコンタクトをとる。この場合、スルーホール
８はアライメントがずれても５ｉ３Ｎａ埋め込み絶縁層
１０で止められているから、第２配線２がシリコン基板
３とショートすることはない。
、第１図（ｅ）に示すように、ＰＳＧｉ間絶縁膜７上に
所要の第２配＃２を施し、スルーホール８を介して第１
配線１とのコンタクトをとる。この場合、スルーホール
８はアライメントがずれても５ｉ３Ｎａ埋め込み絶縁層
１０で止められているから、第２配線２がシリコン基板
３とショートすることはない。
〈発明の効果〉
本発明によれば、層間絶縁膜のエッチャントが埋め込み
絶縁層を侵さないため、スルーホールのアライメントが
ずれても半導体基板と第２配線とがコンタクトしない。
絶縁層を侵さないため、スルーホールのアライメントが
ずれても半導体基板と第２配線とがコンタクトしない。
また、アライメントのマーノンをそれだけ４Ｘさくする
ことができるから、半導体デバイスの微細化が図れる。
ことができるから、半導体デバイスの微細化が図れる。
本発明の製造方法は半導体の種類を問わず、各種半導体
集積回路全般に適用することができる。
集積回路全般に適用することができる。
第１図は本発明による半導体装置の製造方法の一実施例
を示す工程図である。第２図は従来の製造方法を示す工
程図、第３図は従来技術におけるスルーホールのアライ
メント不良による埋め込み絶縁層の穴あき状況を示す断
面図である。 図面中、 １は第１配線、 ２は第・２配線、 ３はシリコン基板、 ４は酸化シリコンの絶縁膜、 ７は燐ガラスの層間絶縁膜、 。 ８はスルーホール、 １０はＳｉ３Ｎ４の埋め込み絶縁層である。
を示す工程図である。第２図は従来の製造方法を示す工
程図、第３図は従来技術におけるスルーホールのアライ
メント不良による埋め込み絶縁層の穴あき状況を示す断
面図である。 図面中、 １は第１配線、 ２は第・２配線、 ３はシリコン基板、 ４は酸化シリコンの絶縁膜、 ７は燐ガラスの層間絶縁膜、 。 ８はスルーホール、 １０はＳｉ３Ｎ４の埋め込み絶縁層である。
Claims (2)
- （１）エッチバックにより層間絶縁膜を平坦化して配線
が多層構造の半導体装置を製造する際に、埋め込み絶縁
層に層間絶縁膜のエッチヤントに対し耐食性を有する絶
縁層を用いたことを特徴とする半導体装置の製造方法。 - （２）特許請求の範囲第１項において、上記埋め込み絶
縁層にＳｉ＿３Ｎ＿４膜を用い、層間絶縁層に燐ガラス
膜を用いたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2529685A JPS61187251A (ja) | 1985-02-14 | 1985-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2529685A JPS61187251A (ja) | 1985-02-14 | 1985-02-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61187251A true JPS61187251A (ja) | 1986-08-20 |
Family
ID=12162054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2529685A Pending JPS61187251A (ja) | 1985-02-14 | 1985-02-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61187251A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287969A (ja) * | 1988-09-21 | 1990-03-28 | Origin Electric Co Ltd | 共振形コンバータ |
| JPH0774146A (ja) * | 1990-02-09 | 1995-03-17 | Applied Materials Inc | 低融点無機材料を使用する集積回路構造の改良された平坦化方法 |
| US8827194B2 (en) | 1999-04-01 | 2014-09-09 | Killgerm Group Limited | Fluorescent bulb compactor and mercury vapor recovery system |
-
1985
- 1985-02-14 JP JP2529685A patent/JPS61187251A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287969A (ja) * | 1988-09-21 | 1990-03-28 | Origin Electric Co Ltd | 共振形コンバータ |
| JPH0774146A (ja) * | 1990-02-09 | 1995-03-17 | Applied Materials Inc | 低融点無機材料を使用する集積回路構造の改良された平坦化方法 |
| US8827194B2 (en) | 1999-04-01 | 2014-09-09 | Killgerm Group Limited | Fluorescent bulb compactor and mercury vapor recovery system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| KR100223507B1 (ko) | 반도체 장치 제조 방법 | |
| JPH0135495B2 (ja) | ||
| EP0406025A2 (en) | Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness | |
| JPH06318590A (ja) | 半導体装置の製造方法 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JPS5759359A (en) | Manufacture of semiconductor device | |
| JP2628339B2 (ja) | 半導体装置の製造方法 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JP2590711B2 (ja) | 半導体装置の製造方法 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH1167908A (ja) | 半導体装置およびその製法 | |
| KR100246101B1 (ko) | 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법 | |
| KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| KR0172542B1 (ko) | 금속배선 형성방법 | |
| KR100439477B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| JP2732838B2 (ja) | 配線形成方法 | |
| JPH0531820B2 (ja) | ||
| JPH07201992A (ja) | 半導体装置の製造方法 | |
| JPS6358373B2 (ja) | ||
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH04352455A (ja) | 半導体素子の製造方法 |