JP3295172B2 - ドライエッチング方法及び半導体装置の製造方法 - Google Patents
ドライエッチング方法及び半導体装置の製造方法Info
- Publication number
- JP3295172B2 JP3295172B2 JP09074693A JP9074693A JP3295172B2 JP 3295172 B2 JP3295172 B2 JP 3295172B2 JP 09074693 A JP09074693 A JP 09074693A JP 9074693 A JP9074693 A JP 9074693A JP 3295172 B2 JP3295172 B2 JP 3295172B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- layer
- dry etching
- oxide film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、反応性イオンエッチン
グ（ＲＩＥ）、プラズマエッチング、ＥＣＲプラズマエ
ッチング等のドライエッチング方法に関するものであ
る。
グ（ＲＩＥ）、プラズマエッチング、ＥＣＲプラズマエ
ッチング等のドライエッチング方法に関するものであ
る。
【０００２】
【従来の技術】近年、ＬＳＩ等の半導体装置において
は、高集積化を図るために、絶縁層を介して金属配線を
重ねて形成する多層配線構造が採られている。
は、高集積化を図るために、絶縁層を介して金属配線を
重ねて形成する多層配線構造が採られている。
【０００３】この多層配線構造において、金属配線同士
を互いに電気的に接続する場合、間の絶縁層にコンタク
トホール（又はビアホール）を形成し、このホール内に
金属膜を形成して上下層の金属配線同士を互いに電気的
に接続している。
を互いに電気的に接続する場合、間の絶縁層にコンタク
トホール（又はビアホール）を形成し、このホール内に
金属膜を形成して上下層の金属配線同士を互いに電気的
に接続している。
【０００４】図３は、絶縁層にコンタクトホールを形成
して上下層の金属配線を互いに接続する従来の製造工程
を示したものである。
して上下層の金属配線を互いに接続する従来の製造工程
を示したものである。
【０００５】まず、図３（ａ）に示すように、シリコン
からなる半導体基板３１上に酸化膜層３２を形成した
後、その上に下層の金属配線３３をパターン形成する。
次に、全面にｐ−ＳｉＯ2 等の酸化膜層３４を形成し、
更に、平坦化のためにＳＯＧ（Spin On Glass)層３５を
塗布形成した後、これを熱処理する。次に、全面にｐ−
ＳｉＯ2 等の酸化膜層３６を形成した後、その上に、所
望のコンタクトホールのパターンを有するレジスト３７
を形成する。
からなる半導体基板３１上に酸化膜層３２を形成した
後、その上に下層の金属配線３３をパターン形成する。
次に、全面にｐ−ＳｉＯ2 等の酸化膜層３４を形成し、
更に、平坦化のためにＳＯＧ（Spin On Glass)層３５を
塗布形成した後、これを熱処理する。次に、全面にｐ−
ＳｉＯ2 等の酸化膜層３６を形成した後、その上に、所
望のコンタクトホールのパターンを有するレジスト３７
を形成する。
【０００６】次に、図３（ｂ）に示すように、基板全体
をプラズマ雰囲気中におき、酸化膜層３６、ＳＯＧ層３
５及び酸化膜層３４を、同一のプロセスガスにより、金
属配線３３の表面が露出するまでプラズマエッチングし
てコンタクトホールを形成する。この時、使用するプロ
セスガスは、ＣＨＦ3 にＯ2 及びＣＦ4 を混合したガス
である。
をプラズマ雰囲気中におき、酸化膜層３６、ＳＯＧ層３
５及び酸化膜層３４を、同一のプロセスガスにより、金
属配線３３の表面が露出するまでプラズマエッチングし
てコンタクトホールを形成する。この時、使用するプロ
セスガスは、ＣＨＦ3 にＯ2 及びＣＦ4 を混合したガス
である。
【０００７】この後、レジスト３７を除去し、コンタク
トホールの内部及び酸化膜層３６の上に上層配線の金属
材料を堆積させてこれをパターニングし、コンタクトホ
ールを通じて下層の金属配線３３と接続した上層の金属
配線を形成する。
トホールの内部及び酸化膜層３６の上に上層配線の金属
材料を堆積させてこれをパターニングし、コンタクトホ
ールを通じて下層の金属配線３３と接続した上層の金属
配線を形成する。
【０００８】
【発明が解決しようとする課題】ところが、従来の方法
において、上述したプロセスガスにより酸化膜層３６、
ＳＯＧ層３５及び酸化膜層３４のドライエッチングを行
うと、図３（ｂ）に示すように、ＳＯＧ層３５に比較的
大きなサイドエッチング４１が発生する。これは、ＳＯ
Ｇ層３５がプロセスガスと反応し、その成分の一部がガ
ス化してＳＯＧ層３５から抜けてしまうためと、上述し
たドライエッチングは垂直方向の異方性エッチングであ
るが、僅かながらもＳＯＧ層３５を水平方向にエッチン
グしてしまうためである。
において、上述したプロセスガスにより酸化膜層３６、
ＳＯＧ層３５及び酸化膜層３４のドライエッチングを行
うと、図３（ｂ）に示すように、ＳＯＧ層３５に比較的
大きなサイドエッチング４１が発生する。これは、ＳＯ
Ｇ層３５がプロセスガスと反応し、その成分の一部がガ
ス化してＳＯＧ層３５から抜けてしまうためと、上述し
たドライエッチングは垂直方向の異方性エッチングであ
るが、僅かながらもＳＯＧ層３５を水平方向にエッチン
グしてしまうためである。
【０００９】このようなサイドエッチング４１が発生し
た状態で上層金属配線材料の堆積を行うと、図３（ｃ）
に示すように、サイドエッチング４１の箇所で上層の金
属配線４０に断線箇所３９が発生する。即ち、下層の金
属配線３３と上層の金属配線４０とが電気的に接続され
ず、半導体装置の配線不良の原因となってしまう。
た状態で上層金属配線材料の堆積を行うと、図３（ｃ）
に示すように、サイドエッチング４１の箇所で上層の金
属配線４０に断線箇所３９が発生する。即ち、下層の金
属配線３３と上層の金属配線４０とが電気的に接続され
ず、半導体装置の配線不良の原因となってしまう。
【００１０】そこで、本発明の目的は、ＳＯＧ層にサイ
ドエッチングが殆ど発生せず、実質的に垂直な側面を有
するコンタクトホールを形成することができるドライエ
ッチング方法を提供することである。
ドエッチングが殆ど発生せず、実質的に垂直な側面を有
するコンタクトホールを形成することができるドライエ
ッチング方法を提供することである。
【００１１】
【課題を解決するための手段】上述した課題を解決する
ために、本発明では、少なくとも酸化膜層およびＳＯＧ
層を積層して成る絶縁層をエッチングすることにより、
略垂直な側面を有するコンタクトホールを形成するドラ
イエッチング方法であって、エッチングに使用するプロ
セスガスが、Ｃ2Ｆ6ガスとＣＨＦ3ガスとの混合ガスを
成分として含むガスであることを特徴とする。
ために、本発明では、少なくとも酸化膜層およびＳＯＧ
層を積層して成る絶縁層をエッチングすることにより、
略垂直な側面を有するコンタクトホールを形成するドラ
イエッチング方法であって、エッチングに使用するプロ
セスガスが、Ｃ2Ｆ6ガスとＣＨＦ3ガスとの混合ガスを
成分として含むガスであることを特徴とする。
【００１２】本発明において好ましくは、前記Ｃ2 Ｆ6
ガスの流量が、前記プロセスガスの総流量に対し１０．
０〜１３．５％である。
ガスの流量が、前記プロセスガスの総流量に対し１０．
０〜１３．５％である。
【００１３】
【作用】本発明においては、略垂直な側面を有するコン
タクトホールを上記絶縁層にドライエッチングにより形
成する際に使用するプロセスガスとして、Ｃ 2 Ｆ 6 ガスと
ＣＨＦ 3 ガスの混合ガスを成分に含むガスを用いること
により、ＳＯＧ層にサイドエッチングを殆ど発生せず、
実質的な垂直な側面のエッチング形状に絶縁層をドライ
エッチングすることができる。
タクトホールを上記絶縁層にドライエッチングにより形
成する際に使用するプロセスガスとして、Ｃ 2 Ｆ 6 ガスと
ＣＨＦ 3 ガスの混合ガスを成分に含むガスを用いること
により、ＳＯＧ層にサイドエッチングを殆ど発生せず、
実質的な垂直な側面のエッチング形状に絶縁層をドライ
エッチングすることができる。
【００１４】
【実施例】以下、本発明の実施例を図１及び図２を参照
して説明する。
して説明する。
【００１５】図１は、本発明を適用した半導体装置の製
造方法を工程順に示したものである。
造方法を工程順に示したものである。
【００１６】まず、図１（ａ）に示すように、シリコン
からなる半導体基板１１上にプラズマＣＶＤ法により酸
化膜層１２を形成した後、その上に、アルミニウムから
なる下層の金属配線１３をパターン形成する。次に、全
面にプラズマＣＶＤ法により酸化膜層１４を形成し、更
に、平坦化のために回転塗布法によりＳＯＧ層１５を形
成した後、これを熱処理する。次に、全面にプラズマＣ
ＶＤ法により酸化膜層１６を形成した後、その上に、所
望のコンタクトホールのパターンを有するレジスト１７
を形成する。
からなる半導体基板１１上にプラズマＣＶＤ法により酸
化膜層１２を形成した後、その上に、アルミニウムから
なる下層の金属配線１３をパターン形成する。次に、全
面にプラズマＣＶＤ法により酸化膜層１４を形成し、更
に、平坦化のために回転塗布法によりＳＯＧ層１５を形
成した後、これを熱処理する。次に、全面にプラズマＣ
ＶＤ法により酸化膜層１６を形成した後、その上に、所
望のコンタクトホールのパターンを有するレジスト１７
を形成する。
【００１７】次に、図１（ｂ）に示すように、酸化膜層
１６、ＳＯＧ層１５及び酸化膜層１４を、同一のプロセ
スガスにより、金属配線１３の表面が露出するまでプラ
ズマエッチングしてコンタクトホールを形成する。
１６、ＳＯＧ層１５及び酸化膜層１４を、同一のプロセ
スガスにより、金属配線１３の表面が露出するまでプラ
ズマエッチングしてコンタクトホールを形成する。
【００１８】この時のプロセスガスは、Ｃ2 Ｆ6 、ＣＨ
Ｆ3 及びＨｅの混合ガスを使用し、各成分ガスの流量
は、プロセスガス全体の流量に対し、Ｃ2 Ｆ6 の流量が
１０．０〜１３．５％、ＣＨＦ3 の流量が６．５〜１
０．０％、Ｈｅの流量が８０％とする。
Ｆ3 及びＨｅの混合ガスを使用し、各成分ガスの流量
は、プロセスガス全体の流量に対し、Ｃ2 Ｆ6 の流量が
１０．０〜１３．５％、ＣＨＦ3 の流量が６．５〜１
０．０％、Ｈｅの流量が８０％とする。
【００１９】図２に、Ｃ2 Ｆ6 の流量〔％〕とＳＯＧ層
のサイドエッチング量〔μｍ〕との関係を示す。このグ
ラフから分かるように、Ｃ2 Ｆ6 の流量が１０．０〜１
３．５％の範囲では、ＳＯＧ層のサイドエッチングは殆
ど発生しない。
のサイドエッチング量〔μｍ〕との関係を示す。このグ
ラフから分かるように、Ｃ2 Ｆ6 の流量が１０．０〜１
３．５％の範囲では、ＳＯＧ層のサイドエッチングは殆
ど発生しない。
【００２０】次に、図１（ｃ）に示すように、レジスト
１７を除去した後、コンタクトホール内部及び酸化膜層
１６の上に上層金属配線材料であるアルミニウムを堆積
し、これをパターニングして上層の金属配線１８を形成
する。
１７を除去した後、コンタクトホール内部及び酸化膜層
１６の上に上層金属配線材料であるアルミニウムを堆積
し、これをパターニングして上層の金属配線１８を形成
する。
【００２１】本実施例においては、酸化膜層１６、ＳＯ
Ｇ層１５及び酸化膜層１４をドライエッチングしてコン
タクトホールを形成する際、プロセスガスとして、流量
がプロセスガス全体の１０．０〜１３．５％のＣ
2 Ｆ6 、流量がプロセスガス全体の６．５〜１０．０％
のＣＨＦ3 及び流量がプロセスガス全体の８０％のＨｅ
の混合ガスを用いているので、従来のようなＳＯＧ層１
５のサイドエッチングが殆ど発生せず、従って、上層の
金属配線１８がコンタクトホール内で断線することが殆
どない。
Ｇ層１５及び酸化膜層１４をドライエッチングしてコン
タクトホールを形成する際、プロセスガスとして、流量
がプロセスガス全体の１０．０〜１３．５％のＣ
2 Ｆ6 、流量がプロセスガス全体の６．５〜１０．０％
のＣＨＦ3 及び流量がプロセスガス全体の８０％のＨｅ
の混合ガスを用いているので、従来のようなＳＯＧ層１
５のサイドエッチングが殆ど発生せず、従って、上層の
金属配線１８がコンタクトホール内で断線することが殆
どない。
【００２２】
【発明の効果】本発明によれば、ＳＯＧ層を含む絶縁層
をドライエッチングする際に使用するプロセスガスを、
Ｃ2 Ｆ6 とＣＨＦ3 の混合ガスを主成分とするガスとす
ることにより、ＳＯＧ層のサイドエッチングが抑制さ
れ、例えば、実質的に垂直な側面形状のコンタクトホー
ルを形成することができる。従って、上層金属配線がコ
ンタクトホール内で断線して接続不良を発生することが
防止される。
をドライエッチングする際に使用するプロセスガスを、
Ｃ2 Ｆ6 とＣＨＦ3 の混合ガスを主成分とするガスとす
ることにより、ＳＯＧ層のサイドエッチングが抑制さ
れ、例えば、実質的に垂直な側面形状のコンタクトホー
ルを形成することができる。従って、上層金属配線がコ
ンタクトホール内で断線して接続不良を発生することが
防止される。
【図１】本発明の一実施例による半導体装置の製造方法
を工程順に示す断面図である。
を工程順に示す断面図である。
【図２】ドライエッチング時のＣ2 Ｆ6 の流量とＳＯＧ
層のサイドエッチング量との関係を示すグラフである。
層のサイドエッチング量との関係を示すグラフである。
【図３】従来の半導体装置の製造方法を工程順に示す断
面図である。
面図である。
１１ 半導体基板 １２ 酸化膜層 １３ 金属配線 １４ 酸化膜層 １５ ＳＯＧ層 １６ 酸化膜層 １８ 金属配線
Claims (4)
- 【請求項１】 少なくとも酸化膜層およびＳＯＧ層を積
層して成る絶縁層をエッチングすることにより、略垂直
な側面を有するコンタクトホールを形成するドライエッ
チング方法であって、 エッチングに使用するプロセスガスが、Ｃ2Ｆ6ガスとＣ
ＨＦ3ガスとの混合ガスを成分として含むガスであるこ
とを特徴とするドライエッチング方法。 - 【請求項２】 少なくとも酸化膜およびＳＯＧ層を配線
上に積層して成る絶縁層に対し、前記配線が露出するま
でエッチングして略垂直な側面を有するコンタクトホー
ルを形成するドライエッチング方法であって、 エッチングに使用するプロセスガスが、Ｃ 2 Ｆ 6 ガスとＣ
ＨＦ 3 ガスとの混合ガスを成分として含むガスであるこ
とを特徴とするドライエッチング方法。 - 【請求項３】 前記Ｃ2Ｆ6ガスの流量が、前記プロセス
ガスの総流量に対し１０．０〜１３．５％であることを
特徴とする請求項１又は２記載のドライエッチング方
法。 - 【請求項４】 半導体装置の製造方法であって、 少なくとも酸化膜層およびＳＯＧ層を積層して成る絶縁
層に対しＣ 2 Ｆ 6 ガスとＣＨＦ 3 ガスとの混合ガスを成分
として含むガスを用いてドライエッチングを施すことに
より、略垂直な側面を有するコンタクトホールを前記絶
縁層に形成し、 前記コンタクトホール内部及び前記絶縁層上に金属配線
材料を堆積して金属配線を形成することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09074693A JP3295172B2 (ja) | 1993-03-25 | 1993-03-25 | ドライエッチング方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09074693A JP3295172B2 (ja) | 1993-03-25 | 1993-03-25 | ドライエッチング方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283479A JPH06283479A (ja) | 1994-10-07 |
| JP3295172B2 true JP3295172B2 (ja) | 2002-06-24 |
Family
ID=14007164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09074693A Expired - Fee Related JP3295172B2 (ja) | 1993-03-25 | 1993-03-25 | ドライエッチング方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3295172B2 (ja) |
-
1993
- 1993-03-25 JP JP09074693A patent/JP3295172B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06283479A (ja) | 1994-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JPH0135495B2 (ja) | ||
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH09148433A (ja) | 半導体装置及びその製造方法 | |
| JP3262496B2 (ja) | 埋込導体を有する集積回路の製造方法 | |
| US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
| JPH1117005A (ja) | 半導体装置及びその製造方法 | |
| US5935876A (en) | Via structure using a composite dielectric layer | |
| JPH05267209A (ja) | 集積回路におけるコンタクトビア製造方法 | |
| US6004729A (en) | Methods of improving photoresist adhesion for integrated circuit fabrication | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| US6133628A (en) | Metal layer interconnects with improved performance characteristics | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| JP2732838B2 (ja) | 配線形成方法 | |
| JPH0570301B2 (ja) | ||
| JPH0917860A (ja) | 半導体素子における配線構造とその製造方法 | |
| US7125796B2 (en) | Plasma etch process for multilayer vias having an organic layer with vertical sidewalls | |
| JP2783898B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |