JPS6134956A - 配線層の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は多層配線層を有する半導体集積回路装置の配線
層の形成方法に関する。

（従来技術） 従来、多層配線構造を採用した半導体集積回路装置に於
いて、下層配線層の段差を緩和し、上層配線層の平坦性
を向上せしめる目的で次の方法が提案されている。すな
わち、シリコン化合物を有機剤に溶解させ７ＩＣ塗布液
を塗布してベーキングして層間絶縁膜とする方法１層間
絶縁膜のエッチバック法、フォトレジストによるリフト
オフ法、あるいは易酸化膜の化成酸化による埋込配線法
等がある。

しかしながら、いずれも複雑な工程’ｋＷし、かつ幾分
かの段差を残すことを禁じ得ない。従って、より多層化
かつ微細化の要求に対して、これらの方法では良好な多
層配線構造の実現が困難である。

又、前記方法の他に、層間膜形成にバイアススパッタリ
ング法を用いて層間膜段差部表面に適度なテーパーをも
たせ、さらにはバイアス制御によシ該段差を埋め込みあ
るいは削夛取ることによって、概ね完全平坦化する方法
も提案されている。

しかし、かかる平坦化は下層配線幅が平坦化の為に要す
る時間に直接依存し、段差埋め込みの場合下層配線幅の
約１／２の層間膜厚を必要とし、−万段差削り取りの場
合、その速度が概ね０．１μ％ｉ□程度と非常に遅いこ
とが欠点である。例えば、装置の電源線等の如く数十ミ
クロンの太＠な配線幅をもつ場合平坦化に膨大な時間を
要することになる。

（発明の目的） この発明の目的は半導体集積回路装置に適用して高集積
度で高速かつ高信頼性を可能とする配線層の形成方法を
提供することにある。

（発明の構成） この発８Ａは層間絶縁膜全バイアススパッタリング法に
より形成し、その後配線層領域上の層間絶縁Ｍ’に除去
する工程を含むこと？特徴とする。

この発明によれば、下層配線層全層間絶縁膜中に埋め込
むことができ、該下層配線の段差全完全に平坦化するの
みならず、多層配線間全接続するコンタクト部分も完全
に平坦化できる。さらに該コンタクトにおいて上下配線
層の重ね合わせに対するマージンを必要としない多層配
線層の形成が実現できる。

（実施例の説明） 次に本発明の一実施例について図面を参照しながら説明
する。第１図に示すように先ずトランジスタ、ダイオー
ド、抵抗等の所望の個別素子が形成された半導体基板１
０１上に、リンガラス層１０２および第１のアルミニウ
ム配線層１０３Ｔｈ形成する。更にその上に第１のシリ
コン層１０４會形成する。これはアルミニウム配線層１
０３表面の光反射率全低下させる為である。第１のシリ
コン層１０４は蒸着あるいはスパッタリング法によ膜形
成できる。光反射率低下の為には、該シリコン層１０４
は３００Ａ程度の膜厚で充分であるが、将来リフトオフ
用の層として用いる為少なくとも１０００、Ａの膜厚で
形成する方がよい。次にフォトレジスミｆ塗布し露光、
現像処理により所望の配線領域の７オトレジスト１０５
を形成する（第１図人）。ひきつづき、パターニングさ
れたフォトレジスト１０５をマスクにしてシリコン層１
０４およびアルミニウム層１０３をエツチング除去し、
しかる後に７オトレジスト１０５ｔ−除去する（第１図
Ｂ）。次に、アルミニウム配線層金塩め込む為に、先ず
バイアススパッタリング法を用いて第１の酸化膜１０６
をアルミニウム層１０３とシリコン層１０４とを合わせ
ｆｃ膜厚で形成する（第１図Ｃ）。尚、バイアス・スパ
ッタリング法では、膜形成時に膜のデポジシ璽ンとエツ
チングとが同時に進行し、印加バイアスが増大する程エ
ツチング性が強くなる性質金もっている。またテボジシ
冒ンとエツチングの速腿ニ基板表面に対するＲ、Ｆイオ
ンの入射角に依存し、デボジシ目ン速度は入射角ととも
に単調に減少するのに対して、エツチング速度はピーク
をもつ。したがって膜を形成しようとする表面の平坦部
と段差部ではデボジシラン。平衡、エツチングの状態が
それぞれ異なる印加バイアス条件に於いて得られる。本
実施例では段差部でにエツチング状態となシ、かつ平坦
部ではテボジクヨン状態となるバイアス条件として、２
００　ｖ’を印加して膜形成を行った。次に、該酸化膜
１０６をリアクティブイオンエツチングにより、全面一
様にシリコン層１０４の厚さだけエツチング除去し、シ
リコン層１０４の端部ａ、ｂｉ露出させる（第１図Ｄ）
。次に、シリコンと酸化膜およびアルミニウムとで充分
な選択比をもつプラズマ（ＣＦ４　＋　０．　）エツチ
ングによシ、シリコン層１０４を選択除去する。このと
き同時に該シリコン層１０４上に形成された酸化ｉ　１
０６’も除去される。

この結果、第１図Ｅに示す様に第１の酸化膜１０６に埋
め込まれ完全に平坦化された第１の配線層１０３が得ら
れる。

次に第１のチタン層１０７’ｔ０．２μｍ、第２のアル
ミニウム層１０８　ｔ＝　ｉ、ｏμｍ、第２のシリコン
層１０９を０．２μｍそれ等の順に形成し、前記第１の
アルミニウム配線層１０３と上層レベルの配線層全接続
すべき領域に７オトレジスト１１（ｌ形成する（第１図
Ｆ）。次に、フォトレジスト１１０以外の領域のシリコ
ン層１０９およびアルミニウム層１０８′ｔ−エツチン
グ除去し、アルミニウムとのエツチング選択比が大きい
チタン層１０７ｅ露出してエツチングを一旦停止する。

ひきつづき露出した該チタン層１０７ｔ−エツチング除
去し、アルミニウム配線層１０３および酸化膜１０６を
露出してエツチングを終了し、フォトレジスト１１０を
除去する（第１図Ｇ）。しかる後、前記第１図Ｃ−Ｅ迄
と同様の工程をくり返すことによシ、第２の酸化膜１１
１に埋め込まれた第２のチタン層１０７とアルミニウム
層１０８’に形成する（第１図Ｈ）。ひきつづき第１図
Ｆ−Ｈと同様の工程をくり返すことによって第３の酸化
Ｍ１１２に埋め込まれた上層レベルの第２の配線層１１
２及び第２のチタン層１１４が形成され（第１図工）、
前記アルミニウムＨ１０８によって相互接続される。

なお、前記ｇｉａＦ’の工程でチタン層１０７とアルミ
ニウムａｘ　ｏｓｖ例えｉ′ｉ′第２図に示す様にチタ
ン層２０１のみで形成しても同様の効果が得られる。し
かもこの場合、アルミニウム層１０８とチタン／ｉ！１
０”ｌ二既に分けてエツチング全行う必要がなくその分
工程が簡略化される。

また他の実施例として第３図に示す様に第１図工のチタ
ン層１０７１および１１３の代りに、絶縁層例えばシリ
コン窒化膜３０］および１０２ケ夫々０．２μｍ形成し
、アルミニウム配線４３０３゜３０４．３０５を相互接
続する為の開孔３０６゜３０７を設けることによっても
同郷の効果が得られる。この場合は該接続部に於いて、
シリコン窒化膜厚に相当する段差を生ずるが二上層にス
バッ　　　　′夕酸化膜を形成することによりこれ全平
坦化することができるので、次工程に及？Ｙす影響をな
くすことができる。

前記実施例で示した様に本発明による配線形成方法を用
いれば、複雑な工程を追加することなく、配線層及びコ
ンタクト部分が絶縁層に埋め込まれ、各配線層形成工程
に於いて常にその上面を完全に平坦化した多層配線の形
成が可能となる。

また、従来第４図に示す様に下層配線４０１および上層
配線４０２とそれらを接続するコンタクト孔４０３との
重ね合せマージンＣおよびｄｉ必ず設ける必要があシ、
これが配線密度を低下させる大きな要素となっていたが
、本発明によれば第５図に示す如く上、下配線５０１，
５０２に対するコンタクト孔５０３は所望の重なシ面積
（斜線部）さえ得られれば相互の重な９に対するマージ
ンは必要無い。したがってバターニング時の目合せ精度
が緩和でき、配線密度の向上が十分可能となる。

尚、本発明の主旨から当然のことであるが、前記実施例
で述べた配線層はアルミニウムから成る必要性は無く、
半導体装置に使用され得る導電層でおれば良い。また、
リフトオフ用の層もシリコン層である必要はなく、配線
層とのエツチングレートに差のあるものであれば良φ。

さらに、配線埋込みの為の絶縁層はバイアススパッタリ
ング法によ膜形成可能な絶縁性物質であれば酸化膜であ
る必要もない。

【図面の簡単な説明】

第１図（２）乃至（Ｉ）ｔｒｉ本発明の一実施例による
各工程断面図を示したもので、図中１０１はシリコン基
板、１０２はリンガラス層、１０３は第１のアルミニウ
ム配線層、１０４は第１のシリコン層。 １０５は７オトレジスト、１０６，１０６’はバイアス
スパッタリング法による第１の酸化膜、１０７はチタン
層、１ｏｓｈ配線相互接続部のアルミニウム層、１０９
は第２のシリコン層、１１０は７オトレジスト、１１１
および１１２はバイアス・スパッタリング法による第２
および第３の酸化膜、１１３は第２のアルミニウム配線
層、１１４は第２のチタン層である。 第２図および第３図は他の実施例の各断面図を示したも
ので、図中２０１は配線相互接続部のチタン層、３０１
，３０２はシリコン窒化膜、　　３０３゜３０４は第１
．第２のアルミニウム配線層、３０５は配線相互接続部
のアルミニウム層、３０５゜３０６は第１．第２のコン
タクト孔である。 Ｍ４図および第５図は従来法および本発明による配線相
互接続部の平面図である。図中４０１および５０１は第
１の配線、４０２および５０２は第２の配線、４０３お
よび５０３はコンタクト孔、ｄ、　　Ｃｆｌ配線とコン
タクト孔との重ね合せマージンである。 第ｌ　図 第　２　目 第４　図 第３　凹 Ｏｔｒ 第Ｓ　図

Claims (2)

【特許請求の範囲】
1. （１）基板上に導電層を形成し、該導電層上にリフトオ
   フ用の層を形成する工程と、上記リフトオフ用の層上に
   パターニングされたマスク層を形成する工程と、該マス
   ク層をマスクとして上記リフトオフ用の層及び上記導電
   層をエッチングする工程と、上記導電層上及びそれ以外
   の領域に絶縁層を形成する工程と、該絶縁層を一様にエ
   ッチングし上記リフトオフ用の層の少なくとも端部を露
   出する工程と、上記リフトオフ用の層を選択的にエッチ
   ングすることによって該リフトオフ用の層と上記導電層
   領域上に形成された上記絶縁層とを除去する工程とを含
   む事を特徴とする配線層の形成方法。
2. （２）前記リフトオフ用の層が前記導電層表面の光反射
   率を低下させる効果を有する層であることを特徴とする
   特許請求の範囲第１項記載の配線層の形成方法。