JP2727587B2 - 多層配線法 - Google Patents

多層配線法

Info

Publication number
JP2727587B2
JP2727587B2 JP63245587A JP24558788A JP2727587B2 JP 2727587 B2 JP2727587 B2 JP 2727587B2 JP 63245587 A JP63245587 A JP 63245587A JP 24558788 A JP24558788 A JP 24558788A JP 2727587 B2 JP2727587 B2 JP 2727587B2
Authority
JP
Japan
Prior art keywords
wiring
conductive material
resist layer
resist
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63245587A
Other languages
English (en)
Other versions
JPH0291943A (ja
Inventor
実 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63245587A priority Critical patent/JP2727587B2/ja
Publication of JPH0291943A publication Critical patent/JPH0291943A/ja
Application granted granted Critical
Publication of JP2727587B2 publication Critical patent/JP2727587B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層配線法に関する。本発明は例えば、半
導体装置(超LSIその他)製造時に、素子間配線を行う
場合や、その他の多層配線を行う場合に好適に利用でき
るものである。
〔発明の概要〕
本発明の多層配線法は、絶縁膜に配線用溝と前記配線
用溝に連続する接続用開口孔を形成し、接続用開口孔に
第1の導電材料を選択的に埋め込み、次いで配線用溝に
第2の導電材料を埋め込む多層配線法において、第1の
レジスト層を用いて前記配線用溝を形成し、次いで第2
のレジスト層をあらかじめ硬化させた前記第1のレジス
ト層上に形成し、該第1レジスト層にも第2のレジスト
層にもおおわれていない部分に接続用開口孔を形成し、
その後該接続用開口孔への第1の導電材料の選択的な埋
め込み、及び前記配線用溝への第2の導電材料の埋め込
みを行うことによって、溝と開口孔との位置合わせを容
易にし、微細な加工をも容易かつ高精度で行えるように
したものである。
〔従来の技術〕
半導体装置製造等の分野において、所望の接続をとる
ために配線形成を行うことは必須である。
従来技術において、例えば超LSI製造においてトラン
ジスタなどの基本素子間の配線を形成する際には、基本
素子の電極をおおって層間絶縁膜を被覆後、該基本素子
の電極に相当する部分の上にコンタクトを開孔し、その
上にAlなどの金属薄膜をスパッター蒸着し、更にこの薄
膜を適切な配線パターンに加工(エッチング)して素子
間の結線を行っていた。
第10図は、このような従来技術の一例を模式的に示す
ものである。第10図中、aはシリコン等の基板、bはSi
O2等から成る絶縁膜である。第10図(a)に示すように
配線電極を形成するためのAl等の導電材cを該絶縁膜b
上に形成する。次いで導電材cをパターニングして、第
10図(b)に示すように電極c1,c2を形成する。電極c1,
c2は、図の他の断面において所定の素子電極部と接続し
て、配線電極を構成するようになっている。次に第10図
(c)の如く該電極c1,c2上に層間絶縁膜dを形成し、
更に該層間絶縁膜dの電極c1,c2に該当する部分を開孔
してコンタクトホールeを設け、第10図(d)の構造と
する。その上に該コンタクトホールeをおおって、Alな
どの金属厚膜をスパッタ等することにより第2の導電材
層f(第2層Al)を形成するとともに、同時にコンタク
トホールeを該第2の導電材層fにより埋め込んで、第
10図(e)の構造を得る。その後この第2の導電材層f
を適宜パターニングすることにより、所望の接続を達成
できる。
〔発明が解決しようとする問題点〕
近年、半導体装置の分野においては、一層の高集積化
・微細化が進んでいる。例えば、近年の超LSIの高集積
化に伴い、基本素子及び配線の寸法は微細化の一途を辿
っており、当然コンタクトホールの寸法も微細化してい
る。このため上記したような配線技術では、従来のスパ
ッタ蒸着法を用いた場合など、アルミニウム等の金属薄
膜(第10図(e)の符号fで例示するもの)がコンタク
トホール(同、符号eで例示)の底部に殆ど堆積しなく
なることがある。このときには、素子電極と配線層との
間の接続がとれなくなる。
そこで最近では、スパッタ蒸着法に替わり、タングス
テンWなどの金属を選択CVD法でコンタクトホール中に
埋め込む方法が採用されはじめている。これは第11図に
略示して例示するように、SiO2等の層間絶縁膜dにコン
タクトホールeを形成し(第11図(a))、このコンタ
クトホールe内をWなどの導電材gでうめこむものであ
る(第11図(b))。
このようなWの選択CVD法については、プレスジャー
ナル刊「月刊Semiconductor World」1987年10月、88〜9
3頁、同65〜70頁特に68頁に記載がある。また、特開昭6
0−115245号に開示がある。
かかる技術は条件を適切に設定することによって、コ
ンタクトホールe内に充分に導電材gを埋め込むことが
できるので有利ではあるが、コンタクトホールeを第10
図に示したように対応する電極c1,c2上に精度良く形成
しなければならないという事情は変わらない。よって、
コンタクトホールeを電極c1,c2に対し重ね合わせ精度
良く形成する必要があるが、これは必ずしも容易ではな
く、特に微細化により精度のマージンが小さくなってい
る場合、厳しいものである。更に、コンタクトホールe
は接続を充分にとるため、該ホールeの平面形状はほぼ
矩形に近い形状にすることが望ましいが、これも必ずし
も容易ではなく、従来技術にあってはコンタクトホール
eの形状が丸くなって、接続が充分にとれないこともあ
った。
またコンタクトホールとの微細化だけでなく、配線の
微細化も進行している。しかも一般に、配線材料に用い
る金属材料の加工(エッチング)は他の絶縁膜やポリシ
リコンなどの薄膜などに比較的して難しい。よって、第
10図(e)に示した第2の導電材f(第2層のAl)の加
工などは必ずしも容易ではなく、この問題は、第11図
(b)に示すWなどの導電材を埋め込む場合についても
同様である。
更に、形成された第1層配線パターンに更に第2層目
の配線を形成する場合、第1層目の配線の膜厚と同程度
の段差が残存し、このような凹凸のある表面に微細な第
2層目配線を形成することは、一層困難さを増す。
本発明は、上記のような従来技術の諸問題点を解決し
て、位置精度良くコンタクトホールを形成でき、かつ該
コンタクトホールによる接続が充分にとれ、また導電材
料を埋め込む場合の該導電材料の加工を容易にすること
ができる多層配線技術を提供せんとするものである。
〔問題点を解決するための手段〕
上記した問題点を解決すべく、本発明は、 絶縁膜に配線用溝と前記配線用溝に連続する接続用開
口孔を形成し、 前記接続用開口孔に第1の導電材料を選択的に埋め込
み、 次いで前記配線用溝に第2の導電材料を埋め込む多層
配線法において、 第1のレジスト層を用いて前記配線用溝を形成し、 次いで第2のレジスト層をあらかじめ硬化させた前記
第1のレジスト層上に形成し、 該第1レジスト層にも第2のレジスト層にもおおわれ
ていない部分に接続用開口孔を形成し、 その後該接続用開口孔への第1の導電材料の選択的な
埋め込み、及び前記配線用溝への第2の導電材料の埋め
込みを行う 技術的手段を採る。
本発明の構成について、後記詳述する本発明の一実施
例を示す第1図〜第9図を参照して略述すると、次のと
おりである。各図の(A)は上面図、(B)は各(A)
図のx線断面斜視図に対応する図である。
本発明においては、例えば第1図に示すように基板1
等の上に形成したSiO2等の絶縁膜2に、第2図に例示す
るように第1のレジスト層71を用いて配線用溝3を形成
する。第1図中、11は基板1のn+拡散層であり、図示例
ではこの拡散層11と接続をとるように配線を形成するも
のである。次いで、第3図に示すように、第2のレジス
ト層72を第1のレジスト層71(この第1のレジスト層71
は第2のレジスト層72形成に先立ちあらかじめ硬化させ
ておく)上に形成し、第4図に示すように、該第1レジ
スト層にも第2のレジスト層にもおおわれていない部分
に接続用開口孔4を形成してこれを上記配線用溝3に連
続する接続用開口孔4とし第5図に示すような構造を得
る。得られた接続用開口孔4に、第1の導電材料5を埋
め込み、その後接続用開口孔4への第1の導電材料5の
選択的な埋め込み(第6図)、及び前記配線用溝3への
第2の導電材料6の埋め込みを行う(第7図)。
図示例では、更にレジストを用い(第8図)、第2の
導電材料の内の不要な部分を除去して、第9図の構造を
得ている。
〔作用〕
本発明によれば、コンタクトホールは、配線用溝3に
連続する接続用開口孔4として形成するので、開口孔4
形成時の余裕を大きくとることができ、接続用としての
精度を上げることができる。例えば、図示例の如く、接
続すべきn+拡散層11上に配線用溝3を形成し(第2図
(A)参照)、該配線用溝3の長手方向に直交するよう
な形でレジスト層72を形成することによって(第3図
(A)(B)参照)、接続すべき電極であるn+拡散層11
上に精度良く開口孔4が形成されるようにできる(第4
図、第5図、特に第4図(A)参照)。またこのように
すると、接続用開口孔4の2次元的形状はほぼ矩形とな
り、従来は露光現像時の孔の回折等により円形化してい
た場合と比較して、より広い接続面積を確保できる。ま
た、第11図に示した従来例の如くコンタクトホールを選
択的に埋めた後に配線用溝を形成して導電材を形成する
場合は、コンタクトホールの位置上に正確に溝を形成し
なければならないので、位置合わせの精度を充分に高く
しないと良好な接続はできなかった。しかし本発明の方
法であると、該従来技術と異なり、予め配線溝3を形成
してから、これと連続する開口孔4を形成するので、配
線用溝3と開口孔4とがずれることなく、セルフアライ
ンで配線用溝3と接続用開口孔4とを位置合わせできる
ことになる。
また、配線の大部分を配線用溝3内に埋め込むように
でき、配線形成後に残る段差を小さいものにできる。よ
って、その後の工程に有利である。また、エッチング等
による加工も、加工すべき膜厚を小さくできる結果、容
易に行うことができるように構成できる。
〔実施例〕
以下本発明の一実施例について、第1図〜第9図を参
照して説明する。この実施例は、本発明を超LSI製造時
の、トランジスタなどの素子の配線方法に適用したもの
である。
具体的には、第1図に示すように、Si基板1のn+拡散
領域11を電極として、この電極からの接続をとる配線形
成に、本発明を適用した。
第1図の状態では、該n+拡散領域11を含むトランジス
タなどの基本構成素子がすでに形成されており、その上
に本例において層間絶縁膜をなす絶縁膜2が充分な膜厚
で堆積してある。絶縁膜は、本例では層間絶縁膜等とし
て使用できるものであれば任意の材料で形成してよく、
例えばSiO2や、PSG、あるいはその他の不純物含有ガラ
スを用いることができる。本例ではSiO2を用いた。なお
第1図(A)は平面図即ち製造過程における半導体装置
を真上から見た図であり、第1図(B)はそのx線断面
斜視図即ち第1図(A)を同図中のxを含むSi基板面上
に垂直な断面で割ったものを斜めに上方から見た図であ
る。
第1図の状態から、その絶縁膜2に、配線用溝3と、
これに連続する接続用開口孔4とを形成するが、本例で
はこれを以下の手順で行った。
まず第1図の状態で、絶縁膜2上の全面にレジスト7
1′を形成する。このレジスト71′を、第2図(A)の
示すような配線パターン形成用マスク81で第1のレジス
ト層71のパターン形成を行う。即ち、第2図(A)にお
いて特に斜線を付して示す部分に、レジスト層71を形成
する。この状態で異方性エッチングを施し、絶縁膜2に
配線層の厚さ程度の深さを持つ溝を掘る。これにより第
2図(B)に明示される配線用溝3が形成される。この
溝は、第2図(A)においてレジスト層71におおわれて
いない部分で形成される。なお、第2図(B)におい
て、図の繁雑を避けるため、n+拡散領域11の図示は省略
した。以下第8図まで各図の(B)において同様であ
る。
この時、パターン形成後のレジスト層71は、溶剤不溶
性にしておく。即ち、例えば遠紫外線照射、高温ベーキ
ングなどのキュアリング等により硬化させて、レジスト
の有機溶剤に溶解しないようにする。
次に、上記第1のレジスト層71を残したままで、更に
レジスト72′を塗布する。これは第2のレジスト層72を
形成するためのものである。この場合、レジスト層71,7
2を形成する各レジストは、各々同一材料でも異なる材
料でもよい。本例では、先にパターン形成した第1のレ
ジスト層71は充分硬化しているため、両者が混じり合う
ことはない。
次に第3図(A)の実線で示すコンタクト形成用マス
ク82で該レジスト72′を露光、現像し、パターン形成す
る。このコンタクト形成用マスク82は、その抜き部分、
つまり該マスク82でおおわれない部分が第3図(A)の
ように前記形成された配線用溝3と重なるとともに該溝
3の長手方向とは直交するように形成する。従って、露
光現像後のレジスト形成は、第3図(B)のように、形
成される。即ちこの第2のレジスト層は、レジスト層72
におおわれない部分が上記配線用溝3の長手方向と直角
になるようにパターン形成される。この結果レジスト層
71,72が層間絶縁膜上まで抜けている場所は、先に用い
た配線パターン形成用マスク81のスペース部(抜き部
分)とコンタクト用開口孔形成用マスク82のスペース部
が互いに交わる部分のみで、この部分が接続用開口孔
(コンタクトホール)に対応する(第3図(B)参
照)。
次に第4図(A)に示すこの2層に重ねたレジスト層
71,72をマスクに、絶縁膜2に異方性エッチングを施
す。これにより基板1のn+拡散層11に達する接続用開口
孔4を形成する。この状態を第4図(B)に示す。特
に、エッチング後の断面図形状は、この第4図(B)に
現れている。
次いで、レジスト層71及び同72を酸素プラズマ等を用
いて除去すると、第5図(A)(B)に示す構造とな
る。図に示すように、配線用溝3と接続用開口孔4とが
連続して形成されている。
次に第5図に示される構造に第1の導電材料5を選択
的に埋め込む。この場合の導電材料は選択的な埋め込み
が可能なものなら任意であり、例えばAlなども用いるこ
とができるが、本実施例ではWを選択的堆積法により該
接続用開口孔4中に埋め込む。本例では、WF6の置元に
よるWの選択的堆積の手段を用いた。この場合、接続用
開口孔4の底にはSi基板が露出しているので、該開口孔
4中のみ該導電材料5が堆積する。なお、Wの選択CVD
法については前記した「月刊Semiconductor World」の
記載を参考に実施することができる。埋め込み後の状態
を第6図(A)(B)に示す。
次に第2の導電材料6により、前記配線用溝3を埋め
込む。本例ではこれを、次のようにして行った。ここで
は選択制については問わないので、導電材料6としては
W或いはAl等その他任意のものを用いることができる。
当然導電材料6は導電材料5と同じでも異なってもよ
い。但し本実施例では、同じくWを用いてこれを形成し
た。かかる第2の導電材料6を全面的に堆積させ、先に
形成した配線用溝3を埋め込む。このときは堆積に選択
性が無いため、第7図(A)(B)、特に第7図(B)
に示すように、全面に第2の導電材料6が形成される。
次に配線用溝3以外の部分に堆積した余分な導電材料
を除去するため、レジスト73′を全面に形成後、第8図
(A)に示す如き配線パターン形成用レジストマスク83
を形成する。このマスク83を用いて該レジスト73′をパ
ターニングし、第7図(B)に示す第3のレジスト層73
を得る。これにより該導電材料6の異方性エッチングを
行った後、レジスト層73を除去すると、第9図(A)
(B)の構造が得られる。配線用溝3の上に出る配線部
(第2の導電材料6による)は、なるべく小さくし、次
工程に影響を与えないように小さい段差しか残らないよ
うにする。
本実施例は、上記のように、コンタクトホールをなす
開口孔4が配線用溝3によって決定される配線部分に対
しセルフアライン的に形成されるため、第3図のレジス
トパターン形成の際の重ね合わせ精度のマージンはかな
り大きくとれる。また開口孔4の2次元的形状はほぼ矩
形となり、従来光の回折で円形化していた形状に比較し
て、より広い接触面積を確保でき、接触が良好で信頼性
の高い装置が得られる。更に配線の大部分が配線用溝3
内に埋め込まれるため、配線形成後に残る段差は極めて
小さくでき、その後の工程に有利となる。従来異方性エ
ッチングに難のあった配線材料をエッチングも、エッチ
ングすべき膜厚が小さいため容易になる。
本実施例は上記詳述したように、コンタクトホールを
なす開口孔4及び配線パターン溝3を層間膜をなす絶縁
膜2中に多層レジスト法を用いてセルフアライン的に形
成し、第1の導電材料5の選択性堆積法、及び配線材料
である第2の導電材料6の非選択的堆積法によりこれを
埋め込んで電極を取り出し、配線するように構成したも
のである。よって本実施例によれば、 配線パターンに対してコンタクトホール用開口孔4を
セルフアライン的に形成するので、重ね合わせ精度のマ
ージンが従来より大きく取れる。
開口孔4をほぼ矩形に近い形状で形成できるため、有
効な接触面積を広く取れる。
配線材料の大部分は配線用溝3に埋め込まれ、配線パ
ターン形成後に生じる段差を充分に小さくできる。この
ため更にその上に配線を重ねて形成することが容易にな
る。即ち充分平坦化された多層配線形成法といえる。
配線材料をエッチングする膜厚を充分薄くすることが
でき、エッチングに伴う困難な問題を小さくすることが
できる。
という効果がある。
〔発明の効果〕
上述の如く、本発明によれば、位置精度良く接続用開
口孔(コンタクトホール)を形成でき、かつ該開口孔に
よる接続が充分にとれ、また導電材料を埋め込む場合の
該導電材料の加工を容易にすることができる多層配線技
術が提供できる。
【図面の簡単な説明】 第1図乃至第9図は、本発明の一実施例の工程を示すも
のであり、各図の(A)は平面図、(B)は断面斜視図
である。第10図及び第11図は、各々従来技術を示す。 1……基板、2……絶縁膜、3……配線用溝、4……接
続用開口孔、5……第1の導電材料、6……第2の導電
材料。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁膜に配線用溝と前記配線用溝に連続す
    る接続用開口孔を形成し、 前記接続用開口孔に第1の導電材料を選択的に埋め込
    み、 次いで前記配線用溝に第2の導電材料を埋め込む多層配
    線法において、 第1のレジスト層を用いて前記配線用溝を形成し、 次いで第2のレジスト層をあらかじめ硬化させた前記第
    1のレジスト層上に形成し、 該第1レジスト層にも第2のレジスト層にもおおわれて
    いない部分に接続用開口孔を形成し、 その後該接続用開口孔への第1の導電材料の選択的な埋
    め込み、及び前記配線用溝への第2の導電材料の埋め込
    みを行う ことを特徴とする多層配線法。
JP63245587A 1988-09-29 1988-09-29 多層配線法 Expired - Lifetime JP2727587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63245587A JP2727587B2 (ja) 1988-09-29 1988-09-29 多層配線法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63245587A JP2727587B2 (ja) 1988-09-29 1988-09-29 多層配線法

Publications (2)

Publication Number Publication Date
JPH0291943A JPH0291943A (ja) 1990-03-30
JP2727587B2 true JP2727587B2 (ja) 1998-03-11

Family

ID=17135950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63245587A Expired - Lifetime JP2727587B2 (ja) 1988-09-29 1988-09-29 多層配線法

Country Status (1)

Country Link
JP (1) JP2727587B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5944844A (ja) * 1982-09-07 1984-03-13 Toshiba Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
JPH0291943A (ja) 1990-03-30

Similar Documents

Publication Publication Date Title
US4670967A (en) Forming multilayer interconnections for a semiconductor device by vapor phase growth process
US5025303A (en) Product of pillar alignment and formation process
JP3061823B2 (ja) 集積回路の配線面の間の接触形成方
JP2822430B2 (ja) 層間絶縁膜の形成方法
US6348414B1 (en) Method for forming fine metal patterns by using damascene technique
JP2727587B2 (ja) 多層配線法
JPH09129732A (ja) 半導体装置の製造方法
JPH0387030A (ja) 多層配線法
JP3256946B2 (ja) コンタクト形成方法
JPH0856024A (ja) 集積回路の製造方法
JPH0969561A (ja) 半導体装置の製造方法
JPH04260328A (ja) 半導体装置の製造方法
KR100265991B1 (ko) 반도체 장치의 다층 배선간 연결공정
JPH03108359A (ja) 配線構造及びその形成方法
JPH01140645A (ja) 半導体集積回路装置の製造方法
JPS6134956A (ja) 配線層の形成方法
KR960008559B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100336553B1 (ko) 반도체장치의다층배선형성방법
JPH03205829A (ja) 半導体装置の製造方法
JPS6239027A (ja) 半導体装置の製造方法
JPH01194334A (ja) 半導体集積回路の製造方法
JPS6235537A (ja) 半導体装置及びその製造方法
JPH079933B2 (ja) 半導体装置の製造方法
JPH0936222A (ja) 半導体装置及びその製造方法
JPS59175124A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11