JP3061823B2 - 集積回路の配線面の間の接触形成方 - Google Patents
集積回路の配線面の間の接触形成方Info
- Publication number
- JP3061823B2 JP3061823B2 JP1327051A JP32705189A JP3061823B2 JP 3061823 B2 JP3061823 B2 JP 3061823B2 JP 1327051 A JP1327051 A JP 1327051A JP 32705189 A JP32705189 A JP 32705189A JP 3061823 B2 JP3061823 B2 JP 3061823B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- photoresist
- conductive
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、集積回路の上下に重ねられた配線平面内
に含まれる導体路の間に接触を形成する方法に関するも
のである。
に含まれる導体路の間に接触を形成する方法に関するも
のである。
集積回路の個々の素子又は全モジュールの交さ結合は
多数の集積回路族の場合２つ又はそれ以上の平面上の配
線による。これらの平面の間には絶縁分離層があり、平
面は絶縁分離層を貫通する接触孔を通して結合される。
この接触はヴァイアス（Vias）と呼ばれる。
多数の集積回路族の場合２つ又はそれ以上の平面上の配
線による。これらの平面の間には絶縁分離層があり、平
面は絶縁分離層を貫通する接触孔を通して結合される。
この接触はヴァイアス（Vias）と呼ばれる。
集積回路の小形化が進むと同時にその導体路中の電流
密度が増大すると導電材料を満たしたヴァイアスが広く
必要となる。
密度が増大すると導電材料を満たしたヴァイアスが広く
必要となる。
接触孔形成の各種の方法とその埋め込みは文献、例え
ば「ジャーナル・オブ・エレクトロケミカル・ソサイエ
ティ（J.Electrochem.Soc.）」1867頁（1987年７月）、
「プロシーディングス・オブ・アイ・イー・ディー・エ
ム（Proc.IEDM.）」3.2、50頁（1986年）、および「ジ
ャーナル・オブ・エレクトロケミカル・ソサイエティ
（J.Electrochem.Soc.）」Vol 131、No.1、123頁（1983
年）により公知である。
ば「ジャーナル・オブ・エレクトロケミカル・ソサイエ
ティ（J.Electrochem.Soc.）」1867頁（1987年７月）、
「プロシーディングス・オブ・アイ・イー・ディー・エ
ム（Proc.IEDM.）」3.2、50頁（1986年）、および「ジ
ャーナル・オブ・エレクトロケミカル・ソサイエティ
（J.Electrochem.Soc.）」Vol 131、No.1、123頁（1983
年）により公知である。
その１つの方法としては下側の金属層の析出と構造化
の後両配線平面を分離する絶縁層を取り付ける。この絶
縁分離層は一般にプラズマ絶縁層であって、特殊な方法
によって平面化作用を行う。この平面化は上側の金属平
面に必要なトポロジーの鮮鋭化を確保するために必要と
なるものである。絶縁分離層には反応性イオンエッチン
グにより接触孔が作られる。接触孔の充填は例えば全面
的なタングステン析出とそれに続くもどしエッチング又
は選択的なタングステン析出によって行われる。
の後両配線平面を分離する絶縁層を取り付ける。この絶
縁分離層は一般にプラズマ絶縁層であって、特殊な方法
によって平面化作用を行う。この平面化は上側の金属平
面に必要なトポロジーの鮮鋭化を確保するために必要と
なるものである。絶縁分離層には反応性イオンエッチン
グにより接触孔が作られる。接触孔の充填は例えば全面
的なタングステン析出とそれに続くもどしエッチング又
は選択的なタングステン析出によって行われる。
この種の方法の１つは文献「ジャーナル・ドウ・フィ
ジク（Journal de Physique）」49、C4（1988年）、179
〜182頁に記載されている。
ジク（Journal de Physique）」49、C4（1988年）、179
〜182頁に記載されている。
この方法では導電材料を貫通する接触孔が完全に充満
されることは確実ではなく、導体路の望ましからぬ断面
縮小を起こすことがある。接触孔の形成にはマスクが必
要であるが、このマスクは下側平面に相対的に位置合わ
せをしなければならない。マスクは導体路と接触孔の間
の重なり合いを確実にし、完全な接触が行われるように
構造化し位置合わせしなければならない。この重なり合
いは下側金属平面の配線ラスタの大きさに大きく寄与
し、達成可能の実装密度を低下させる。
されることは確実ではなく、導体路の望ましからぬ断面
縮小を起こすことがある。接触孔の形成にはマスクが必
要であるが、このマスクは下側平面に相対的に位置合わ
せをしなければならない。マスクは導体路と接触孔の間
の重なり合いを確実にし、完全な接触が行われるように
構造化し位置合わせしなければならない。この重なり合
いは下側金属平面の配線ラスタの大きさに大きく寄与
し、達成可能の実装密度を低下させる。
別の方法としては文献「ジャーナル・オブ・エレクト
ロケミカル・ソサイエティ（J.Electrochem.Soc.）」Vo
l 131、No.1、123頁（1983年）に発表されている柱（ピ
ラー）技術と呼ばれているものが挙げられる。この方法
では後でヴァイアスを充填する導電材料が絶縁分離より
も先に析出し構造化される。この構造化は相補型ヴァイ
アスマスクに対応するマスクを通して行われる。続いて
表面に絶縁分離層を析出させ、隆起した金属区域の被覆
面が露出するまでもどしエッチングする。この隆起した
金属区域が柱（ピラー）と呼ばれている。この方法によ
り接触孔の完全な充填が確実となる。更に絶縁分離層の
縁端において下の導電層の上に充分な層の厚さが与えら
れる。しかしマスク位置合わせの欠点はそのまま残され
る。
ロケミカル・ソサイエティ（J.Electrochem.Soc.）」Vo
l 131、No.1、123頁（1983年）に発表されている柱（ピ
ラー）技術と呼ばれているものが挙げられる。この方法
では後でヴァイアスを充填する導電材料が絶縁分離より
も先に析出し構造化される。この構造化は相補型ヴァイ
アスマスクに対応するマスクを通して行われる。続いて
表面に絶縁分離層を析出させ、隆起した金属区域の被覆
面が露出するまでもどしエッチングする。この隆起した
金属区域が柱（ピラー）と呼ばれている。この方法によ
り接触孔の完全な充填が確実となる。更に絶縁分離層の
縁端において下の導電層の上に充分な層の厚さが与えら
れる。しかしマスク位置合わせの欠点はそのまま残され
る。
この発明の課題は、上下に重ねて設けられた配線平面
に置かれた導体路の間のヴァイアスと呼ばれている接触
の自己整合型製造方法を提供することである。この製法
は下側配線平面の導体路の上にヴァイアスの重なりを除
くことが可能であるため、下側配線平面ラスタの縮小を
可能にする。
に置かれた導体路の間のヴァイアスと呼ばれている接触
の自己整合型製造方法を提供することである。この製法
は下側配線平面の導体路の上にヴァイアスの重なりを除
くことが可能であるため、下側配線平面ラスタの縮小を
可能にする。
この課題は次の工程段を採用することによって解決さ
れる。
れる。
ａ） 絶縁層を備える単結晶シリコン基板上に下側配線
面用の第１導電層を取り付けること、 ｂ） 第１導電層の上に第１導電層よりも薄い第２導電
層を析出させること、 ｃ） 第２導電層の上に第３導電層を接触に所望される
厚さに析出させ、その際第２導電層の材料は第３導電層
のエッチングに際して第２導電層がエッチング・ストッ
プとして作用するように第３導電層の材料に適合させる
こと、 ｄ） 第３導電層上に第１ホトレジスト層を取り付け、
後で第１導電層内に形成させる導体路を確実に被覆し、
又長さ方向において接触の所望の長さを画定するように
構造化すること、 ｅ） 第３導電層の露出部分を第２導電層に達するまで
エッチング除去すること、 ｆ） 第１ホトレジスト層の構造を除去した後第２ホト
レジスト層を取り付けること、 ｇ） 第２ホトレジスト層をホトリソグラフィによって
下側の導体路が構造化された第２ホトレジスト層によっ
て画定されるように構造化すること、 ｈ） 第３導電層の露出部分を第２導電層に達するまで
エッチング除去すること、 ｉ） 第２導電層の露出部分を第１導電層に達するまで
エッチング除去すること、 ｊ） 下側導体路を第１導電層の露出部分のエッチング
除去によって形成させること、 ｋ） 第２ホトレジスト層の残りを除去すること。
面用の第１導電層を取り付けること、 ｂ） 第１導電層の上に第１導電層よりも薄い第２導電
層を析出させること、 ｃ） 第２導電層の上に第３導電層を接触に所望される
厚さに析出させ、その際第２導電層の材料は第３導電層
のエッチングに際して第２導電層がエッチング・ストッ
プとして作用するように第３導電層の材料に適合させる
こと、 ｄ） 第３導電層上に第１ホトレジスト層を取り付け、
後で第１導電層内に形成させる導体路を確実に被覆し、
又長さ方向において接触の所望の長さを画定するように
構造化すること、 ｅ） 第３導電層の露出部分を第２導電層に達するまで
エッチング除去すること、 ｆ） 第１ホトレジスト層の構造を除去した後第２ホト
レジスト層を取り付けること、 ｇ） 第２ホトレジスト層をホトリソグラフィによって
下側の導体路が構造化された第２ホトレジスト層によっ
て画定されるように構造化すること、 ｈ） 第３導電層の露出部分を第２導電層に達するまで
エッチング除去すること、 ｉ） 第２導電層の露出部分を第１導電層に達するまで
エッチング除去すること、 ｊ） 下側導体路を第１導電層の露出部分のエッチング
除去によって形成させること、 ｋ） 第２ホトレジスト層の残りを除去すること。
接触の横拡がり即ち導体路方向に垂直の拡がりが下側
導体路の画定の前に同じマスクを使用して決定されるか
ら、接触の下側導体路に対する誤調整が生ずることはな
い。従って下側導体路によるヴァイアスの被覆を避ける
ことができる。接触は柱と呼ばれる導電材料の隆起区域
の形で下側導体路に対して自己整合型に形成される。こ
れによって下側配線ラスタの極端な縮小が可能となる。
これに対応して集積回路の実装密度が増大する。この自
己整合方式により約30％の面積利得が達成される。
導体路の画定の前に同じマスクを使用して決定されるか
ら、接触の下側導体路に対する誤調整が生ずることはな
い。従って下側導体路によるヴァイアスの被覆を避ける
ことができる。接触は柱と呼ばれる導電材料の隆起区域
の形で下側導体路に対して自己整合型に形成される。こ
れによって下側配線ラスタの極端な縮小が可能となる。
これに対応して集積回路の実装密度が増大する。この自
己整合方式により約30％の面積利得が達成される。
次に２つの実施例と図面についてこの発明を更に詳細
に説明する。
に説明する。
第１図の構造は以下の工程によって作られたものであ
る。
る。
基板１の表面に絶縁分離層２が取り付けられる。基板
１は単結晶シリコンである。基板１には能動回路素子例
えばトランジスタが含まれる、例えばSiO2から成る絶縁
分離層２には接触孔が設けられ、それを通して基板１の
能動素子との結合が作られる。能動回路素子と接触孔は
図面に示されていない。絶縁分離層２の上には拡散障壁
層３があり、その上に第１導電層４が析出する。第１導
電層４の上には後で導体路が形成される。第１導電層４
は例えばアルミニウムをベースとする材料で作られる。
この層は例えばAlSiTiから成る。その導体路材料として
の好適性は欧州特許第0110401号明細書により公知であ
る。更にAlSiCuについても文献「アイビーエム・ジャー
ナル・オブ・リサーチ・デブロプメント（IBM J.Res.D
evelop）」Vol 14、461頁（1970年）により公知であ
り、アルミニウムをベースとする多層系も同じく114頁
（1984年）により公知である。これ以外の導電材料例え
ば金属ケイ化物又はドープされたポリシリコン又はタン
グステン等の金属から成る第１導電層も現実の回路がそ
れを必要とする場合使用可能である。
１は単結晶シリコンである。基板１には能動回路素子例
えばトランジスタが含まれる、例えばSiO2から成る絶縁
分離層２には接触孔が設けられ、それを通して基板１の
能動素子との結合が作られる。能動回路素子と接触孔は
図面に示されていない。絶縁分離層２の上には拡散障壁
層３があり、その上に第１導電層４が析出する。第１導
電層４の上には後で導体路が形成される。第１導電層４
は例えばアルミニウムをベースとする材料で作られる。
この層は例えばAlSiTiから成る。その導体路材料として
の好適性は欧州特許第0110401号明細書により公知であ
る。更にAlSiCuについても文献「アイビーエム・ジャー
ナル・オブ・リサーチ・デブロプメント（IBM J.Res.D
evelop）」Vol 14、461頁（1970年）により公知であ
り、アルミニウムをベースとする多層系も同じく114頁
（1984年）により公知である。これ以外の導電材料例え
ば金属ケイ化物又はドープされたポリシリコン又はタン
グステン等の金属から成る第１導電層も現実の回路がそ
れを必要とする場合使用可能である。
アルミニウムとモノシリコンの境界面ではシリコンの
アルミニウムへの溶解とシリコン基板へのアルミニウム
の移転が起こる。その際基板内にアルミニウム・スパイ
クが形成され、基板短絡に導くことがある。接触孔の区
域でこの効果を避けるためには、絶縁分離層２と第１導
電層４の間に拡散障壁層３を設ける。この拡散障壁層３
は例えばTi/TiNから成る。拡散障壁層３は上記の効果が
回路の機能に危険を及ぼすことがない場合又は金属・モ
ノシリコン・境界面（例えば別の金属平面）が存在しな
い場合には省略することができる。
アルミニウムへの溶解とシリコン基板へのアルミニウム
の移転が起こる。その際基板内にアルミニウム・スパイ
クが形成され、基板短絡に導くことがある。接触孔の区
域でこの効果を避けるためには、絶縁分離層２と第１導
電層４の間に拡散障壁層３を設ける。この拡散障壁層３
は例えばTi/TiNから成る。拡散障壁層３は上記の効果が
回路の機能に危険を及ぼすことがない場合又は金属・モ
ノシリコン・境界面（例えば別の金属平面）が存在しな
い場合には省略することができる。
第１導電層４の上に第２導電層５を析出させる。第２
導電層５は第１導電層４よりもはるかに薄い。第２導電
層５の上に第３導電層６を析出させる。第３導電層６は
良導電性材料から成り、第１導電層４と同じ材料を選ぶ
ことができる。第３導電層６から柱の形の接触が形成さ
れる。従って第３導電層６は柱の所望高さに対応する厚
さに析出させなければならない。第２導電層５は、第３
導電層６のエッチングに際して第２導電層５に対して高
い選択性を示すように第３導電層６の材料に適合した材
料から成る。これによって第２導電層５は、第３導電層
のエッチングに際してエッチング・ストップとして作用
する。第３導電層６の上にホトリソグラフィにより第１
ホトジスト構造７が取り付けられる。
導電層５は第１導電層４よりもはるかに薄い。第２導電
層５の上に第３導電層６を析出させる。第３導電層６は
良導電性材料から成り、第１導電層４と同じ材料を選ぶ
ことができる。第３導電層６から柱の形の接触が形成さ
れる。従って第３導電層６は柱の所望高さに対応する厚
さに析出させなければならない。第２導電層５は、第３
導電層６のエッチングに際して第２導電層５に対して高
い選択性を示すように第３導電層６の材料に適合した材
料から成る。これによって第２導電層５は、第３導電層
のエッチングに際してエッチング・ストップとして作用
する。第３導電層６の上にホトリソグラフィにより第１
ホトジスト構造７が取り付けられる。
第１ホトレジスト構造７は後で第１導電層４から導体
路が形成される区域の幅を確実に被覆し、又この導体路
の縦方向において導電結合の所望の長さが画定されるよ
うな形態に作られる。続いて第３導電層６の露出部分が
エッチング・ストップとして作用する第２導電層５に達
するまでエッチング除去される。これによって得られた
構造を第２図に示す。
路が形成される区域の幅を確実に被覆し、又この導体路
の縦方向において導電結合の所望の長さが画定されるよ
うな形態に作られる。続いて第３導電層６の露出部分が
エッチング・ストップとして作用する第２導電層５に達
するまでエッチング除去される。これによって得られた
構造を第２図に示す。
第２図の構造の平面図を第３図に示す。第１ホトレジ
スト構造７の外側の第３導電層６の部分はエッチング除
去され、第２導電層５が露出している。第３図のII−II
線は第２図に示されている断面を表す。二重矢印Ａは後
で作られる導体路の縦方向に平行する方向を表し、二重
矢印Ｂはそれに垂直の方向を表す。
スト構造７の外側の第３導電層６の部分はエッチング除
去され、第２導電層５が露出している。第３図のII−II
線は第２図に示されている断面を表す。二重矢印Ａは後
で作られる導体路の縦方向に平行する方向を表し、二重
矢印Ｂはそれに垂直の方向を表す。
第４図に示すように構造には第１ホトレジスト構造７
の除去後第２ホトレジスト構造８が設けられる。第２ホ
トレジスト構造８は第１導電層４から別に形成される導
体路の構造化に適した形態となっている。
の除去後第２ホトレジスト構造８が設けられる。第２ホ
トレジスト構造８は第１導電層４から別に形成される導
体路の構造化に適した形態となっている。
第５図には第４図のＶ−Ｖ線で表される断面が示され
る。図から分かるように第２ホトレジスト構造８はこの
断面において第３導電層６よりも狭くなっている。第３
導電層６は第１エッチング過程において後で形成される
導体路の幅を確実に被覆するように構造化されている。
IV−IV線は第４図の断面を表す。
る。図から分かるように第２ホトレジスト構造８はこの
断面において第３導電層６よりも狭くなっている。第３
導電層６は第１エッチング過程において後で形成される
導体路の幅を確実に被覆するように構造化されている。
IV−IV線は第４図の断面を表す。
第６図にこの構造の平面図を示す。後で作られる導体
路の構造を持つ第２ホトレジスト構造８は第３導電層６
上に拡がる。幅においては第３導電層６は第２ホトレジ
スト構造８をはるかに超えている。第３導電層６の長さ
は以前のエッチング段によって決められている。IV−IV
線は第４図に示された断面、Ｖ−Ｖ線は第５図に示され
た断面である。
路の構造を持つ第２ホトレジスト構造８は第３導電層６
上に拡がる。幅においては第３導電層６は第２ホトレジ
スト構造８をはるかに超えている。第３導電層６の長さ
は以前のエッチング段によって決められている。IV−IV
線は第４図に示された断面、Ｖ−Ｖ線は第５図に示され
た断面である。
第２ホトレジスト構造８の導電路形の構造化は、第３
導電層６の区域（第４図に示す）において高さの差を克
服し得るものでなければならない。第３導電層６の厚さ
即ち柱の所望の高さによってはここで光照射（焦点深
度）および塗装技術に問題が起こり得る。この問題は通
常の単一塗料層技術から多重塗料層技術に移ることによ
って回避することができる。
導電層６の区域（第４図に示す）において高さの差を克
服し得るものでなければならない。第３導電層６の厚さ
即ち柱の所望の高さによってはここで光照射（焦点深
度）および塗装技術に問題が起こり得る。この問題は通
常の単一塗料層技術から多重塗料層技術に移ることによ
って回避することができる。
次の工程段において、第１ホトレジスト構造７によっ
て保護され第２ホトレジスト構造８によっては被覆され
ない第３導電層６の区域がエッチング除去される（第５
図と第６図参照）。これによって第３導電層６は第２ホ
トレジスト構造８に対して横方向（二重矢印Ｂで示す）
においても画定される。第３導電層６のエッチングはエ
ッチング・ストップとして作用する第２導電層５に達す
るまで行われる。第２導電層８で被覆されない表面部分
はエッチングに際して第２導電層５によって保護され
る。この工程段が終わると柱が完全に形成される。
て保護され第２ホトレジスト構造８によっては被覆され
ない第３導電層６の区域がエッチング除去される（第５
図と第６図参照）。これによって第３導電層６は第２ホ
トレジスト構造８に対して横方向（二重矢印Ｂで示す）
においても画定される。第３導電層６のエッチングはエ
ッチング・ストップとして作用する第２導電層５に達す
るまで行われる。第２導電層８で被覆されない表面部分
はエッチングに際して第２導電層５によって保護され
る。この工程段が終わると柱が完全に形成される。
続いて導電路が形成されるが、その際第２ホトレジス
ト構造８がマスクとして作用する。ここで第１導電層４
がエッチング除去される。第１導電層４の材料をその下
の拡散障壁層３の材料に適合させて、第１導電層４のエ
ッチングに際してエッチング・ストップとなるようにす
ると有利である。このエッチングは充分押し進めなけれ
ばならないものである。第１導電層４のエッチングを押
し進めることにより時として残されている金属部分特に
２つの柱の間のものが消去される。これらは縦横比を高
めるとして恐れられているものである。続いて拡散障壁
層３が絶縁分離層２に達するまでエッチング除去され
る。
ト構造８がマスクとして作用する。ここで第１導電層４
がエッチング除去される。第１導電層４の材料をその下
の拡散障壁層３の材料に適合させて、第１導電層４のエ
ッチングに際してエッチング・ストップとなるようにす
ると有利である。このエッチングは充分押し進めなけれ
ばならないものである。第１導電層４のエッチングを押
し進めることにより時として残されている金属部分特に
２つの柱の間のものが消去される。これらは縦横比を高
めるとして恐れられているものである。続いて拡散障壁
層３が絶縁分離層２に達するまでエッチング除去され
る。
第７図は第２ホトレジスタ構造８を除去した後の構造
を示す。第８図には第７図にVIII−VIII線で示した断面
が示されている。第７図には第３導電層６が第１導電層
４上に自己整合に設けられていることが示される。第３
導電層６から形成された柱は製作上第１導電層４から形
成された導体路のものに等しい。第８図のVII−VII線は
第７図に示した断面を表す。
を示す。第８図には第７図にVIII−VIII線で示した断面
が示されている。第７図には第３導電層６が第１導電層
４上に自己整合に設けられていることが示される。第３
導電層６から形成された柱は製作上第１導電層４から形
成された導体路のものに等しい。第８図のVII−VII線は
第７図に示した断面を表す。
第８図の断面図には第３導電層６から形成された柱が
縦方向（二重矢印Ａで示す）において第１導電層４から
形成された導体路によって限定されていることが示され
ている。第１導電層４から形成された導体路の表面は第
２導電層５によって覆われている。第２導電層５は第１
導電層４から形成された導体路の露出表面を垂直ヒルロ
ック形成前にテンパー処理に際して保護する。ここでヒ
ルロックというのは金属化区域上の材料の集積（垂直ヒ
ルロック）又はエッチングされた側壁への材料の集積
（横ヒルロック）を指している。ヒルロックはテンパー
処理に際して形成されるが、電流負荷に際して生ずるこ
ともある。従って第２導電層５は第１導電層４から形成
される導電路上の垂直ヒルロックの成長に対する保護と
して作用する。
縦方向（二重矢印Ａで示す）において第１導電層４から
形成された導体路によって限定されていることが示され
ている。第１導電層４から形成された導体路の表面は第
２導電層５によって覆われている。第２導電層５は第１
導電層４から形成された導体路の露出表面を垂直ヒルロ
ック形成前にテンパー処理に際して保護する。ここでヒ
ルロックというのは金属化区域上の材料の集積（垂直ヒ
ルロック）又はエッチングされた側壁への材料の集積
（横ヒルロック）を指している。ヒルロックはテンパー
処理に際して形成されるが、電流負荷に際して生ずるこ
ともある。従って第２導電層５は第１導電層４から形成
される導電路上の垂直ヒルロックの成長に対する保護と
して作用する。
第１導電層４から形成される導体路に使用された材料
又は作業工程に基づき横ヒルロック形成の傾向があると
きは、第２導電層５を第３導電層６から形成された柱の
外側で除去しなければならない。これは例えば第２ホト
レジスト構造８の除去前に実施することができる。これ
によって作られた構造を第９図に示す。
又は作業工程に基づき横ヒルロック形成の傾向があると
きは、第２導電層５を第３導電層６から形成された柱の
外側で除去しなければならない。これは例えば第２ホト
レジスト構造８の除去前に実施することができる。これ
によって作られた構造を第９図に示す。
拡散障壁層３と第２導電層５が同一の工程段において
エッチング可能である場合には、更に拡散障壁層３の構
造化の前に第２ホトレジスト構造８を除去する。これに
より第３導電層６の上部の一回の全面エッチングにより
露出した第２導電層５ならびに露出した拡散障壁層３が
エッチング除去される。拡散障壁層が設けられないとき
は、下の絶縁分離層２に対して高い選択性を示すエッチ
ング過程を採用しなければならない。
エッチング可能である場合には、更に拡散障壁層３の構
造化の前に第２ホトレジスト構造８を除去する。これに
より第３導電層６の上部の一回の全面エッチングにより
露出した第２導電層５ならびに露出した拡散障壁層３が
エッチング除去される。拡散障壁層が設けられないとき
は、下の絶縁分離層２に対して高い選択性を示すエッチ
ング過程を採用しなければならない。
第10図ないし第13図についてこの発明の別の実施例を
説明する。
説明する。
第10図は基板１、絶縁分離層２、拡散障壁層３、第１
導電層４、第２導電層５および第３導電層６から成る成
層構造を示す。その製作過程を第１図に関連して説明す
る。第３導電層６の上には第１ホトレジスト・マスク71
が形成される。
導電層４、第２導電層５および第３導電層６から成る成
層構造を示す。その製作過程を第１図に関連して説明す
る。第３導電層６の上には第１ホトレジスト・マスク71
が形成される。
第11図には第10図の構造の平面図が示されている。Ｘ
−Ｘ線は第10図に示した断面を表す。第１ホトレジスト
・マスク71は後で第１導電層４から形成される導体路の
進路を画定するように構造化される。第３導電層６、第
２導電層５、第１導電層４および拡散障壁層３（もし存
在すれば）は順次に第１ホトレジスト・マスク71に対応
してエッチング除去される。これによって第１導電層４
から導体路が形成される。柱を形成する第３導電層６は
このエッチング過程に対応して第１導電層４から形成さ
れる導体路と同じ幅を持つ。第３導電層６は第１導電層
４から形成された導体路の上に自己整合に設けられる。
−Ｘ線は第10図に示した断面を表す。第１ホトレジスト
・マスク71は後で第１導電層４から形成される導体路の
進路を画定するように構造化される。第３導電層６、第
２導電層５、第１導電層４および拡散障壁層３（もし存
在すれば）は順次に第１ホトレジスト・マスク71に対応
してエッチング除去される。これによって第１導電層４
から導体路が形成される。柱を形成する第３導電層６は
このエッチング過程に対応して第１導電層４から形成さ
れる導体路と同じ幅を持つ。第３導電層６は第１導電層
４から形成された導体路の上に自己整合に設けられる。
第12図は第１ホトレジスト・マスク71を除去して第２
ホトレジスト・マスク81を取り付けた後の構造を示す。
第２ホトレジスト・マスク81は導体路に対応して構造化
された拡散障壁層３、第１導電層４、第２導電層５およ
び第３導電層６を幅に関しては確実に覆っている。第２
ホトレジスト・マスク81を形成するホトリソグラフィ過
程に際して第５図に関連して説明した焦点深度の問題
は、この過程では第３導電層６だけが構造化されればよ
いのであるから重大ではない。この点で２つの実施形態
の間に主要な差異がある。
ホトレジスト・マスク81を取り付けた後の構造を示す。
第２ホトレジスト・マスク81は導体路に対応して構造化
された拡散障壁層３、第１導電層４、第２導電層５およ
び第３導電層６を幅に関しては確実に覆っている。第２
ホトレジスト・マスク81を形成するホトリソグラフィ過
程に際して第５図に関連して説明した焦点深度の問題
は、この過程では第３導電層６だけが構造化されればよ
いのであるから重大ではない。この点で２つの実施形態
の間に主要な差異がある。
第12図の構造の平面図を第13図に示す。XII−XII線は
第12図に示した断面を表す。第２ホトレジスト・マスク
81が導体路に応じて構造化された第３導電層６の幅を確
実に覆っていることが示されている。長さにおいては第
２ホトレジスト・マスク81は後で形成する柱の拡がりを
画定している。次の工程段において第３導電層６の露出
区域がここでもエッチングストップとして作用する第２
導電層５に達するまでエッチング除去される。第３導電
層６から形成された柱は第１導電層４から形成された導
体路の上に自己整合に設けられ、第２導電層５を通して
この導体路と導電結合される。
第12図に示した断面を表す。第２ホトレジスト・マスク
81が導体路に応じて構造化された第３導電層６の幅を確
実に覆っていることが示されている。長さにおいては第
２ホトレジスト・マスク81は後で形成する柱の拡がりを
画定している。次の工程段において第３導電層６の露出
区域がここでもエッチングストップとして作用する第２
導電層５に達するまでエッチング除去される。第３導電
層６から形成された柱は第１導電層４から形成された導
体路の上に自己整合に設けられ、第２導電層５を通して
この導体路と導電結合される。
第２導電層５が垂直ヒルロック形成に対する保護被覆
層として望まれているか否かに応じて、ホトレジスト・
マスク81が直ちに除去されて第８図に示した構造となる
か、あるいは第２導電層５の露出区域が第１導電層４に
達するまでエッチング除去され、次いでホトレジスト・
マスク81が除去されて第９図に示した構造が得られる。
層として望まれているか否かに応じて、ホトレジスト・
マスク81が直ちに除去されて第８図に示した構造となる
か、あるいは第２導電層５の露出区域が第１導電層４に
達するまでエッチング除去され、次いでホトレジスト・
マスク81が除去されて第９図に示した構造が得られる。
公知のように（例えば「ジャーナル・オブ・エレクト
ロケミカル・ソサイエティ（J.Electrochem.Soc.）」Vo
l 131、No.1、123頁（1983年）参照）図に示されていな
い絶縁分離層を備える表面は柱の上方で柱に達するまで
エッチング除去される。
ロケミカル・ソサイエティ（J.Electrochem.Soc.）」Vo
l 131、No.1、123頁（1983年）参照）図に示されていな
い絶縁分離層を備える表面は柱の上方で柱に達するまで
エッチング除去される。
この発明の両方の実施例は完全に満たされた自己整合
接触孔を含み、その際オプションとしてヒルロックを阻
止する被覆層に拠ることができる。両実施例には同じマ
スク組を（異なった順序で）使用することができる。下
側配線平面のラスタは導体路とヴァイアスの重なり合い
だけ減少する。
接触孔を含み、その際オプションとしてヒルロックを阻
止する被覆層に拠ることができる。両実施例には同じマ
スク組を（異なった順序で）使用することができる。下
側配線平面のラスタは導体路とヴァイアスの重なり合い
だけ減少する。
両方の実施例はホトリソグラフィ即ち樹脂とエッチン
グの技術において異なる。応用方面に応じて両方法のい
ずれか一方が有利となる。最初の方法は深さの浅いヴァ
イアスと太い導体路に適し、最後に述べた方法は大きな
高度差を克服しなければならないヴァイアスに対して適
している。
グの技術において異なる。応用方面に応じて両方法のい
ずれか一方が有利となる。最初の方法は深さの浅いヴァ
イアスと太い導体路に適し、最後に述べた方法は大きな
高度差を克服しなければならないヴァイアスに対して適
している。
第１図ないし第９図は最初に接触の縦の拡がりが、次い
でその横の拡がりが画定される接触形成のための工程段
を示し、第10図ないし第13図は最初に横拡がりが、次に
縦拡がりが画定される接触形成の工程段を示す。 １……基板 ２……絶縁分離層 ３……拡散障壁層 ４……第１導電層 ５……第２導電層 ６……第３導電層 ７……第１ホトレジスト構造
でその横の拡がりが画定される接触形成のための工程段
を示し、第10図ないし第13図は最初に横拡がりが、次に
縦拡がりが画定される接触形成の工程段を示す。 １……基板 ２……絶縁分離層 ３……拡散障壁層 ４……第１導電層 ５……第２導電層 ６……第３導電層 ７……第１ホトレジスト構造
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランツ、ネツプル ドイツ連邦共和国ミユンヘン90、ザンク トクビリンプラツツ６ (56)参考文献 特開 昭61−208850（ＪＰ，Ａ) 特開 昭59−67649（ＪＰ，Ａ) 特開 昭61−226945（ＪＰ，Ａ)
Claims (5)
- 【請求項１】集積回路の上下に重ねられた配線平面内に
含まれる導体路の間に接触を形成する方法において、次
の工程段： ａ） 絶縁層（２）を備える単結晶シリコン基板（１）
上に下側配線面用の第１導電層（４）を取り付けるこ
と、 ｂ） 第１導電層（４）の上に第１導電層よりも薄い第
２導電層（５）を析出させること、 ｃ） 第２導電層（５）の上に第３導電層（６）を接触
に所望される厚さに析出させ、その際第２導電層（５）
の材料は第３導電層（６）のエッチングに際して第２導
電層（５）がエッチング・ストップとして作用するよう
に第３導電層（６）の材料に適合させること、 ｄ） 第３導電層（６）上に第１ホトレジスト層（７）
を取り付け、幅において後で第１導電層（４）内に形成
させる導体路を確実に被覆し、又長さ方向において接触
の所望の長さを画定するように構造化すること、 ｅ） 第３導電層（６）の露出部分を第２導電層（５）
に達するまでエッチング除去すること、 ｆ） 第１ホトレジスト層（７）の構造を除去した後第
２ホトレジスト層（８）を取り付けること、 ｇ） 第２ホトレジスト層（８）をホトリソグラフィに
よって下側の導体路が構造化された第２ホトレジスト層
（８）によって画定されるように構造化すること、 ｈ） 第３導電層（６）の露出部分を第２導電層（５）
に達するまでエッチング除去すること、 ｉ） 第２導電層（５）の露出部分を第１導電層（４）
に達するまでエッチング除去すること、 ｊ） 下側導体路を第１導電層（４）の露出部分のエッ
チング除去によって形成させること、 ｋ） 第２ホトレジスト層（８）の残りを除去すること を特徴とする集積回路の配線面の間の接触形成方法。 - 【請求項２】第１導電層（４）の取り付け前に導電性の
拡散障壁層（３）を絶縁分離層（２）上に取り付けるこ
と、第２ホトレジスト層（８）の除去前に拡散障壁層
（３）の露出部分を絶縁分離層（２）に達するまでエッ
チング除去することを特徴とする請求項１記載の方法。 - 【請求項３】第２ホトレジスト層（８）として多数の層
の組合わせを使用することを特徴とする請求項１又は２
記載の方法。 - 【請求項４】下側導体路上の第２導電層（５）を接触の
外側でエッチング除去することを特徴とする請求項１な
いし３の１つに記載の方法。 - 【請求項５】工程段ｆ）において第１ホトレジスト層
（７）の構造の除去前に第２導電層（５）の露出区域を
第１導電層（４）に達するまでエッチング除去すること
を特徴とする請求項１ないし３の１つに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP88121168.4 | 1988-12-16 | ||
| EP88121168A EP0373258B1 (de) | 1988-12-16 | 1988-12-16 | Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02215130A JPH02215130A (ja) | 1990-08-28 |
| JP3061823B2 true JP3061823B2 (ja) | 2000-07-10 |
Family
ID=8199680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1327051A Expired - Fee Related JP3061823B2 (ja) | 1988-12-16 | 1989-12-15 | 集積回路の配線面の間の接触形成方 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4960489A (ja) |
| EP (1) | EP0373258B1 (ja) |
| JP (1) | JP3061823B2 (ja) |
| KR (1) | KR0169713B1 (ja) |
| AT (1) | ATE86797T1 (ja) |
| CA (1) | CA2005488A1 (ja) |
| DE (1) | DE3879213D1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5025303A (en) * | 1988-02-26 | 1991-06-18 | Texas Instruments Incorporated | Product of pillar alignment and formation process |
| US5345108A (en) * | 1991-02-26 | 1994-09-06 | Nec Corporation | Semiconductor device having multi-layer electrode wiring |
| US5504375A (en) * | 1992-03-02 | 1996-04-02 | International Business Machines Corporation | Asymmetric studs and connecting lines to minimize stress |
| US5256597A (en) * | 1992-09-04 | 1993-10-26 | International Business Machines Corporation | Self-aligned conducting etch stop for interconnect patterning |
| US5512514A (en) * | 1994-11-08 | 1996-04-30 | Spider Systems, Inc. | Self-aligned via and contact interconnect manufacturing method |
| FR2780202A1 (fr) * | 1998-06-23 | 1999-12-24 | St Microelectronics Sa | Circuit integre a niveau de metallisation d'epaisseur variable |
| TW425666B (en) * | 1999-08-12 | 2001-03-11 | Taiwan Semiconductor Mfg | Manufacturing method for borderless via on semiconductor device |
| US20050077540A1 (en) * | 2002-01-25 | 2005-04-14 | Axel Hulsmann | Integrated circuit arrangement |
| US7538034B2 (en) * | 2006-12-22 | 2009-05-26 | Qimonda Ag | Integrated circuit having a metal element |
| KR100872131B1 (ko) * | 2007-07-10 | 2008-12-08 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| US7807570B1 (en) | 2009-06-11 | 2010-10-05 | International Business Machines Corporation | Local metallization and use thereof in semiconductor devices |
| RU2494492C1 (ru) * | 2012-06-07 | 2013-09-27 | Общество с ограниченной ответственностью "Компания РМТ" | Способ создания токопроводящих дорожек |
| US11508617B2 (en) * | 2019-10-24 | 2022-11-22 | Applied Materials, Inc. | Method of forming interconnect for semiconductor device |
| US11257677B2 (en) | 2020-01-24 | 2022-02-22 | Applied Materials, Inc. | Methods and devices for subtractive self-alignment |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967649A (ja) * | 1982-10-12 | 1984-04-17 | Hitachi Ltd | 多層配線の製造方法 |
| JPS60183726A (ja) * | 1984-03-02 | 1985-09-19 | Toshiba Corp | 半導体装置の電極パタ−ンの形成方法 |
| US4541893A (en) * | 1984-05-15 | 1985-09-17 | Advanced Micro Devices, Inc. | Process for fabricating pedestal interconnections between conductive layers in an integrated circuit |
| EP0175604B1 (en) * | 1984-08-23 | 1989-07-19 | Fairchild Semiconductor Corporation | A process for forming vias on integrated circuits |
| JPS61208850A (ja) * | 1985-03-13 | 1986-09-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4614021A (en) * | 1985-03-29 | 1986-09-30 | Motorola, Inc. | Pillar via process |
| US4740485A (en) * | 1986-07-22 | 1988-04-26 | Monolithic Memories, Inc. | Method for forming a fuse |
| US4789645A (en) * | 1987-04-20 | 1988-12-06 | Eaton Corporation | Method for fabrication of monolithic integrated circuits |
-
1988
- 1988-12-16 EP EP88121168A patent/EP0373258B1/de not_active Expired - Lifetime
- 1988-12-16 AT AT88121168T patent/ATE86797T1/de active
- 1988-12-16 DE DE8888121168T patent/DE3879213D1/de not_active Expired - Fee Related
-
1989
- 1989-12-14 CA CA002005488A patent/CA2005488A1/en not_active Abandoned
- 1989-12-15 JP JP1327051A patent/JP3061823B2/ja not_active Expired - Fee Related
- 1989-12-16 KR KR1019890018850A patent/KR0169713B1/ko not_active IP Right Cessation
- 1989-12-18 US US07/451,987 patent/US4960489A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4960489A (en) | 1990-10-02 |
| EP0373258B1 (de) | 1993-03-10 |
| EP0373258A1 (de) | 1990-06-20 |
| DE3879213D1 (de) | 1993-04-15 |
| KR900010963A (ko) | 1990-07-11 |
| ATE86797T1 (de) | 1993-03-15 |
| JPH02215130A (ja) | 1990-08-28 |
| KR0169713B1 (ko) | 1999-02-18 |
| CA2005488A1 (en) | 1990-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0282226B1 (en) | High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism | |
| JP3061823B2 (ja) | 集積回路の配線面の間の接触形成方 | |
| US4962060A (en) | Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism | |
| US5025303A (en) | Product of pillar alignment and formation process | |
| US4630357A (en) | Method for forming improved contacts between interconnect layers of an integrated circuit | |
| JPS6185879A (ja) | 導電パタ−ンの形成方法 | |
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| US5985746A (en) | Process for forming self-aligned conductive plugs in multiple insulation levels in integrated circuit structures and resulting product | |
| US6365504B1 (en) | Self aligned dual damascene method | |
| KR100226751B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH0799738B2 (ja) | 半導体装置の製造方法 | |
| CA1120611A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS5968953A (ja) | モノリシツク集積回路の製造方法 | |
| KR100311058B1 (ko) | 반도체디바이스형성방법 | |
| US6348414B1 (en) | Method for forming fine metal patterns by using damascene technique | |
| JPH0691086B2 (ja) | 半導体装置の製造方法 | |
| US5136361A (en) | Stratified interconnect structure for integrated circuits | |
| JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
| JP2727587B2 (ja) | 多層配線法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP2988943B2 (ja) | 配線接続孔の形成方法 | |
| JP3114196B2 (ja) | 半導体装置 | |
| JPH02183536A (ja) | 半導体装置 | |
| KR940008021B1 (ko) | 반도체장치의 배선형성법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |