JPS6185879A - 導電パタ−ンの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 次の順序で本発明を説明する。

Ａ、産業上の利用分野 Ｂ、開示の概要 Ｃ０従来技術 り０発明が解決しようとする問題点 Ｅ０問題点を解決するための手段 Ｆ、実施例 Ｇ９発明の効果 Ａ、産業上の利用分野 この発明は、集積回路の製造処理方法に関し、特Ｋ、能
動デバイスに接点を付着するだめの複合ステンシル処理
方法に関するものである。この複合ステンシル処理方法
は、能動デバイス領域に近接するりフトオフ・ステンシ
ル物質によってひき起こされる局所的な幾何効果を最小
限に抑えるものである。

Ｂ、開示の概要 ＶＬＳ　１回路を製造するために、きわめて稠密なレイ
アウトの小さい孔に、より薄い導電体が接続されるよう
になるにつれて、局所的な幾何効果により問題が生じや
すくなる。

この発明の複合バック・エッチ／リフトオフ・ステンシ
ル法によれば、予備クリーニングや、表面処理や金属付
着処理の間に、接点領域に対するリフトオフ・レジスト
・ステンシルの近接効果により、小型のデバイス中の接
点の性質に制御できない変化が生じてしまうことが防止
される。

集積回路の金属接点層をバック・エッチングによってパ
ターン化することにより、クリーニングや表面処理や、
付着処理の間にレジストを接点領域の近くに配置する必
要がなくなる。しかしながら、バック・エッチングは、
デバイスの下層を損傷する虞ｎがある。というのは、金
属をウェーハの全面に亘って完全にエツチングするため
には、オーバー・エツチングになってしまうからである
。

この発明の方法によれば、バック・エッチングにさらさ
れるウェーハの領域が限定され、以て接点金属を選択す
る自由が回復される。すなわち、バック・エッチングは
接点孔に近接するウェーハの領域にのみ施される。この
リソグラフ処理における新規な要件は、２つのマスクレ
ベルが使用されるときの重ね合わせの問題を防止できる
ような方法でリフトオフ技術とバック・エッチング技術
を組み合わせたことにある。

Ｃ１従来技術 従来の集積回路技術は、チップ上に回路を大量に複製す
ることやその他多くの処理の改良を可能ならしめるため
Ｋ、物質の純度や、回路導体や能動デバイスの微細化の
領域で技術から科学へと受は継がれてきた。そして、処
理の改良が進むにつれ需要が高まシ、集積密度は、１チ
ツプあたりのデバイスの個数が１から２．４．１６．６
４．１０２４・・・・から１チツプあたり何百万個へと
増大した。ところが、これらの変化が生じてくると、新
たな問題が起こってきた。その１つの変化は、垂直方向
の長さの制御が重大になったことである。

すなわち、高集積密度では薄膜でさえも付着工程の間に
隣接デバイス領域を陰影化し、ＶＬＳ　Ｉ回路において
は許容できないようなデバイス性能の劣化をもたらす。

一般的に集積回路においては、半導体電極やジョセフソ
ン電極などの能動デバイス領域に結線をはかるための接
点及び導線用の金属化工程が必要である。しかし、集積
回路が複雑になるＫっれて。

交差状及び層状結線には、設計者を垂直トポグラフィ（
微細構成）という困難な要求から解放するだめの改良さ
れた製造技術を開発することが必要とされてきた。一方
、水平トポグラフィという比較的穏やかな要求は一般的
には注目されていない。

水平トポグラフィは今や設計の制約であるとして認識さ
れ始めている。すなわち付着の陰影化がデバイスのパラ
メータに影響を与えるようなレベルにまで集積密度が達
すると、水平トポグラフィは重大な設計上の制約に逢着
するのである。このとき、ある物質が付着され、または
成長されるべき領域に近接して別のマスク物質が単に物
理的に存在する、ということから生じてくる近接効果が
、ジョセフノン接合デバイスの製造工程において主な問
題になってきている。すなわち、薄膜の実際の端面が能
動デバイスの所在位置であるかもしれず、フォトレジス
トの厚さが大きすぎて、その陰影力、フォトレジスト中
の開口によって画成されるデバイスの特性を損うことも
あり得る。さらに、隣接物質による化学的及び物理的汚
染もまた生じる可能性がある。

さて、フォトレジスト・ステンシルの品質管理技術には
、一般的に、純度の制御や、蕗光の制御や、エツチング
またはそれに関連する技術による回路物質及びステンシ
ル物質の除去などに多くの注意が払わｎる。また、リフ
トオフ技術は、他の物質除去技術よりも相当に容易なの
で、デバイスの処理後のステンシルの除去に有利である
ため、より彌繁に使用されるようになってきている。

金属除去のためのバンク・エツチングは、クリーニング
や、表面処理や付着処理の間に、フォトレジストをデバ
イス領域に近接させる必要をなくするための技術である
。しかし、バック・エッチングは、物質を完全に除去す
ることを保証するためＫはオーバー・エツチングをひき
起こしてしまうため、デバイスの下層を損傷する虞れが
ある。

リフトオフ・ステンシル技術とバック・エッチング技術
は、互いに別の相互に相入几ない技術として知られてい
る。しかし、従来技術は、画成されたデバイスに対する
近接効果を最小限に抑えるようなマスクの開口を形成す
るために、バック・エッチングとりフトオフ技術を組み
合わせた技術を使用することを教示も示唆もしないので
ある。

典型的な従来技術には次のようなものがある。

先ず、米国特許第３８５８３０４号には、リフトオフに
よりきわめて狭い接点金属を形成するためＫ、適宜、一
時的に残されたレジスト・パターンを使用することが開
示されている。

次に、米国特許第３９０７６２０号には、きわめて微細
なライン・パターンを形成するために、窒化タンタル・
マスクにスパッタ・エツチングを使用することが開示さ
れている。

米国特許第３９８２９４３号には、スパッタ・エツチン
グを用いることなくリフトオフを行うことができ、以て
アンダーカットの開口を形成できるような複合フォトレ
ジストを使用することが開示されている。

米国特許第４０２６７４２号には、プラズマ・エツチン
グを強化するために金属ノ・ロゲン化物処理を用いて接
点金属のパターン化処理を行うことが開示されている。

米国特許第４３４１８５０号には、２つのレジスト層の
間に挾まｎた半導体を有する複合フォトレジストが開示
されている。

ＩＢＭテクニカル・ディスクロジャ・プレティア　（Ｔ
ｅｃｈｎｉｃａｌ　Ｄｉｓｃｌｏｓｕｒｅ　Ｂｕｌｌｅ
ｔｉｎ　：　Ｔ　Ｄ　Ｂと略記する）Ｖｏｌ、２０、Ｎ
００５．１９７７年１０月、Ｐ、１９７３には、２重リ
フトオフ技術が開示されている。

ＩＢＭ　　ＴＤＢ　　Ｖｏｌ、２５、Ｎｏ、　９．１９
８３年２月、ＰＰ、４６０２〜４６０６にはジョセフソ
ン接合を形成するための多重レジスト技術が開示されて
いる。

しかし、これらの従来技術においては、近接効果に対す
る保護が与えられないし、この近接効果を最小化するた
めに複合フォトレジスト技術を使用することも教示され
ない。

Ｄ０発明が解決しようとする問題点 この発明の目的は、集積回路製造技術において、垂直ト
ポグラフィの複雑さをまぬがれるような複合付着マスク
技術を提供することにある。

この発明の別の目的は、リフトオフ技術の長所を利用す
るとともＫ、予備クリーニングや、表面処理や、金属付
着処理の間にリフトオフ・ステンシルの近接の関数とし
て生じる、微少なデバイス中の後点の特性の制御さ几な
い変化を回避するととＫある。

Ｅ１問題点を解決するための手段 超電導技術においては、障壁の形成の間に接合付近に対
向電極のレジスト・ステンシルが存在することにより、
ジョセフソン・トンネル電流密度の制御されない上昇が
生じる。現在採用されている処理技術では、レジスト・
ステンシルが接合端から２μｍであるときトンネル電流
の増大は１゜０％である。この増大は、１μｍ毎［１０
０％の比率で整合誤差により変化するので制限不可能で
ある。

このことは、１０％のオーダーにあるデバイスの許容度
と比較する必要がある。

この発明によれば、何らかのオーバー・エツチングが生
じかねないようなデバイス中の物質に対して、相当程度
に大きい選択性をもってエツチングされ得るような接点
物質の選択の制約が解除される。例えば、接点金属とシ
リコンの一酸化物は使用可能である。

この発明によｎば、バック・エッチングに曝されるウェ
ーハの領域が制限され、以て接点金属の接点選択の自由
度が回復される。そして、バック・エッチングは、接点
孔の付近のウエーノ・領域にのみ適用される。この新規
なりソゲラフ処理は、２つのマスクレベルが使用さｎる
ときの重なり合いの問題を回避するようにリフトオフ技
術とバック・エッチ技術を結合させる。

す々わち、本発明に係る処理は、水平トポグラフィによ
り可能となるり７トオフの一般的な長所を与えるととも
に、水平トポグラフィがリフトオフ・ステンシルの使用
を禁止するような、同一層の臨界領域におけるバック・
エッチング技術を使用スルバック・エッチングとりフト
オフの複合技術である。

金属接点層をバック・エッチングによりパターン化する
ことにより、クリーニングや、表面処理や、付着処理の
間に、接点領域付近にレジストを配置する必要がなくな
る。しかし、バック・エッチングは、ウエーノ・全体の
完全な除去を保証するためＫはオーバー・エツチングを
要するため、デバイスの下層を損傷してしまいかねない
。ところが、そのような損傷は、バック・エッチングの
領域を、近接効果が生じるような、接点孔に近接する領
域に限定し、ウェーハのその他の領域にはリフトオフ技
術を用いることにより許容限度内に抑えられる。尚、同
一の層の異なる領域に使用されるバック・エッチングと
リフトオフの双方には、適当なレジストが使用される。

このバック・エッチングとリフトオフの複合ステンシル
技術の特徴は、これにより臨界領域にはリフトオフ物質
が配置されなくなるとともに、リフトオフ技術のすべて
の長所が保持される、という点にある。

この複合バック・エッチング及びステンシル技術の長所
は、リフトオフ技術のみの場合に得らｎるよりも一層緊
密な接地線規則を可能ならしめ、以て回路密度を向上さ
せることにある。

このステンシル技術の別の長所は、その内在的な自己整
合性にある。というのは、リフトオフ・ステンシルの要
素が付着されるとき、バンク・エツチング・ステンシル
の要素がウェーハ上のその場所に残留されるからである
。

このステンシル技術のさらに別の長所は、レジストとエ
ツチングの個別の工程と、その処理の間にウェーハ上に
いくつかのレジストを付着するという比較的わずかな手
間をかけるだけで歩留りを向上させる、という点にある
。これらのわずかな処理の複雑化をはかるだけで集積回
路の歩留りが向上できることは、きわめて大きい長所で
ある。

Ｆ、実施例 第１〜５図は、好適な実施例において、ジョセフソン接
合技術の集積回路の接点金属をパターン化するための処
理工程をあられす図である。

先ず、ペース電極金属の付着、ベース電極保護層トショ
セフノン接合の処理、フォトレジスト層の付着、及び余
剰のフォトレジストの路光、パターン化と除去という周
知の処理工程を経て第１図に示す中間的な回路構造が形
成される。

第１図は、ジョセフソン接合の製造処理の間における、
集積回路の断面図である。ウェーハ１は、半導体シリコ
ン等の適当な基板であり、集積回路を形成する層に対し
てなめらかで強度が大きく、導電性のない支持板をなす
。尚、ウェーハ１は表面のパシベーション層と下底層と
を備えていてもよいが、ここでは便宜上図示を省略する
。そして、ニオブ（Ｎｂ）からなる下層の金属ペース電
極層３上には、高周波プラズマによってクリーニング及
び酸化することにより、ニオブ（Ｎｂ）からなる下層ペ
ース電極層上に単数または複数のジョセフソン接合が形
成さｎる。また、ニオブペース電極３上に自然に形成さ
几る内因的な酸化層及び−酸化シリコンとからなる絶縁
層２がペース電極を保護する。−酸化シリコン（Ｓｉｎ
）　　の絶縁層２の窓４はジョセフソン接合を規定する
が、この場合、接合を形成するためには制御された酸化
工程が必要であり、さらにジョセフノン結合デバイスヲ
完成するためにはその接合上に対向電極を設ける必要が
ある。１８４には最終的な接点の大きさのみならず、近
接効果に関連して臨界的な領域中の延長された大きさの
余分な開口領域が含まれている。

複合ステンシルのレジスト・ステンシル要素としてのス
テ７ノル５は対向電極中の所望の中間パターンを画成す
る。ステンシル５は、一般に使用される任意のリフトオ
フ・フォトレジスト、例えば、従来知られているクロロ
ベンゼンあるいｈそｎの等何物の含有によりリフトオフ
用に調合されたＡＺ１４５０Ｊである。

第２図は、接合対向電極金属６（鉛インジウム金合金Ｐ
ｂＩｎＡｕ）の蒸着後のウェーハの断面図である。リフ
トオフ・レジスト・ステンシル要素５は第２〜４図にお
いてはアンダーカット（リフトオフ・プロファイル）を
有していてもよく、その場合、レジスト溶剤中で余剰の
ＰｂＩｎＡｕ合金がリフトオフされる。あるいは、テー
パーを形成されたレジスト・プロファイルを使用するこ
ともでき、その場合、リフトオフを保証するために後で
遷移領域をエツチングする必要がある。その際、アンダ
ーカット・プロファイルをもつレジストを用いる方が簡
単であるが、実験結果によれば、蒸着物質として軟い物
質を使用すると、処理の終了後アンダーカットの下方に
蒸着物質が残留する傾向がある。一方、テーパー・プロ
ファイルをもつレジストを使用すると、設計の複雑さが
少し増大するがこの潜在的な問題が解決される。

次に１周知の技術により第２のレジスト７（第３図）が
付着され、除去によりパターン化される。

この第２のレジスト７け、パターン化されると複合ステ
ンシルのバックφエッチ・レジスト・ステンシル要素と
なる。

第３図は不要々対向電極物質をバック・エッチングする
間のウェーハの断面図である。このバック・エッチング
は、従来周知の技術を用いたプラズマ・エツチングであ
ってもよい。このバック・エッチング・レジスト・ステ
ンシル要素としての第２のレジスト７は、ウェーハ１上
の集積回路の重要な領域をバック・エッチング処理から
保護するために適宜ウェーハ１上に配置される。尚、図
示された実施例では、ニオブのペース電極３！／Ｃ重な
り酸化層８のみにより保護さｎたニオブのベース電極３
かられずかな距離だけ延長された接点６の一部分が、対
向電極の形成と、他のデバイスへの電気的接続の達成に
より、ジョセフソン接合デバイス９を構成する。このと
き、レジスト７のプロファイルは重要でない。また、そ
れに適当なレジストはＡＺ１４５０Ｊである。さらに、
このバック・エッチングはアルゴン、またはアルゴン及
ヒ酸素のイオン・ビーム・エツチングである。これとは
別のバック・エッチング技術としてＦＬＦスパッタ・エ
ツチング、ガスまたは液体を用いた反応性エツチング、
あるいは周知のさまざまなイオン・ミリング技術がある
。

第４図は、バック・エッチング処理の完了後のウェーハ
１の断面図である。第４図においては、レジストで覆わ
れていなかったウエーノ・の領域から対向電極が完全に
除去されていることが見てとｎよう。このとき、レジス
ト自身もプラズマ・エツチングを受け、その結果部分的
に除去されているけｎども、その厚さは下方の物質を保
護するためには十分である。また、複合ステンシルのリ
フト・オフ・レジスト・ステンシル要素トバック・エッ
チ・レジスト・ステンシル要素が配置されている箇所（
すなわち、レジスト５及び７が存在している箇所）では
、下層の接点金属合金層６がリフトオフ・レジスト・ス
テンシル９要素マスク上Ｋまだ残っている。しかし、こ
の金属は何ら障害とはならず、リフトオフ・レジスト・
ステンシル要素とともに後で剥離される。

第５図は溶剤により両方のレジスト５及び７（すなわち
、リフト・オフ・ステンシル要素及ヒバツク−エツチン
グ争ステンシル要素）を剥離したあとのウェーハの断面
図である。この処理により、レジスト・マスク上のすべ
ての余剰接点金属合金が除去される。そして、残された
接点金属合金６のみが、ジョセフノン接合９に重合する
所望のパターンである。

Ｇ１発明の効果 以上の処理による、この発明の効果は次のとおりである
： ｇｌ、ＶＩ、Ｓｌに対する重要性：　従来のリフトオフ
によるパターン化のみの場合よりもより密度の高い接地
規則を可能ならしめることにより回路の集積密度を高め
ることができる。

ｇ２　製造の容易さ；　リフトオフ・マスクとバック・
エッチング・マスクを特に整合させる必要がない。すな
わち、第２のステンシルが付着されるときにウェーハ上
に纂１のステンシルを残しておくという手段により整合
の問題が回避さ几る。

ｇ３．低ＩＪスク：　バックエツチング処理の間に、オ
ーバー・エツチングによる損傷の原因となる、ウェー・
・上の回路素子の露出が最小限にとどめられる。

ｇ４　広汎な適用性：　第２のレジスト・ステンシルに
より覆われるウェーハの一部分はバック・エッチング処
理に適合するように最適化することができる。例えば、
露出された金属の面積は、エツチング処理における負荷
効果を低減するために最小限に抑えることができる。ジ
ョセフソン・デバイスの場合は、バック・エッチングに
よすＰｂＴｎＡｕ対向電極をパターン化することにより
、障壁層の形成の間にジョセフノン接合の付近にレジス
トを配置する必要がなくなる。

オーバー・エツチングは、デバイスの下層の絶縁層を損
傷する傾向がある。しかし、本発明によるリフトオフ及
びバック・エッチングの複合ステンシルは、オーバー・
エツチングがジョセフノン接合の付近のウェーハ領域で
のみ行なわｎ、以てレジスト・ステンシルの近接による
トンネル電流密度の制御できない上昇が防止されるよう
に、オーバー・エツチングを制限する。

尚、上述の説明性、ジョセフノン接合集積回路を形成す
るための処理工程における近接効果の問題を解決すべく
本発明の方法が適用される例として行なわれたが、本発
明の方法が、その技術思想を逸脱することなく別の集積
回路の形成に適用可能であることは当業者により容易に
理解されよう。

【図面の簡単な説明】

第１図は、ジョセフノン接合デバイスの形成工程におい
て、第１のレジストを付着した状態の図式的な断面図、 第２図は、第１図の構造に金属パターンを付着した状態
の図式的な断面図、 第３図は、第２図の構造に第２のレジストを付着した状
態の図式的な断面図、 第４図は、第３図の構造にバック・エッチングを施した
状態の図式的な断面図、 第５図は、第４図の構造からレジストを除去した状態の
図式的な断面図である。 ３・・・・接点領域、４・・・・窓、５・・・・リフト
オフ・レジスト・ステンシル、６・・・接点用金属、７
・・・・バック・エッチ・レジスト・ステンシル。 出願人　インターナショナル・ビジネス・マシニング・
コーポレーション５・−レジスト 金Ｍｔぐターンの蒸暑 第２図

Claims (1)

1. 【特許請求の範囲】 近接効果による性能低下を受けやすい臨界的なウェーハ
   領域をもつ集積回路の形成方法において、 （ａ）接点用領域と、近接効果に関して臨界的である領
   域中で該接点用領域の上方に延長された延長領域とを含
   む窓をもつリフトオフ・レジスト・ステンシル要素をパ
   ターン化し、 （ｂ）上記窓を用いて、上記接点用領域と延長領域の双
   方を覆う接点用金属を付着し、 （ｃ）上記接点用金属の選択された部分上にバック・エ
   ッチ・レジスト・ステンシルをパターン化して上記接点
   領域内の下層を保護するとともに上記延長領域内の接点
   用金属を露出し、 （ｄ）上記接点用金属を上記延長領域から除去すること
   により選択された金属化パターンにバック・エッチング
   を行い、 （ｅ）上記リフトオフ・レジスト・ステンシル要素と上
   記バック・エッチ・レジスト・ステンシル要素とを除去
   する工程を含むことを特徴とする導電パターンの形成方
   法。