JPS6146081A - ジヨセフソン接合素子の製造方法 - Google Patents
ジヨセフソン接合素子の製造方法Info
- Publication number
- JPS6146081A JPS6146081A JP59167484A JP16748484A JPS6146081A JP S6146081 A JPS6146081 A JP S6146081A JP 59167484 A JP59167484 A JP 59167484A JP 16748484 A JP16748484 A JP 16748484A JP S6146081 A JPS6146081 A JP S6146081A
- Authority
- JP
- Japan
- Prior art keywords
- superconductor electrode
- superconductor
- electrode
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、論理回路や記憶装置を構成するスイッチング
素子等に用いられるジョセフソン接合素子の製造方法に
関する。
素子等に用いられるジョセフソン接合素子の製造方法に
関する。
従来のジョセフソン接合素子の製造方法の一つとして、
基板上に第１の超伝導体層、トンネルバリア層、第２の
超伝導体層を順に形成して大面積のジョセフソン接合構
成体を形成し、その後前記接合構成体を所望のパターン
にエツチング加工して所望の寸法形状を有するジョセフ
ソン接合素子を形成する方法がある。（例、特開昭５８
−１７６９８３号 ジョセフソン接合素子の作成方法、
特洲昭５８−２０９１７６号 ジョセフソン接合素子の
製造方法）この接合形成方法を用いた接合素子の製造方
法の従来法を第２図（ａ）、 （ｂ）、 （ｃ） 、
（ｄ）、 （ｅ） 、（ｆ）を用いて説明する。第２図
（ａ） 、 （ｂ） 、 （ｃ） 、（ｄ）バｅ）、（
ｆ）は、ジョセフソン接合素子の製造方法の従来例を工
程順に示した断面図である。まず、第２図（ａ）に示す
ように、基板１上に第１の超伝導電極Ｍ２、トンネルバ
リア層３、第２の超伝導体層４を連続して積層形成する
。
基板上に第１の超伝導体層、トンネルバリア層、第２の
超伝導体層を順に形成して大面積のジョセフソン接合構
成体を形成し、その後前記接合構成体を所望のパターン
にエツチング加工して所望の寸法形状を有するジョセフ
ソン接合素子を形成する方法がある。（例、特開昭５８
−１７６９８３号 ジョセフソン接合素子の作成方法、
特洲昭５８−２０９１７６号 ジョセフソン接合素子の
製造方法）この接合形成方法を用いた接合素子の製造方
法の従来法を第２図（ａ）、 （ｂ）、 （ｃ） 、
（ｄ）、 （ｅ） 、（ｆ）を用いて説明する。第２図
（ａ） 、 （ｂ） 、 （ｃ） 、（ｄ）バｅ）、（
ｆ）は、ジョセフソン接合素子の製造方法の従来例を工
程順に示した断面図である。まず、第２図（ａ）に示す
ように、基板１上に第１の超伝導電極Ｍ２、トンネルバ
リア層３、第２の超伝導体層４を連続して積層形成する
。
次に第２図（ｂ）において、第２の超伝導体層４の上の
ジョセフソン接合領域とする所望の領域に通常のホトレ
ジスト工程でレジストマスク５を形成し、次いで、第２
図（Ｃ）のように反応性スパッタエツチング等の方法で
少くとも第２の超伝導体層４を除去する。第２図（ｃ）
では、ジョセフソン接合素子の分離を確実にするために
、トンネルバリア層３および第１の超伝導体電極２の表
面の一部もエツチング除去している。このような基本構
造の接合素子の第２の超伝導体電極４に対して電気的に
接続し、第１の超伝導体電極２に対して電気的に絶縁さ
れた第３の超伝導体電極７を形成する場合、従来は第２
図（ｄ）に示すように、レジストマスク５を第２図（Ｃ
）でのエツチングの後も除去せずに残した状態で絶縁体
層６を少くとも表面がトンネルバリア層３より上にくる
厚さだけ形成し、続いてレジストマスク５を有機溶剤中
で溶解除去することで絶縁体層６のうちのレジストマス
ク５の上に形成された部分を除去する、いわゆるリフト
オフ法によって第２図（、）の構造を得て、その後第２
図（ｆ）のように第２の超伝導体４の露出領域を含む所
望のパターンを有する′ｗ、３の超伝導体電極７を形成
するという工程がとられていた。
ジョセフソン接合領域とする所望の領域に通常のホトレ
ジスト工程でレジストマスク５を形成し、次いで、第２
図（Ｃ）のように反応性スパッタエツチング等の方法で
少くとも第２の超伝導体層４を除去する。第２図（ｃ）
では、ジョセフソン接合素子の分離を確実にするために
、トンネルバリア層３および第１の超伝導体電極２の表
面の一部もエツチング除去している。このような基本構
造の接合素子の第２の超伝導体電極４に対して電気的に
接続し、第１の超伝導体電極２に対して電気的に絶縁さ
れた第３の超伝導体電極７を形成する場合、従来は第２
図（ｄ）に示すように、レジストマスク５を第２図（Ｃ
）でのエツチングの後も除去せずに残した状態で絶縁体
層６を少くとも表面がトンネルバリア層３より上にくる
厚さだけ形成し、続いてレジストマスク５を有機溶剤中
で溶解除去することで絶縁体層６のうちのレジストマス
ク５の上に形成された部分を除去する、いわゆるリフト
オフ法によって第２図（、）の構造を得て、その後第２
図（ｆ）のように第２の超伝導体４の露出領域を含む所
望のパターンを有する′ｗ、３の超伝導体電極７を形成
するという工程がとられていた。
しかしながら、この従来の製造方法によれば、第２の超
伝導体電極４への電気的接続領域を自己整合的に形成で
きるが、絶縁体層６をリフトオフ法でパターニングする
ため絶縁体層６は蒸着法のように指向性のよい成膜法で
形成するため、ジョセフソン接合領域の側面と絶縁体層
６の界面上部に間隙が生じることが避けられない、その
ため、前記間隙を越えるところで第３の超伝導体電極７
に断線が生じることがあった。また、間隙の深さが第１
の超伝導体電極２の部分Ｋまでおよぶ場合、第１の超伝
導体電極２と第３の超伝導体電極７との間に電気的短絡
が生じるという欠点があった。
伝導体電極４への電気的接続領域を自己整合的に形成で
きるが、絶縁体層６をリフトオフ法でパターニングする
ため絶縁体層６は蒸着法のように指向性のよい成膜法で
形成するため、ジョセフソン接合領域の側面と絶縁体層
６の界面上部に間隙が生じることが避けられない、その
ため、前記間隙を越えるところで第３の超伝導体電極７
に断線が生じることがあった。また、間隙の深さが第１
の超伝導体電極２の部分Ｋまでおよぶ場合、第１の超伝
導体電極２と第３の超伝導体電極７との間に電気的短絡
が生じるという欠点があった。
本発明の目的はこのような欠点を除き、かつ第２の超伝
導体電極への電気的接続領域を自己整合的に形成できる
ジョセフソン接合素子の製造方法を提供することにある
。
導体電極への電気的接続領域を自己整合的に形成できる
ジョセフソン接合素子の製造方法を提供することにある
。
本発明は基板上に第１の超伝導体電極膜を、該第１の超
伝導体電極膜上にトンネルバリア層を、該トンネルバリ
ア層上に第２の超伝導体電極をそれぞれ形成する工程と
、所望のジョセフソン接合領域となる部分以外の領域の
前記第２の超伝導体電極を少くともエツチング除去する
工程と、前記ジョセフソン接合領域上で該領域の面積以
下の面積部分に凸部を有する絶縁体層を前記基板の大域
的面積部分上に形成する工程と、前記絶縁体層上の全面
にフォトレジスト層を形成した後、全面に、反応性スバ
ンタエッチングを施し、前記ジョセフソン接合領域上の
前記絶縁体層に前記接合面積より小さい開口部を形成し
、前記第２の超伝導体電極を露出せしめる工程と、前記
開口部を含む所望の領域に第３の超伝導体電極膜を形成
する工程とを行うことを特徴とするジョセフソン接合素
子の製造方法である。
伝導体電極膜上にトンネルバリア層を、該トンネルバリ
ア層上に第２の超伝導体電極をそれぞれ形成する工程と
、所望のジョセフソン接合領域となる部分以外の領域の
前記第２の超伝導体電極を少くともエツチング除去する
工程と、前記ジョセフソン接合領域上で該領域の面積以
下の面積部分に凸部を有する絶縁体層を前記基板の大域
的面積部分上に形成する工程と、前記絶縁体層上の全面
にフォトレジスト層を形成した後、全面に、反応性スバ
ンタエッチングを施し、前記ジョセフソン接合領域上の
前記絶縁体層に前記接合面積より小さい開口部を形成し
、前記第２の超伝導体電極を露出せしめる工程と、前記
開口部を含む所望の領域に第３の超伝導体電極膜を形成
する工程とを行うことを特徴とするジョセフソン接合素
子の製造方法である。
本発明によれば、ジョセフソン接合素子を構成する第２
の超伝導体電極に対して電気的に接続をとるための絶縁
体層開口部を第２の超伝導体電極上のみに自己整合的に
形成でき、しかも第３の超伝導電極の断線や第１の超伝
導体電極と第３の超伝導体電極の間の電気的短絡等の欠
点のないジョセフソン接合素子が製造できる。
の超伝導体電極に対して電気的に接続をとるための絶縁
体層開口部を第２の超伝導体電極上のみに自己整合的に
形成でき、しかも第３の超伝導電極の断線や第１の超伝
導体電極と第３の超伝導体電極の間の電気的短絡等の欠
点のないジョセフソン接合素子が製造できる。
以下、本発明を図面により詳細に説明する。
第１図（ａ） 、 （ｂ） 、 （ａ） 、 （ｄ）
、 （ｅ） 、 （ｆ）は本発明の一実施例を工程順に
示した断面図である。
、 （ｅ） 、 （ｆ）は本発明の一実施例を工程順に
示した断面図である。
まず第１図（ａ）に示すように、絶縁体基板あるいは表
面に絶縁体層を有する基板１上に第１の超伝導体電極２
、トンネルバリア層３、第２の超伝導体電極４よシ構成
される三層膜を形成する。ここで第１の超伝導体電極２
、第２の超伝導体電極４は、油や油化合物等の超伝導体
材料を蒸着法またはスパッタ法によって形成する。トン
ネルバリア層３は、第１の超伝導体電極２の表面を熱酸
化法やプラズマ酸化法によって酸化するか、半導体装置
常伝導金用膜、絶縁体膜等を被着して形成する。
面に絶縁体層を有する基板１上に第１の超伝導体電極２
、トンネルバリア層３、第２の超伝導体電極４よシ構成
される三層膜を形成する。ここで第１の超伝導体電極２
、第２の超伝導体電極４は、油や油化合物等の超伝導体
材料を蒸着法またはスパッタ法によって形成する。トン
ネルバリア層３は、第１の超伝導体電極２の表面を熱酸
化法やプラズマ酸化法によって酸化するか、半導体装置
常伝導金用膜、絶縁体膜等を被着して形成する。
次に第１図（ｂ）に示すように第２の超伝導体電極４の
上にレジストマスク５を通常のフォトレジスト工程で所
望のパターンに形成した後、反応性スパッタエツチング
やイオンエツチングなどで少くとも第２の超伝導体電極
４．をパターニングする。
上にレジストマスク５を通常のフォトレジスト工程で所
望のパターンに形成した後、反応性スパッタエツチング
やイオンエツチングなどで少くとも第２の超伝導体電極
４．をパターニングする。
第１図（ｂ）では、接合領域の分離を確実にするために
、トンネルバリア層３および第１の超伝導体電極２の所
定の深さまでエツチング続いて、レジストマスク５を除
去した後、第１図（ｃ）に示すように接合領域の第２の
超伝導体電極４上に接合領域の面積以下の面積部分に凸
部８を有し、かつ第２の超伝導体電極４の縁ではほとん
ど平坦な表面をもつ絶縁体ＷＩ６を形成する。このよう
な凸部８を有する絶縁体層６は、例えばＳｉｎ、のよう
な絶縁体材料を適切な条件のバイアススパッタ法によっ
て成膜することで形成できる（文献、第４４回 応用物
理学会学術講演会 講演予稿集 ２７ａ−Ｎ−７，Ｐ。
、トンネルバリア層３および第１の超伝導体電極２の所
定の深さまでエツチング続いて、レジストマスク５を除
去した後、第１図（ｃ）に示すように接合領域の第２の
超伝導体電極４上に接合領域の面積以下の面積部分に凸
部８を有し、かつ第２の超伝導体電極４の縁ではほとん
ど平坦な表面をもつ絶縁体ＷＩ６を形成する。このよう
な凸部８を有する絶縁体層６は、例えばＳｉｎ、のよう
な絶縁体材料を適切な条件のバイアススパッタ法によっ
て成膜することで形成できる（文献、第４４回 応用物
理学会学術講演会 講演予稿集 ２７ａ−Ｎ−７，Ｐ。
４２７ （１９８３））。次に、第１図（ｄ）に示すよ
うに、全面にレジスト層９を表面が平坦になるように形
成し、該レジストＮ９の全面に反応性スパッタエツチン
グを施こすことで凸部８の先端部がレジスト層９の表面
に露出する。このときの反応性スノくツタエツチングの
条件を、絶縁体層６のレジスト層９に対するエツチング
速度比が１よりやや大きい適切な値になるように選んで
おけば、そのままエツチング工程をすすめることで第１
図（ｃ）に示すような開口部１０を形成することができ
る。さらに前記エツチング条件が、絶縁体層６の第２の
超伝導体電極４に対するエツチング速度比が大きい値を
もつような条件を満足していれば、第２の超伝導体電極
４の膜厚減少もわずかですむ。具体的には、第２の超伝
導体電極４の材料を油に、絶縁体層６を５ｉ０２に、さ
らにレジスト層９をＡＺ −１３５０Ｊ （商品名、シ
プレー社製）に選び、絶縁体層６の凸部８および凸部８
以外の表面の第２の超伝導体電極表面からの高さをそれ
ぞれ４０００人、 １０００人になるように形成した場
合を考える。ここで、例えば０′４ガスを用いて反応性
スパッタエツチングの条件全還ぶと、ＳｉＯ□のＡＺ
−１３５０Ｊに対するエツチング速度比約１．５ 、
Ｓｉｎ、の幅に対するエツチング速度比約５という条件
が選択しうる。この条件で反応性スパッタエツチングを
すすめ、絶縁体層６の凸部８の先端がレジスト層９の表
面から露出したときのレジスト層９の絶縁体層６上の膜
厚は３００ｏｆである。この時点から＋ｏｏｏＡの厚さ
の凸部８のＳｉｎ。
うに、全面にレジスト層９を表面が平坦になるように形
成し、該レジストＮ９の全面に反応性スパッタエツチン
グを施こすことで凸部８の先端部がレジスト層９の表面
に露出する。このときの反応性スノくツタエツチングの
条件を、絶縁体層６のレジスト層９に対するエツチング
速度比が１よりやや大きい適切な値になるように選んで
おけば、そのままエツチング工程をすすめることで第１
図（ｃ）に示すような開口部１０を形成することができ
る。さらに前記エツチング条件が、絶縁体層６の第２の
超伝導体電極４に対するエツチング速度比が大きい値を
もつような条件を満足していれば、第２の超伝導体電極
４の膜厚減少もわずかですむ。具体的には、第２の超伝
導体電極４の材料を油に、絶縁体層６を５ｉ０２に、さ
らにレジスト層９をＡＺ −１３５０Ｊ （商品名、シ
プレー社製）に選び、絶縁体層６の凸部８および凸部８
以外の表面の第２の超伝導体電極表面からの高さをそれ
ぞれ４０００人、 １０００人になるように形成した場
合を考える。ここで、例えば０′４ガスを用いて反応性
スパッタエツチングの条件全還ぶと、ＳｉＯ□のＡＺ
−１３５０Ｊに対するエツチング速度比約１．５ 、
Ｓｉｎ、の幅に対するエツチング速度比約５という条件
が選択しうる。この条件で反応性スパッタエツチングを
すすめ、絶縁体層６の凸部８の先端がレジスト層９の表
面から露出したときのレジスト層９の絶縁体層６上の膜
厚は３００ｏｆである。この時点から＋ｏｏｏＡの厚さ
の凸部８のＳｉｎ。
を全膜厚エツチング除去して第２の超伝導電極４が露出
してからさらに１割オーバーエツチングすると、レジス
トＪ’ａ９は・２９００〜ａｏｏｏ Ａエツチングされ
る。従って、開口部周囲のＳｉｎ、の突起は１００Å以
下になる。このときの第２の超伝導体電極４０表面のエ
ツチング深さは１００ Ａ程度ですむ。このように、第
２の超伝導体電極４、絶縁体層６、レジスト層９の材料
、凸部８の高さ、反応性スパッタエツチングの条件を最
適１１Ｓすることで所望の開口部を得ることができる。
してからさらに１割オーバーエツチングすると、レジス
トＪ’ａ９は・２９００〜ａｏｏｏ Ａエツチングされ
る。従って、開口部周囲のＳｉｎ、の突起は１００Å以
下になる。このときの第２の超伝導体電極４０表面のエ
ツチング深さは１００ Ａ程度ですむ。このように、第
２の超伝導体電極４、絶縁体層６、レジスト層９の材料
、凸部８の高さ、反応性スパッタエツチングの条件を最
適１１Ｓすることで所望の開口部を得ることができる。
続いて、レジスト層９を除去し、第１図（ｆ）に示すよ
うに絶縁体層６の開口部から露出した第２の超伝導体電
極４に電気的に接続するように第３の超伝導体電極７を
形成することにより、ジョセフソン接合素子が得られる
。
うに絶縁体層６の開口部から露出した第２の超伝導体電
極４に電気的に接続するように第３の超伝導体電極７を
形成することにより、ジョセフソン接合素子が得られる
。
このような製造方法で得られたジョセフソン接合素子で
は、第２の超伝導体電極４の縁部や絶縁体ＩｖＩ６の開
口部の周囲に間隙が生じることがなく、第３の超伝導体
電極７の断線や第１の超伝導体電極２との電気的短絡も
生じない。
は、第２の超伝導体電極４の縁部や絶縁体ＩｖＩ６の開
口部の周囲に間隙が生じることがなく、第３の超伝導体
電極７の断線や第１の超伝導体電極２との電気的短絡も
生じない。
なお、図の各部の大きさや厚さは模式的に示したもので
、実際の寸法に対応するものではない。
、実際の寸法に対応するものではない。
以上説明したように本発明によれば、第２の超伝導体電
極に対する電気的接続のための絶縁体層開口部を自己整
合的に製造でき、かつ間隙等の欠陥を生じることがない
。従って、このジョセフソン接合素子を用いた集積回路
の歩留フや信頼性はきわめて高いものとなる。
極に対する電気的接続のための絶縁体層開口部を自己整
合的に製造でき、かつ間隙等の欠陥を生じることがない
。従って、このジョセフソン接合素子を用いた集積回路
の歩留フや信頼性はきわめて高いものとなる。
第１図（ａ）〜（ｆ）は本発明のジョセフソン接合素子
の製造方法の一実施例を工程順に説明するための断面図
、第２図（ａ）〜（ｆ）は従来のジョセフソン接合素子
の製造方法を工程順に説明するための断面図である。 図において、１は基板、２は第１の超伝導体電極、３は
トンネルバリア層、４は第２の超伝導体電極、５はレジ
ストマスク、６は絶縁体層、７は第３の超伝導体電極、
８は絶縁体層の凸部、９はレジスト層である。 特許出願人 日本電気株式会社 第１図
の製造方法の一実施例を工程順に説明するための断面図
、第２図（ａ）〜（ｆ）は従来のジョセフソン接合素子
の製造方法を工程順に説明するための断面図である。 図において、１は基板、２は第１の超伝導体電極、３は
トンネルバリア層、４は第２の超伝導体電極、５はレジ
ストマスク、６は絶縁体層、７は第３の超伝導体電極、
８は絶縁体層の凸部、９はレジスト層である。 特許出願人 日本電気株式会社 第１図
Claims (1)
- （１）基板上に第１の超伝導体電極膜を、該第１の超伝
導体電極膜上にトンネルバリア層を、該トンネルバリア
層上に第２の超伝導体電極をそれぞれ形成する工程と、
所望のジョセフソン接合領域となる部分以外の領域の前
記第２の超伝導体電極を少くともエッチング除去する工
程と、前記ジョセフソン接合領域上で該領域の面積以下
の面積部分に凸部を有する絶縁体層を前記基板の大域的
面積部分上に形成する工程と、前記絶縁体層上の全面に
フォトレジスト層を形成した後、全面に反応性スパッタ
エッチングを施し、前記ジョセフソン接合領域上の前記
絶縁体層に前記接合面積より小さい開口部を形成し、前
記第２の超伝導体電極を露出せしめる工程と、前記開口
部を含む所望の領域に第３の超伝導体電極膜を形成する
工程とを行うことを特徴とするジョセフソン接合素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167484A JPS6146081A (ja) | 1984-08-10 | 1984-08-10 | ジヨセフソン接合素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167484A JPS6146081A (ja) | 1984-08-10 | 1984-08-10 | ジヨセフソン接合素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6146081A true JPS6146081A (ja) | 1986-03-06 |
Family
ID=15850535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59167484A Pending JPS6146081A (ja) | 1984-08-10 | 1984-08-10 | ジヨセフソン接合素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6146081A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165379A (ja) * | 1986-01-17 | 1987-07-21 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の製造方法 |
| JPS63192282A (ja) * | 1987-02-04 | 1988-08-09 | Agency Of Ind Science & Technol | 超伝導線路の作製方法 |
| JPS63192283A (ja) * | 1987-02-04 | 1988-08-09 | Agency Of Ind Science & Technol | 超伝導線路の形成方法 |
| DE3803511A1 (de) * | 1987-03-24 | 1988-10-06 | Agency Ind Science Techn | Verfahren zur herstellung von einrichtungen mit josephson-uebergang |
| JPS6420677A (en) * | 1987-07-16 | 1989-01-24 | Agency Ind Science Techn | Manufacture of josephson junction |
| JPH02298086A (ja) * | 1989-05-12 | 1990-12-10 | Matsushita Electric Ind Co Ltd | 超電導素子の製造方法 |
| JPH02298087A (ja) * | 1989-05-12 | 1990-12-10 | Matsushita Electric Ind Co Ltd | 超電導素子の製造方法 |
| JPH03103101A (ja) * | 1989-09-14 | 1991-04-30 | Fuji Robin Ind Ltd | 乗用型土壌改良機の噴気ノズル装置 |
-
1984
- 1984-08-10 JP JP59167484A patent/JPS6146081A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165379A (ja) * | 1986-01-17 | 1987-07-21 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の製造方法 |
| JPS63192282A (ja) * | 1987-02-04 | 1988-08-09 | Agency Of Ind Science & Technol | 超伝導線路の作製方法 |
| JPS63192283A (ja) * | 1987-02-04 | 1988-08-09 | Agency Of Ind Science & Technol | 超伝導線路の形成方法 |
| JPH051985B2 (ja) * | 1987-02-04 | 1993-01-11 | Kogyo Gijutsuin | |
| DE3803511A1 (de) * | 1987-03-24 | 1988-10-06 | Agency Ind Science Techn | Verfahren zur herstellung von einrichtungen mit josephson-uebergang |
| DE3803511C2 (ja) * | 1987-03-24 | 1992-02-13 | The Agency Of Industrial Science And Technology, Tokio/Tokyo, Jp | |
| JPS6420677A (en) * | 1987-07-16 | 1989-01-24 | Agency Ind Science Techn | Manufacture of josephson junction |
| JPH02298086A (ja) * | 1989-05-12 | 1990-12-10 | Matsushita Electric Ind Co Ltd | 超電導素子の製造方法 |
| JPH02298087A (ja) * | 1989-05-12 | 1990-12-10 | Matsushita Electric Ind Co Ltd | 超電導素子の製造方法 |
| JPH03103101A (ja) * | 1989-09-14 | 1991-04-30 | Fuji Robin Ind Ltd | 乗用型土壌改良機の噴気ノズル装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4075756A (en) | Process for fabricating above and below ground plane wiring on one side of a supporting substrate and the resulting circuit configuration | |
| JP2959758B2 (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| KR19980028939A (ko) | 게이트전극의 제조방법 및 그에 따라 제조된 게이트 구조 | |
| JPS61114585A (ja) | 電気的結線構造及びその形成方法 | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| JP2772050B2 (ja) | 多層配線構造体およびその製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH0653326A (ja) | 半導体装置の製造方法 | |
| JP2616745B2 (ja) | 超伝導層間のコンタクト構造及びその製造方法 | |
| JPS6240743A (ja) | 半導体装置の製造方法 | |
| JPH0322711B2 (ja) | ||
| JPS61244078A (ja) | 超伝導線路の作製方法 | |
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JP3187500B2 (ja) | 配線構造体の製作方法 | |
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS6047445A (ja) | 半導体装置の製造方法 | |
| JPS5841775B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS58168241A (ja) | 薄膜構造の集積回路装置の製造方法 | |
| JPS63237548A (ja) | 半導体装置の製造方法 | |
| JPH02105529A (ja) | 半導体装置の製造方法 | |
| JPH0374512B2 (ja) |