JPS63192283A - 超伝導線路の形成方法 - Google Patents

超伝導線路の形成方法

Info

Publication number
JPS63192283A
JPS63192283A JP62022475A JP2247587A JPS63192283A JP S63192283 A JPS63192283 A JP S63192283A JP 62022475 A JP62022475 A JP 62022475A JP 2247587 A JP2247587 A JP 2247587A JP S63192283 A JPS63192283 A JP S63192283A
Authority
JP
Japan
Prior art keywords
insulator
superconducting line
insulation
etching
superconducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62022475A
Other languages
English (en)
Other versions
JPH051985B2 (ja
Inventor
Hisanao Tsuge
久尚 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP62022475A priority Critical patent/JPS63192283A/ja
Publication of JPS63192283A publication Critical patent/JPS63192283A/ja
Publication of JPH051985B2 publication Critical patent/JPH051985B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は超伝導線路の形成方法に関し、さらに詳しくは
ジョセフソン集積回路に有用な平坦化を施した超伝導線
路の形成方法に関するものである。
(従来の技術) 集積回路を作製する場合には、段差上部での配線の断線
や、絶縁体を介した上下配線間のショートといった問題
を防ぐために配線の平坦化が不可欠である。特にジョセ
フソン集積回路では、こうした目的に加えて、超伝導線
路とグランドブレーン間のスペーサの膜厚を精度よく制
御できる平坦従来の平坦化技術の代表例として、ニー・
シー・アダムズ(A、C,^darns)等によって1
981年に発表されたジ、ヤーナル・オブ・エレクトロ
ケミカル・ソサイエテイ(Journal of El
ectrochemical 5ocieLy)の第1
28巻、第2号423〜429頁の方法がある。この方
法を超伝導線路の形成に適用した場合について、第2図
(a)〜(d)を用いて工程順に説明する。まず、絶縁
体が表面に形成された基板21の表面に配置された第1
の超伝導線路22上に絶縁体23を被着する(第2図(
a))。この絶縁体23上に粘性を有する有機物を塗布
し、引き続き熱処理でリフローして有機塗布膜24を形
成する(第2図(b))。次に、プラズマエツチング法
により絶縁体23と有機塗布膜24のエツチング速度が
等しくなる条件で有機塗布膜24を完全に除去して、エ
ツチング前の有機塗布膜24の平坦な表面形状を絶縁体
23に転写する(第2図<c))。こうして平坦化され
た絶縁体23上に第2の超伝導線路25を形成する(第
2図(d))。
この平坦化法はプロセスが比較的容易であることから半
導体素子の分野ではよく用いられてい一1°絶縁体23
に転写されて第2図(c)に示すように完全には平坦に
はならない。そのため、ジョセフソン集積回路に用いる
超伝導線路のようにそのインダクタンスが回路の動作に
重要な役割をもつ素子に適用する。には問題が多い。ま
た、高速動作を図るためには第2の超伝導線路25のイ
ンダクタンスを減らす目的で絶縁膜23ができるだけ薄
いことが好ましいが、絶縁体23の膜厚は第1の超伝導
線路22の影響によりその制約を受ける。
これらの問題を改善する方法として、ニス・コサ力(S
、Kosaka)等によって1985年3月に発表され
たアイ・イー・イー・イー・I−ランズアクションズ・
オン・マグネティックス(IEEE Transact
ionson Magnetics)の第ド^G−21
巻第2号102〜109頁で示された提案などがある。
この方法の主要工程を第3図(a)〜(f)を用いて説
明する。まず、絶縁体が表面に形成された基板31上に
被着した超伝導体をエツチングマスク32を用いて反応
性スパッタエツチング法でパターニングし、第1の超伝
導線路33を形成する(第3図(a))。次に、エツチ
ングマスク32を残したまま一酸化ケイ素(Sin>が
ら・なる第1の絶縁体34を第1の超伝導線路33と同
−V、jの高さまで蒸着しく第3図(b))、引き続き
リフト′オフすると第3図(c)のように平坦化された
第1の超伝導線路32が得られる。この表面に5OG(
SiO□系被膜形成用塗布液)を塗布した後、熱処理で
リフローしてSOG膜35を形成する(第3図(d))
。このSOG膜35を反応性スパッタエツチング法で第
1の超伝導線路33表面までエツチング除去すると、第
1の超伝導線路33と第1の絶縁体34との間の溝がS
OG膜35で埋め込まれた平坦化構造が得られる(第3
図(e))、次に、第2の絶縁体36を被着し、その上
に第2の超伝導線路37を形成する(第3図(f))。
(発明が解決しようとする問題点) この方法では、第1の絶縁体34としてここで用いられ
たSiOや一般的によく用いられる5i02がSOGと
ほとんど同一の組成からなる化合物であるため、エツチ
ングの終点検出法として最も精度の高い発光スペクトル
分析技術を駆使しても、SOG膜35をジャストエツチ
ングするのは難かしい、SOGの第1の絶縁体34に対
するエツチング選択性も小さく、多少のオーバーエツチ
ングにより第1の絶縁体34もかなりエツチングされる
。その結果、第2の超伝導線路37のインダクタンスが
設計値がらはずれ、各機能部の動作マージンの低下を引
き起こす。また、第1の超伝導線路33と第1の絶縁体
34の境界部で段差を生じるため第2の絶縁体36をあ
る程度厚く被着しなければならない。これは、第2の超
伝導線路37のインダクタンスを増加させることから素
子の高速動作には好ましくない。
本発明の目的は、このような従来の欠点を取り除いた、
超伝導線路の形成方法を提供することにある。
(問題点を解決するための手段) 本発明は、絶縁体基板あるいは表面に絶縁体が形成され
た基板上に被着した超伝導体をエツチングマスクを用い
て第1の超伝導線路に加工し、前記エツチングマスクを
残したまま第1の絶縁体を ゛前記第1の超伝導線路と
同じ膜厚だけ被着し、これをリフトオフする工程と、前
記第1の超伝導線路と前記第1の絶縁体上全面に順次筒
2の絶縁体、この第2の絶縁体とは組成の異なる補助層
を被着した後、この補助層上に塗布膜を形成する工程と
、前記塗布膜と前記補助層を等エツチング速度条件で第
2の絶縁体表面までエツチングする工程と、この第2の
絶縁体の上方に第2の超伝導線路を形成する工程とを含
むことを特徴とする超伝導線路の形成方法である。
(作用) 本発明では、完全に平坦化すべき第1の超伝導線路とこ
の第1の超伝導線路を埋め込んだ第1の絶縁体の表面が
、エッチバックされる補助層とは異なる組成の第2の絶
縁体で被覆されている。そのため、補助層のエツチング
終点を発光スペクトル分析法で容易に検出することがで
き、第1の絶縁体および第2の絶縁体の膜厚を精度よく
制御することができる。その結果、第2の超伝導線路の
インダクタンスは設計値に近い値となり、インダクタン
スの変動による各機能部の動作マージンの低下の問題が
ない。しかも、本発明では、第1の超伝導線路と第1の
絶縁体との境界部で段差を生じないため、第3の絶縁体
を充分薄くでき高速動作に適した超伝導線路を形成でき
る。
(実施例) 次に本発明の一実施例を第1図(a)〜(g)を用いて
説明する。
まず、シリコンウェーハ上に配したニオブ(Nb)など
でなるグランドプレーンを二酸化ケイ素(Sin□〉な
どの絶縁体で被覆した基板11上に、蒸着法やスパッタ
法によりNbなどからなる超伝導体を厚さ200nm被
着し、この超伝導体を通常のフォトレジスト工程で形成
したAZ1350J(シラプレー社製ポジ型フォトレジ
ストの商品名)1μmからなるエツチングマスク12を
用いて、フロン14(CF4)をエツチングガスとする
反応性スパッタエツチング法により異方性エツチングし
て第1の超伝導線路13を形成する(第1図(a))。
エツチングマスク12を残したまま5i02などからな
る第1の絶縁体14を第1の超伝導線路13の膜厚と同
じ200nmだけ蒸着などの指向性のよい成膜法で被着
しく第1図〈b))、エツチングマスク12をアセトン
中の超音波処理でリフトオフすると第1図(c)に示す
ような第1の超伝導線路13が第1の絶縁体で埋め込ま
れた構造が得られる。第1の超伝導線路13と第1の絶
縁体14上全面に、順次、アルミナ(^Q 203)か
らなる第2の絶縁体15、SiO□からなる補助層16
をそれぞれlOnm、250nmの厚さだけCVD法な
どで被着する(第1図(d))。次に、この補助層16
上に^21350Jなどの有機物を500nmスピン塗
布し、窒素雰囲気中で熱処理して、表面を平坦にした有
機塗布膜17を形成する(第1図(e))。引き続き、
CF4と02との混合ガスを用いた反応性スパッタエツ
チング法により、有機塗布膜17と補助層16を両者の
エツチング速度が等しくなる条件で第2の絶縁体15表
面までエツチングすると、第1図(f)のように第1の
超伝導線路13周辺の渦まで埋め込まれた完全な平坦化
構造となる。この全面上にSiO□などからなる第3の
絶縁体18を150nmだけスパッタ法iとで被着した
後、・第1の超伝導線路13と同様にNbなどからなる
第2の超伝導線路19を形成する。
3層以上の多層配線を行なう場合には、第1図(a)か
ら(g)の各工程をくり返えせばよい。
本実施例では、第2の絶縁体15および補助層16にそ
れぞれA l120g、SiO□という異なる組成の物
質を用いているため、第1図(e)がら(f)へのエツ
チングバックの工程で、補助層16の5i02とエツチ
ングガスCF4との反応生成物であるSiF4の発光ス
ペクトルの強度変化をモノクロメータを用いてモニタす
ることにより的確に補助層16のエツチング終点を検出
することができる。従って、第2の絶縁体15や第1の
絶縁体14までオーバーエツチングすることなく、エッ
チバックの工程を通しても初期の膜厚をそのまま保持で
きる。しがち、本実施例で第2の絶縁体15および補助
層16として用いた八Q z(h、5i02の組み合わ
せでは、^Q2o9のエツチング速度が5i02の値の
l/20程度と小さくエツチングのストッパーの役目を
果たすため、その効果は著しい7以上の結果から明らか
なように、この方法では第2の超伝導線路19のインダ
クタンスの変動の最大要因である第2の超伝導線路19
とグランド・プレーン間の距離の変動を最小限に維持で
きるため、このインダクタンスに起因する各機能部の動
作マージンの低下の問題がない。また、第1の超伝導線
路13と第1の絶縁体14との境界部で段差を生じない
ため、電気絶縁性を保つ範囲内で第3の絶縁体1日を充
分薄くでき、高速動作に適した超伝導線路の形成が可能
である。
本実施例では、第2の絶縁体15および補助層16にそ
れぞれA Q 203,5i02を用いたが、両者の物
質を構成する組成が異なれば池の多くの組み合わせを用
いることができる。例えば^Q203とSi3N4、^
Q203 とSi、MgOと5i02.MgOとSi3
N4などである。その場合には、エッチバックの際にお
けるエツチングガスの種類などエツチング条件を必要に
応じて変えることは言うまでもない。また、本実施例で
は、第2の絶縁体15として10nmという薄い膜を用
いたが、第1の超伝導線路14と第2の超伝導線路19
との電気絶縁が保持できる程度に厚くすれば、第3の絶
縁層18は必ずしも必要ない。さらに、本発明の基本的
な工程は接合領域をエツチングで規定するタイプのジョ
セフソン接合素子の平坦化にもそのまま適用できる。
また前記実施例では第2の絶縁体と補助層を形成する際
にCVD法を用いたが、スパッタ法を用いてもよい。ま
たCVD法もプラズマCVD法、光CVD法など種々の
方法を用いることができる。また前記実施例では塗布膜
として有機塗布膜17(第1図)を用いたが、前記のS
OGなどの無機塗布膜を用いてもよい。
(発明の効果) 本発明によれば、第1の超伝導線路を完全に平坦化でき
、しかも第1の超伝導線路を埋め込んだ第1の絶縁体の
膜厚を平坦化プロセスを通して一定に保持できるため、
第2の超伝導線路のインダクタンスを高精度に制御可能
である。従って、このインダクタンスの変動に起因する
各機能部の動作マージンの低下の問題がない。また、完
全平坦化が可能なため、第3の絶縁体を充分薄くでき、
高速動作に適した超伝導線路が形成できる。
【図面の簡単な説明】
第1図(a)〜(g)は本発明の超伝導線路の形成方法
を工程順に示す断面図、第2図(a)〜(d)は従来の
超伝導線路の形成方法を示す断面図、第3図<a)〜(
f)は従来の改善された超伝導線路の形成方法を示す断
面図である。 図において、11,21.31は基板、12.32はエ
ッチ;118は第3の絶縁体、19,25.37は第2
の超伝導線路、35は5OGlliである。

Claims (1)

    【特許請求の範囲】
  1. 絶縁基板あるいは表面に絶縁体が形成された基板上に被
    着した超伝導体をエッチングマスクを用いて第1の超伝
    導線路に加工し、前記エッチングマスクを残したまま第
    1の絶縁体を前記第1の超伝導線路と同じ膜厚だけ被着
    し、これをリフトオフする工程と、前記第1の超伝導線
    路と前記第1の絶縁体上全面に順次第2の絶縁体、この
    第2の絶縁体とは組成の異なる補助層を被着した後、こ
    の補助層上に塗布膜を形成する工程と、塗布膜と前記補
    助層を等エッチング速度条件で第2の絶縁体表面までエ
    ッチングする工程と、この第2の絶縁体の上方に第2の
    超伝導線路を形成する工程とを含むことを特徴とする超
    伝導線路の形成方法。
JP62022475A 1987-02-04 1987-02-04 超伝導線路の形成方法 Granted JPS63192283A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62022475A JPS63192283A (ja) 1987-02-04 1987-02-04 超伝導線路の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62022475A JPS63192283A (ja) 1987-02-04 1987-02-04 超伝導線路の形成方法

Publications (2)

Publication Number Publication Date
JPS63192283A true JPS63192283A (ja) 1988-08-09
JPH051985B2 JPH051985B2 (ja) 1993-01-11

Family

ID=12083745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62022475A Granted JPS63192283A (ja) 1987-02-04 1987-02-04 超伝導線路の形成方法

Country Status (1)

Country Link
JP (1) JPS63192283A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11912487B2 (en) 2016-04-30 2024-02-27 Inter Holdings Co., Ltd. Bag-in box

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146081A (ja) * 1984-08-10 1986-03-06 Nec Corp ジヨセフソン接合素子の製造方法
JPS61244078A (ja) * 1985-04-22 1986-10-30 Agency Of Ind Science & Technol 超伝導線路の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146081A (ja) * 1984-08-10 1986-03-06 Nec Corp ジヨセフソン接合素子の製造方法
JPS61244078A (ja) * 1985-04-22 1986-10-30 Agency Of Ind Science & Technol 超伝導線路の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11912487B2 (en) 2016-04-30 2024-02-27 Inter Holdings Co., Ltd. Bag-in box

Also Published As

Publication number Publication date
JPH051985B2 (ja) 1993-01-11

Similar Documents

Publication Publication Date Title
JPS58182833A (ja) 集積回路の平面化方法
JPH0775235B2 (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
US6110392A (en) Process for reducing surface roughness of superconductor integrated circuit having a ground plane of niobium nitride of improved smoothness
JP4810074B2 (ja) 超電導デバイス用多層配線の製造方法
US5554884A (en) Multilevel metallization process for use in fabricating microelectronic devices
JPS63192283A (ja) 超伝導線路の形成方法
JPS607737A (ja) 半導体装置の製造方法
JPS63192282A (ja) 超伝導線路の作製方法
JPS6376351A (ja) 多層配線の形成方法
JPS63258043A (ja) 半導体装置の製造方法
JPH0265256A (ja) 半導体装置の製造方法
JPS62224937A (ja) 凹部埋め込み方法
JPH0273652A (ja) 半導体装置の製造方法
JPS60115234A (ja) 半導体装置の製造方法
JPS61208879A (ja) ジヨセフソン集積回路の製造方法
JPH0691051B2 (ja) 半導体素子の製造方法
JPH03149826A (ja) 半導体装置の製造方法
JPS6315457A (ja) 半導体装置の製造方法
JPH05308073A (ja) 半導体装置の製造方法
JPS6235648A (ja) 多層配線の形成方法
JPS63133647A (ja) 半導体装置の製造方法
JPS6233444A (ja) 多層配線の形成方法
JPH0254659B2 (ja)
JPS61244078A (ja) 超伝導線路の作製方法
JPH03263884A (ja) ジョセフソン集積回路の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term