JPS6235648A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPS6235648A JPS6235648A JP17521185A JP17521185A JPS6235648A JP S6235648 A JPS6235648 A JP S6235648A JP 17521185 A JP17521185 A JP 17521185A JP 17521185 A JP17521185 A JP 17521185A JP S6235648 A JPS6235648 A JP S6235648A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- organic substance
- insulator
- glass transition
- transition point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層・配線の形成方法に関し、さらに詳しくは
集積回路に有用な平坦化を施した多層配線の形成方法に
関するものである。
集積回路に有用な平坦化を施した多層配線の形成方法に
関するものである。
従来から、異方性ト０ライエ、チングによる導体の加工
とリフトオフを用いた絶縁体の埋め込みとを組合せた多
層配線の形成方法は、異方性ｒライエツチングにより高
精度のパターニングが可能なこと、リフトオフによりセ
ルファジィンメントで平坦化が可能であることから、集
積回路に適した方法として注目を集めている。この方法
を第２図（、）〜（、）を用いて工程順に説明する。第
２図（＆）に示すように、絶縁基板上２１上に蒸着法や
スパッタ法により第１の導体２２を被着する。次に、第
２図（ｂ）に示すように、通常の７オトレジストエ程に
より形成したエツチングマスク２３を用いて反応性スパ
ッタエツチング法により第１の導体２２を加工し、下部
配線を形成する。次に、第２図（ｃ）に示すように、エ
ツチングマスク２３を残したｔま第１の絶縁体２４を第
１の導体２２と同一の高さまで蒸着し、引き続きリフト
オンすると第２図（ｄ）に示すような平坦化され九下部
配線が得られる。次に、第２図（。）に示すように、基
板表面に蒸着法やスバ、り法で第２の絶縁体２５を被着
した後、下部配線の場合と同様な方法で第２の導体２６
からなる上部配線を形成する。この方法では、第２図（
、）に示した第１の絶縁体２４の蒸着の工程で、基板に
入射する絶縁体分子が基板の法線に対して角度分散をも
つ丸めに、エツチングマスク２３シよびこの上に成長す
る第１の絶縁体２４のシャドー効果を受けて第１の導体
２２の周囲に溝を生じる。そのため、第２図（、）に示
すように第２の絶縁体２５１．第２の導体２６のステ、
プカバレ、ジが不完全となり、第１の導体２２と第２の
導体２６との間で電気的にショートしたシ、第２の導体
２６が断線するという問題を生じる。
とリフトオフを用いた絶縁体の埋め込みとを組合せた多
層配線の形成方法は、異方性ｒライエツチングにより高
精度のパターニングが可能なこと、リフトオフによりセ
ルファジィンメントで平坦化が可能であることから、集
積回路に適した方法として注目を集めている。この方法
を第２図（、）〜（、）を用いて工程順に説明する。第
２図（＆）に示すように、絶縁基板上２１上に蒸着法や
スパッタ法により第１の導体２２を被着する。次に、第
２図（ｂ）に示すように、通常の７オトレジストエ程に
より形成したエツチングマスク２３を用いて反応性スパ
ッタエツチング法により第１の導体２２を加工し、下部
配線を形成する。次に、第２図（ｃ）に示すように、エ
ツチングマスク２３を残したｔま第１の絶縁体２４を第
１の導体２２と同一の高さまで蒸着し、引き続きリフト
オンすると第２図（ｄ）に示すような平坦化され九下部
配線が得られる。次に、第２図（。）に示すように、基
板表面に蒸着法やスバ、り法で第２の絶縁体２５を被着
した後、下部配線の場合と同様な方法で第２の導体２６
からなる上部配線を形成する。この方法では、第２図（
、）に示した第１の絶縁体２４の蒸着の工程で、基板に
入射する絶縁体分子が基板の法線に対して角度分散をも
つ丸めに、エツチングマスク２３シよびこの上に成長す
る第１の絶縁体２４のシャドー効果を受けて第１の導体
２２の周囲に溝を生じる。そのため、第２図（、）に示
すように第２の絶縁体２５１．第２の導体２６のステ、
プカバレ、ジが不完全となり、第１の導体２２と第２の
導体２６との間で電気的にショートしたシ、第２の導体
２６が断線するという問題を生じる。
これらの問題を改善する方法として、ニス・コサ力（Ｓ
、 Ｋｏｓａｋａ ）等によって１９８５年３月に発表
されたアイ・イー・イー・イー・トランズアクシ璽ンズ
・オン・マグネティックス（ＩＥＥＥＴｒａｎｓａｅｔ
ｉｏｎｓ ｏｎ Ｍａｇｎ＠ｔｉａｍ ）の第ＭＡＧ−
２１巻第２号１０２〜１０９頁で示された提案などがあ
る。この方法の主要工程を第３図（ａ）〜（ｄ）を用い
て説明する。
、 Ｋｏｓａｋａ ）等によって１９８５年３月に発表
されたアイ・イー・イー・イー・トランズアクシ璽ンズ
・オン・マグネティックス（ＩＥＥＥＴｒａｎｓａｅｔ
ｉｏｎｓ ｏｎ Ｍａｇｎ＠ｔｉａｍ ）の第ＭＡＧ−
２１巻第２号１０２〜１０９頁で示された提案などがあ
る。この方法の主要工程を第３図（ａ）〜（ｄ）を用い
て説明する。
まず、第３図（ａ）に示すように第２図（、）〜（ｄ）
と基本的に同じ方法を用いて絶縁基板３１上に第１の絶
縁体３２で平坦化され九第１の導体３３からなる下部配
線を形成する。次に、第３図（ｂ）に示すように基板上
にＳＯＧ ３４ （東京応化製５１０２系被膜形成用塗
布液）をスピン塗布し、窒素雰囲気中２００℃で３０分
間熱処理する。引き続き、反応性ス・母ツタエツチング
法でＳＯＧ ３４を第１の導体３３表面までエツチング
除去すると、第１の絶縁体３２と第１の導体３３との間
の溝がＳＯＧ ３４で埋め込まれた第３図（ｃ）に示す
ような構造が得られる。次に、第３図（ｄ）に示すよう
に、順次第２の絶縁体３５、第２の導体３６をそれぞれ
蒸着、スパッタし、その後筒２の導体３６を・９ターニ
ングして上部配線を形成する。この方法では、第３図（
ｅ） Ｋ示すように第１の導体３３の周囲の溝は第２図
（ｄ）の場合と比べである・程度緩和される。
と基本的に同じ方法を用いて絶縁基板３１上に第１の絶
縁体３２で平坦化され九第１の導体３３からなる下部配
線を形成する。次に、第３図（ｂ）に示すように基板上
にＳＯＧ ３４ （東京応化製５１０２系被膜形成用塗
布液）をスピン塗布し、窒素雰囲気中２００℃で３０分
間熱処理する。引き続き、反応性ス・母ツタエツチング
法でＳＯＧ ３４を第１の導体３３表面までエツチング
除去すると、第１の絶縁体３２と第１の導体３３との間
の溝がＳＯＧ ３４で埋め込まれた第３図（ｃ）に示す
ような構造が得られる。次に、第３図（ｄ）に示すよう
に、順次第２の絶縁体３５、第２の導体３６をそれぞれ
蒸着、スパッタし、その後筒２の導体３６を・９ターニ
ングして上部配線を形成する。この方法では、第３図（
ｅ） Ｋ示すように第１の導体３３の周囲の溝は第２図
（ｄ）の場合と比べである・程度緩和される。
しかしながら第３図（ｂ）の工程で、溝の上部における
ＳＯＧ ３４の平坦性はＳＯＧ ３４の膜厚を増加させ
ることによル改善されるが、実際には反応性スノ母ッタ
エ、チングにおいてエツチング深さを制御しなければな
らないことから多少平坦性を損ってもＳＯＧ ３４をあ
る程度薄く塗布する必要がある＠その場合には、エツチ
ングによｆｉ ８０Ｇ ３４表面の凹形状が溝部まで転
写されるためＳＯＧ ３４を第１の導体３３と同じ高さ
だけ残すのは難しい。また、第１の絶縁体３２が一般に
よく用いられる５ｔｏ２やＳｉＯの場合、５ＯＧ３４の
第１の絶縁体３２に対するエツチング選択性が小さく、
多少のオーバーエツチングにより第１の絶縁体３２もか
なシエ、テングされる。
ＳＯＧ ３４の平坦性はＳＯＧ ３４の膜厚を増加させ
ることによル改善されるが、実際には反応性スノ母ッタ
エ、チングにおいてエツチング深さを制御しなければな
らないことから多少平坦性を損ってもＳＯＧ ３４をあ
る程度薄く塗布する必要がある＠その場合には、エツチ
ングによｆｉ ８０Ｇ ３４表面の凹形状が溝部まで転
写されるためＳＯＧ ３４を第１の導体３３と同じ高さ
だけ残すのは難しい。また、第１の絶縁体３２が一般に
よく用いられる５ｔｏ２やＳｉＯの場合、５ＯＧ３４の
第１の絶縁体３２に対するエツチング選択性が小さく、
多少のオーバーエツチングにより第１の絶縁体３２もか
なシエ、テングされる。
特に、この問題は第１の導体３３の膜厚が大きい配線の
構造で顕著である。
構造で顕著である。
本発明の目的は、このような従来の欠点を取）除いた、
多層配線の形成方法を提供することにある。
多層配線の形成方法を提供することにある。
本発明は絶縁基板上に第１の導体を被着した後、この第
１の導体をエツチングマスクを用いて異方性ドライエ、
テンダ法で／母ターニングし、前記工、テングマスクを
残したまま第１の絶縁体を前記第１の導体と同じ膜厚だ
け被着し、これをリフトオフする工程と、前記第１の導
体および前記第１の絶縁体上に粘性を有する低ガラス転
移点の有機物を塗布し喪後、前記有機物をガラス転移点
以上の温度で熱処理して表面を平坦にする工程と、酸素
ｆ２ズマ処理により前記第１の導体の周囲に発生した溝
の前記有機物を残して前記有機物を灰化除去する工程と
を行うことを特徴とする多層配線の形成方法である。
１の導体をエツチングマスクを用いて異方性ドライエ、
テンダ法で／母ターニングし、前記工、テングマスクを
残したまま第１の絶縁体を前記第１の導体と同じ膜厚だ
け被着し、これをリフトオフする工程と、前記第１の導
体および前記第１の絶縁体上に粘性を有する低ガラス転
移点の有機物を塗布し喪後、前記有機物をガラス転移点
以上の温度で熱処理して表面を平坦にする工程と、酸素
ｆ２ズマ処理により前記第１の導体の周囲に発生した溝
の前記有機物を残して前記有機物を灰化除去する工程と
を行うことを特徴とする多層配線の形成方法である。
次に本発明の一実施例を示す。
まず、第１図（ａ）に示すように表面を二酸化ケイ素８
１０２などの絶縁体で被覆した絶縁基板ｌｌ上に、蒸着
法やス・譬、夕法によりアルミニワム（ｋｌ） 、 Ａ
ｔ合金などからなる第１の導体１２を４００ ｎｍ被着
する。次に、第１図（ｂ）に示すように通常のフォトレ
ジスト工程で形成したＡＺ１３５０Ｊ （シアプレー社
製４ジ型フォトレジス） ） １．２μｍからなるエッ
チングマスク１３ヲ用いて、四塩化炭素（ＣＣｌ２ ）
をエツチングガスとする反応性スｉ？ツタエツチング法
により第１の導体１２を異方性エツチングして下部配線
を形成する。引き続き、第１図（Ｃ）に示すようにエツ
チングマスク１３を残したまま５ｉ０２、−酸化ケイ素
（Ｓｉｎ）などからなる第１の絶縁体１４を４００ｎｍ
蒸着などの指向性の良い成膜法で被着し、エツチングマ
スク１３をアセトン中の超音波処理でリフトオンすると
第１図（ｄ）に示すような平坦化された下部配線が得ら
れる。次に、第１図（、）に示すように、粘性を有する
低ガラス転移点の有機物１５としてＡＺ１３５０Ｊを用
いて基板表面に５００ ｎｍスピン塗布し、窒素雰囲気
中２００℃で３０分間熱処理して、第１図（ｆ）に示す
ように有機物１５表面を平坦にする。
１０２などの絶縁体で被覆した絶縁基板ｌｌ上に、蒸着
法やス・譬、夕法によりアルミニワム（ｋｌ） 、 Ａ
ｔ合金などからなる第１の導体１２を４００ ｎｍ被着
する。次に、第１図（ｂ）に示すように通常のフォトレ
ジスト工程で形成したＡＺ１３５０Ｊ （シアプレー社
製４ジ型フォトレジス） ） １．２μｍからなるエッ
チングマスク１３ヲ用いて、四塩化炭素（ＣＣｌ２ ）
をエツチングガスとする反応性スｉ？ツタエツチング法
により第１の導体１２を異方性エツチングして下部配線
を形成する。引き続き、第１図（Ｃ）に示すようにエツ
チングマスク１３を残したまま５ｉ０２、−酸化ケイ素
（Ｓｉｎ）などからなる第１の絶縁体１４を４００ｎｍ
蒸着などの指向性の良い成膜法で被着し、エツチングマ
スク１３をアセトン中の超音波処理でリフトオンすると
第１図（ｄ）に示すような平坦化された下部配線が得ら
れる。次に、第１図（、）に示すように、粘性を有する
低ガラス転移点の有機物１５としてＡＺ１３５０Ｊを用
いて基板表面に５００ ｎｍスピン塗布し、窒素雰囲気
中２００℃で３０分間熱処理して、第１図（ｆ）に示す
ように有機物１５表面を平坦にする。
引き続き有機物１５を酸素プラズマにより＠１の導体１
２表面まで灰化除去すると、第１の導体１２の周囲の溝
が有機物１５で埋め込まれた第１図（ｇ）のような構造
が得られる。次に第１図（ｈ）に示すように項次５ｉｏ
２．ｓｉｏなどからなる第２の絶縁体１６を４００ ｎ
ｍ 、 Ａｔ、 Ａｔ合金などからなる第２の導体１７
を５００ ｎｍ蒸着やス・４．夕法により被着し、第１
図（ｂ）と同様な方法で第２の導体１７をノター二ンダ
して上部配線を形成する。この方法により第１図（ｇ）
の工程の後、第１の導体１２の周囲の溝は有機物１５に
よってほぼ完全に埋め込まれた。また、この方向では、
有機物１５の酸素プラズマ灰化の際、下地の第１の導体
１２および第１の絶縁体１４に対する有機物１５の選択
比がきわめて大きいことから、これらの下地はほとんど
エツチングされなかった。
２表面まで灰化除去すると、第１の導体１２の周囲の溝
が有機物１５で埋め込まれた第１図（ｇ）のような構造
が得られる。次に第１図（ｈ）に示すように項次５ｉｏ
２．ｓｉｏなどからなる第２の絶縁体１６を４００ ｎ
ｍ 、 Ａｔ、 Ａｔ合金などからなる第２の導体１７
を５００ ｎｍ蒸着やス・４．夕法により被着し、第１
図（ｂ）と同様な方法で第２の導体１７をノター二ンダ
して上部配線を形成する。この方法により第１図（ｇ）
の工程の後、第１の導体１２の周囲の溝は有機物１５に
よってほぼ完全に埋め込まれた。また、この方向では、
有機物１５の酸素プラズマ灰化の際、下地の第１の導体
１２および第１の絶縁体１４に対する有機物１５の選択
比がきわめて大きいことから、これらの下地はほとんど
エツチングされなかった。
以上実施例では、有機物としてＡＺ１３５０ Ｊを使用
したが、他のレジストはもとよシ、各種の粘性を有する
低ガラス転移点の有機物を用いることができる。また、
第１．第２の導体１２．１７としてＡｔ。
したが、他のレジストはもとよシ、各種の粘性を有する
低ガラス転移点の有機物を用いることができる。また、
第１．第２の導体１２．１７としてＡｔ。
Ａｔ合金などの常伝導体を用いた場合について説明した
が、Ｎｂ、Ｎｂ合金などの超伝導体でも同様な結果が得
られる。ただし、導体材料に依存して最適な異方性ドラ
イエツチング法およびエツチングガスが必要であること
は言うまでもない。さらに、本発明の基本的な工程はジ
ョセフソン接合の形成にも適用できる。たとえば、第１
図（＆）の工程で、絶縁基板ｌｌ上に下部電極、トンネ
ルバリヤおよびここで第１の導体１２に相当する上部電
極からなる三層構造の接合構成層を形成し、第１図（ｂ
）の工程で上部電極を選択的にエツチングする。第１図
（ｌりから（ｆ）の工程を経て、上部電極を真空中でス
・臂ツメクリーニングした後、真空を保持したまま超伝
導体を被着し、第１図（ｇ）の第２の導体１７と同様に
１？ターニングして上部配線を形成する。
が、Ｎｂ、Ｎｂ合金などの超伝導体でも同様な結果が得
られる。ただし、導体材料に依存して最適な異方性ドラ
イエツチング法およびエツチングガスが必要であること
は言うまでもない。さらに、本発明の基本的な工程はジ
ョセフソン接合の形成にも適用できる。たとえば、第１
図（＆）の工程で、絶縁基板ｌｌ上に下部電極、トンネ
ルバリヤおよびここで第１の導体１２に相当する上部電
極からなる三層構造の接合構成層を形成し、第１図（ｂ
）の工程で上部電極を選択的にエツチングする。第１図
（ｌりから（ｆ）の工程を経て、上部電極を真空中でス
・臂ツメクリーニングした後、真空を保持したまま超伝
導体を被着し、第１図（ｇ）の第２の導体１７と同様に
１？ターニングして上部配線を形成する。
本発明によれば、第１の導体および第１の導体上に塗布
形成した有機物を低温で熱処理して流動化し表面の平坦
化を図るため、比較的薄い有機物を用いて第１の導体の
周囲の溝を制御性よく埋め込んだ下部配線の平坦４ヒが
可能となシ、また、この有機物は酸素プラズマで灰化除
去されることから、第１の導体および第１の絶縁体に対
して充分な選択性よく処理することができる。
形成した有機物を低温で熱処理して流動化し表面の平坦
化を図るため、比較的薄い有機物を用いて第１の導体の
周囲の溝を制御性よく埋め込んだ下部配線の平坦４ヒが
可能となシ、また、この有機物は酸素プラズマで灰化除
去されることから、第１の導体および第１の絶縁体に対
して充分な選択性よく処理することができる。
したがって、本発明によれば、簡単で制御性に優れた下
部配線の平坦化方法により上部、下部配線間のショート
や上部配線の断線のない多層配線を形成することができ
る効果を有するものである。
部配線の平坦化方法により上部、下部配線間のショート
や上部配線の断線のない多層配線を形成することができ
る効果を有するものである。
第１図（＆）〜（ｈ）は本発明の多層配線の形成方法を
工程順に示す配線の断面図、第２図（ａ）〜（、）は従
来の多層配線の形成方法を工程順に示す断面図、第３図
（、）〜（ｄ）は従来の改善された多層配線の形成方法
の主要工程を工程順に示す断面図である。 図において、１１は絶縁基板、１２は第１の導体、１３
ｕ工、テングマスク％１４Ｖｉ第１の絶縁体、１５は有
機物、１６は第２の絶縁体、１７は第２の導体でらる。
工程順に示す配線の断面図、第２図（ａ）〜（、）は従
来の多層配線の形成方法を工程順に示す断面図、第３図
（、）〜（ｄ）は従来の改善された多層配線の形成方法
の主要工程を工程順に示す断面図である。 図において、１１は絶縁基板、１２は第１の導体、１３
ｕ工、テングマスク％１４Ｖｉ第１の絶縁体、１５は有
機物、１６は第２の絶縁体、１７は第２の導体でらる。
Claims (1)
- （１）絶縁基板上に第１の導体を被着した後、この第１
の導体をエッチングマスクを用いて異方性ドライエッチ
ング法でパターニングし、前記エッチングマスクを残し
たまま第１の絶縁体を前記第１の導体と同じ膜厚だけ被
着し、これをリフトオフする工程と、前記第１の導体お
よび前記第１の絶縁体上に粘性を有する低ガラス転移点
の有機物を塗布した後、前記有機物をガラス転移点以上
の温度で熱処理して表面を平坦にする工程と、酸素プラ
ズマ処理により前記第１の導体の周囲に発生した溝の前
記有機物を残して前記有機物を灰化除去する工程とを行
うことを特徴とする多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17521185A JPS6235648A (ja) | 1985-08-09 | 1985-08-09 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17521185A JPS6235648A (ja) | 1985-08-09 | 1985-08-09 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235648A true JPS6235648A (ja) | 1987-02-16 |
Family
ID=15992235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17521185A Pending JPS6235648A (ja) | 1985-08-09 | 1985-08-09 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235648A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577128A (en) * | 1980-06-16 | 1982-01-14 | Fujitsu Ltd | Coating method for resin film |
-
1985
- 1985-08-09 JP JP17521185A patent/JPS6235648A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577128A (en) * | 1980-06-16 | 1982-01-14 | Fujitsu Ltd | Coating method for resin film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4035276A (en) | Making coplanar layers of thin films | |
| US4624740A (en) | Tailoring of via-hole sidewall slope | |
| JPS61180458A (ja) | 半導体装置の製造方法 | |
| JPS6235648A (ja) | 多層配線の形成方法 | |
| JPS63291436A (ja) | 半導体装置の製造方法 | |
| US5554884A (en) | Multilevel metallization process for use in fabricating microelectronic devices | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| JPH01212439A (ja) | 層間膜の加工法 | |
| JPS6233444A (ja) | 多層配線の形成方法 | |
| JPS63192283A (ja) | 超伝導線路の形成方法 | |
| KR0124641B1 (ko) | 반도체장치 제조방법 | |
| JPS61208879A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPH01186657A (ja) | 半導体装置の製造方法 | |
| JPH0530310B2 (ja) | ||
| JPH03156915A (ja) | 多層レジスト法によるパターン形成方法 | |
| KR0159647B1 (ko) | 전기 도금에 의한 금속층 형성 방법 | |
| JPH055386B2 (ja) | ||
| JPS62165379A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0337857B2 (ja) | ||
| KR950021353A (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| JPS61194837A (ja) | 構造化された表面を電気絶縁し平らにする方法 | |
| JPS6315457A (ja) | 半導体装置の製造方法 | |
| JPH1187310A (ja) | 緩やかな傾斜を有する酸化膜パターン形成のための半導体素子の製造方法 | |
| JPH04343228A (ja) | 半導体装置の製造方法 | |
| JPH06260504A (ja) | 薄膜トランジスタの製造方法 |