JPH01186657A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の製造方法に関し、特に、超電導
体材料を用いた配線、コンタクト電極の形成方法に関す
るものである。

従来の技術　　。

従来の基板にバイアス電位を印加しないスパッタ法によ
って超電導材料による配線の形成を行つた場合は、第３
図のようなものであった。即ち、第３図は普通に絶縁物
膜を形成した後にドライエツチングを行い、更に超電導
体材料による配線の形成を行った場合のカバレッジを示
す図である。

同図において、３Ｑは半導体基板、３１は絶縁物膜、３
２は超電導材料による配線、３３はコンタクトホール、
３４は超電導体材料による配線が薄くなったくびれ先部
分を示す。

近年必要とされているサブミクロンサイズのエツチング
加工技術では、寸法制御性の悪いウェットエツチングよ
りも、寸法制御性の良い異方性ドライエツチングが用い
られている。ドライエツチングでは、微小で急峻な微細
加工が可能である。

第３図は、前述した従来方法によりサブミクロンサイズ
のコンタクトホールまたはスルーホールドをドライエツ
チングによって開けた後、超電導体材料による配線を形
成した状態を示す図であるが、カバレッジが悪いため、
配線の膜厚が薄くなりくびれ部分３４が生じている。

発明が解決しようとする課題 しかしながら、上記のような方法では、くびれ部分で断
線が生じやすいとともに、くびれ部分では電流密度が増
大し、容易に臨界電流密度を超えるため超電導状態が破
壊され、その部分は、高抵抗化・発熱し破壊するという
問題点を有していた。

本発明はかかる点に鑑み、超電導体材料による配線を形
成する際、カバレッジがよく、くびれ部分が少なく、超
電導状態を保持し、配線として使用せしめる半導体装置
の製造方法を提供することを目的とする。

課題を解決するだめの手段　。

本発明の半導体装置の製造方法は、超電導体材料による
配線をバイアススパッタ法、またはスパッタ堆積工程と
エツチング工程を共にぐシ返して行うことによって堆積
形成することを特徴とする半導体装置の製造方法である
。

作　　用 本発明は、前述した形成方法によシ超電導体材料による
配線をスパッタ法によって形成する際に、基板側にバイ
アス電位を印加することによって、スパッタ堆積とエツ
チングとを同時に行うバイアススパッタ法を用いる。こ
の時、エツチング工程には、角度依存性があるために堆
積する膜は平坦化が進み、微小段差上にもくびれだ部分
が生じることなくカバレッジが良好となる。

また、スパッタ堆積とエツチングをくり返して、膜堆積
を行う場合、スパッタ堆積によって生じたくびれ部分の
下側へは、Ａｒイオン等のエツチングガスが入りにくい
ため、くびれ部分の上側のみをエツチングすることがで
きる条件を選ぶことができる。この工程をくり返すこと
によってカバレッジの良好な堆積膜を形成することがで
きる。

以上の作用によって、超電導材料による配線を形成する
際、くびれ部分を緩和することができるために、電流密
度の高い部分を少なくさせることができ、臨界電流密度
に達しにくくなり、超電導状態の破壊を防ぐことができ
る。

実施例 （実施例１） 第１図は本発明の第１の実施例における半導体装置の製
造方法を説明する図である。第１図において、１０はシ
リコン等の半導体集積回路用基板、１１は膜厚的ｏ、ａ
ｐｍの３１０２膜、１２はＹ−Ｂａ−Ｃｕ−０系超を導
体＆線、１３はＳｉｏ２膜１２膜形２された直径０．８
μｍのコンタクトホールである。

半導体装置の製造工程において配線を形成する際、異方
性ドライエツチングを用いて、膜厚的０．８μｍのＳ　
ｉＯ２膜１１に、直径０．８μｍのコンタクトホー／Ｌ
／１３を開けた後、Ｙ−Ｂａ−Ｃｕ−０系超電導体１２
を基板１１側知バイアス電位を追加して、スパッタ堆積
とエツチングが同時に進む方法を用いる。このように、
堆積膜の平坦化が可能なバイアススパッタ法を用いるこ
とによって、くびれ部分のカバレッジが改善されるため
、電流密度が小さくなり、臨界電流密度に達しにくくな
り、超電導状態は保持されやすくなシ、超電導状態の破
壊が起こりにくくなる。

（実施例２） 第２図は本発明の第２の実施例における半導体装置の製
造方法を説明する図である。第２図（、）は、スパッタ
堆積とエツチングをくり返して超電導体材料を堆積する
際、最初のスパッタ堆積を終了したことを示す図である
。同図において、２０は半導体基板、２１は膜厚的Ｏ，
Ｓμｍの３１０２絶物膜、２２は膜厚０．４ｐｍ　のＹ
−Ｂａ−Ｃｕ−０系超電導堆積膜、２３は直径０．８μ
ｍのコンタクトホール、２４はカバレッジが悪く堆積膜
が薄くなシ〈びれだ部分である。同図の構造のままでは
、薄くくびれだ部分の電流密度が高くなシ、超電導状態
が破壊され易いという問題点がある。

次に、第２図（ロ）はスパッタ堆積した膜２２の平坦部
分を０．１μｍまでエツチングして膜２６を形成したこ
とを示す図である。コンタクトホー）Ｖ２３の中へはＡ
ｒイオン等のエツチングガスが入シにくいため、底部に
比ベオーパハングとなっている部分２２ａを強くエツチ
ングする条件を選ぶことが可能である。

第２図（Ｃ）は、上述の工程によって、コンタクトホー
ル２３の底部がある程度埋め込まれた後、第２回めのＹ
−Ｂａ−Ｃｕ−０系超電導体材料を堆積したことを示す
図である。

同図において、２５は平坦部分を０．１μｍまでエツチ
ングされた第１囲めに堆積されたＹ−Ｂａ−Ｃｕ−○系
超電導体堆積膜、２６は第２回めに堆積された膜厚０．
３　ｐ　ｍのＹ−Ｂａ−Ｃｕ−Ｑ系超電導体堆積膜であ
る。

同図では、第２図（ｂ）の工程において、コンタクトホ
ール底部にある程度Ｙ−Ｂａ−Ｃｕ−０系超電導体体料
膜が堆積しているため、アスペクト比が小さくなり、第
２回めに堆積したＹ−Ｂａ−Ｃｕ−０系超電導体材料膜
はカバレッジが良好である。

ここでは、スパッタ堆積とエツチングを共に１回とした
が、２回以ド〈シ返してもよい。

また、基板にバイアス電位を印加しながら行うバイアス
スパッタ法において、堆積始めは、バイアス電位を印加
せず堆積が逓む程バイアヌ電位を強くすることによって
、半導体基板に形成された素子へのダメージを軽減する
こともできる。このように、バイアス電位を連続的に変
化させることは、好都合となる。

なお、本実施例ではＹ−Ｂａ−Ｃｕ−０系超電導体材料
としたが、他のセラミック系、金属系の超電導材料とし
てもよい、また、通常バイアススパッタ法では、大面積
（１０μｍ×１０μｍ）上に堆積をした場合、段差部分
が残るので、エッチバック法等によって平坦化してもよ
い。

発明の詳細 な説明したように、本発明によれば、バイアススパッタ
法を用いることによって、超電導体材料による配線のカ
バレッジを良好にし、電流密度が高くなる領域を緩和す
ることができるため、臨界電流密度を超えにくくなり、
安定した超電導状態を保持することができ、その実用的
効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例のバイアススパッタを用いて
超電導体材料による配線を有する半導体装置の製造方法
を説明する断面図、第２図は本発明の第２の実施例によ
るスパッタ堆積とエツチングをくり返すことによって超
電導体材料による配線を有する半導体装置の製造方法を
説明する工程断面図、第３図は従来のスパッタ法による
超電導体材料による配線を有する半導体装置の製造方法
を説明する断面図である。 １０　、２０・・・・・・半導体基板、１１．２１・・
・・・・Ｓｉ○２絶縁物膜、１２　、２２−・・−Ｙ−
Ｂａ−Ｃｕ　−０系超電導体材料による配線、１３．２
３・・・・・・コンタクトホール、２４・・・・・・薄
くくびれた部分、２５・・・・・・第１回めのＹ−Ｂａ
−Ｃｕ−０系堆積膜をエツチングした膜、２６・・・・
・・第２回めに堆積されたＹ−Ｂａ−Ｃｕ−０系堆積膜
。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 （ａ、） （ｂン 第　２７　　　　　　　　　　　　　とＣ）第３図

Claims (2)

【特許請求の範囲】
1. （１）超電導体材料による配線をスパッタ法によって形
   成する際に、基板側にバイアス電位を印加しながら前記
   配線の堆積を行うことを特徴とする半導体装置の製造方
   法。
2. （２）超電導体材料による配線をスパッタ法によって形
   成する際に、薄膜堆積工程とエッチング工程を少なくと
   も一回以上くり返すことを特徴とする半導体装置の製造
   方法。