JP4917205B2 - 電気的に安定化された薄膜高温超伝導体及びその製造方法 - Google Patents

電気的に安定化された薄膜高温超伝導体及びその製造方法 Download PDF

Info

Publication number
JP4917205B2
JP4917205B2 JP2000565572A JP2000565572A JP4917205B2 JP 4917205 B2 JP4917205 B2 JP 4917205B2 JP 2000565572 A JP2000565572 A JP 2000565572A JP 2000565572 A JP2000565572 A JP 2000565572A JP 4917205 B2 JP4917205 B2 JP 4917205B2
Authority
JP
Japan
Prior art keywords
layer
metal substrate
thin film
insulating buffer
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000565572A
Other languages
English (en)
Other versions
JP2002522927A5 (ja
JP2002522927A (ja
Inventor
ヴィリー パウル
マーカン チェン
Original Assignee
エー ビー ビー リサーチ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エー ビー ビー リサーチ リミテッド filed Critical エー ビー ビー リサーチ リミテッド
Publication of JP2002522927A publication Critical patent/JP2002522927A/ja
Publication of JP2002522927A5 publication Critical patent/JP2002522927A5/ja
Application granted granted Critical
Publication of JP4917205B2 publication Critical patent/JP4917205B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/20Permanent superconducting devices
    • H10N60/203Permanent superconducting devices comprising high-Tc ceramic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661Processes performed after copper oxide formation, e.g. patterning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/30Devices switchable between superconducting and normal states

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Description

【0001】
〔技術分野〕
本発明は、高温超伝導体(HTS)の技術的用途に関する。本発明は、平らな金属基板に被着された超伝導層を有する電気的に安定化された薄膜高温超伝導体に関する。かかる薄膜HTSは、例えば1996年10月21〜24日に札幌で開催された超伝導に関する国際シンポジウム(ISS’96)で発表されたK. Hasegawa 氏の論文“In-plane Aligned YBCO Thin Film Tape Fabricated by Pulsed Laser Deposition ”(議事録745〜748頁)で知られている。
【0002】
本発明は又、かかるHTSの製造方法に関する。
【0003】
〔従来の技術〕
高温超伝導体(HTS)を例えば故障電流制限器(FCL)において信頼性をもって高電力で適用するためには、製造に関連した材料の不均質性に起因して超伝導体の急冷中に生じ、素子の機能を損なう場合のあるいわゆるホットスポット(hot spot)の形成を阻止する信頼性のある電気バイパスを超伝導体に設けることが必要不可欠である。HTS層に平らな層の形態で被着されるAu又はAgの層の形態のかかるバイパスは、応用超伝導に関するIEEE議事録第7巻(828〜831頁)所収のB. Gromoll氏等の論文“Resistive Current Limiter with YBCO Films ”に記載されている。
【0004】
バイパスは、HTSの急冷時に別の高電流経路として機能することにより電圧分布を均一化させるようになっている。これにより、ホットスポットの形成を阻止できる。かかるバイパスの最低条件は、(1)HTSとの電気的接触が良好であること、(2)温度上昇を制限する上で適当な熱容量があることである。
【0005】
上記印刷物では、長尺Y−123(YBCO)の高品質薄膜をパルスレーザ蒸着法(PLD)によりどのようにすれば代表的な金属(例えば、ハステロイの)基板に被着できるかについての方法が記載されている。しかしながら、この場合、基板の酸化及び2つの層相互の化学反応を阻止するために例えばイットリウム安定化二酸化ジルコニウム(YSZ)のバッファ層が基板とHTSとの間に設けられる。したがって、HTSとその下に位置する基板との間には、電気的バイパスとして好適な電気的接触は得られない。
【0006】
〔発明の概要〕
したがって、本発明の目的は、支持基板が電気的バイパスとして用いられる電気的に安定化された薄膜高温超伝導体を製造すること及びその製造方法を提供することにある。
【0007】
最初に述べた形式のHTSの場合、この目的は、超伝導層が基板の反対側の超伝導層の表面に被着された平らな導電層を介して基板の表面全体に分布されるような仕方で基板に電気的に接触することにより達成される。HTS層とその下に位置する金属基板との接触が表面全体に分布して生じるので、任意の時点で素子の任意の箇所においてホットスポットの形成を阻止できる多くの電流バイパス路が表面全体にわたり分布して得られる。
【0008】
本発明による第1の実施形態は、接触用開口が超伝導層及びその下層のバッファ層の領域に亘って分布するように配置され、この開口が下層の基板を露出させ、さらに導電性層が接触用開口の領域において露出した基板に接触導通し、接触用開口は、超伝導層及び/又はバッファ層を除去することによって生成されることによって特徴付けられる。電流を伝えるのに有効な断面を不必要に減少させないで、バイパスとして作用する基板によって、ホットスポットが高信頼度で阻止されるような仕方で在来のマスクエッチング方法によって、接触用開口の数及び分布を最適化することができる。
【0009】
本発明による第2の実施形態は、接触用開口が、超伝導層及び/又はバッファ層の被着中に、被覆或いはシャドウすることによって生じる点に特徴付けられる。この場合、接触用開口の生成中に追加のマスキング及びエッチング工程を省略可能である。
【0010】
本発明による電気的に安定化された薄膜高温超伝導体を製造するための方法は、第1の工程において、電気的絶縁バッファ層を金属基板の全領域に被着し、第2の工程において、超伝導層を電気的に導電性のバッファ層の全領域に被着し、第3の工程において、好ましくはマスクエッチング方法によって接触用開口を領域の種々の箇所において2つの被着された層内に生成し、この接触開口を通じて基板を上から自由にアクセス可能とし、第4の工程において、超伝導層の領域と接触し、且つ接触用開口を通じてこれを露出した基板に接続する導電性層を全領域に被着する。
【0011】
別の実施形態は、第1の工程において、シャドウイングのために溝の底が部分的に被覆されていないままで接触用開口を形成するように選択される第1方向からの直接的な被着によって、電気的絶縁バッファ層を基板の領域に被着し、第2の工程において、第1方向からの直接的な被着によって超伝導層を電気的絶縁バッファ層に被着し、第3の工程において、超伝導層の領域に接触し、これを溝の底の接触用開口を通じて露出した基板に接続する導電性層を全領域に被着する。
【0012】
さらなる実施形態は、従属クレームから得られる。
【0013】
以下の説明において、本発明を例示の実施形態について図面を参照して詳細に説明する。
【0014】
〔好ましい実施形態の説明〕
例えば上記の非導電性のYSZのような実証済のバッファ層を、バイパスとして用いられる基板の利点を損なわないで利用できれば特に有利である。かかる解決策の2つの例が図3A〜3F及び図4A〜図4Dに再現されており、各ケースの個々の部分図は、これらの製造における或る工程を示している。
【0015】
図3の好ましい実施形態は、上記印刷物に記載された公知の方法を用いて、金属基板31の表面に次々にバッファ層33(例えば、YSZ、CeO又はY23 から成る)、実際の超伝導層32(例えば、YBCOから成る)を被着させたものである(図3A)。その後、この順番で被着された層の上に、適当なフォトレジスト等から成るマスク層34を被着させ、次にマスク開口部をマスク層34にその表面全体に一様に分布した状態で設けることによってパターン付けする(図3C)。
【0016】
次に、従来型材料除去法、例えばスパッタエッチングを用いてこれらマスク開口部35を介して、2つの下に位置した層32(超伝導層),33(バッファ層)を除去し、かくして基板31の表面に自由に接近できるようにする接触用開口部36を生じさせる(図3D)。マスク層34を除去した後(図3E)、導電層37(例えば、Ag又はAuから成る)を表面全体に被着させて薄膜高温超伝導体30を完成させ(図3F)、この導電層は、接触用開口部36の外で超伝導層32の表面全体に接触し、これを接触用開口部36内の金属基板31に導電接触させる。当然のことながら、基板31の適当な接触が得られるよう接触用開口部36のサイズを選択する必要がある。他方、点接触状態の基板31による適当なバイパス機能が超伝導層の各領域について確保されるように接触用開口部36の数及び分布状態を選択する必要がある。
【0017】
点接触状態の基板は、図4の実施形態にも使用されている。このベースは、好ましくは側壁を備えた溝45の形態の凹みが被覆されるべき領域全体にわたって一様に分布して配置された金属基板41である(図4A)。被覆が施されるべき基板41の表面上には、第1の工程において、第1の方向(図4Aに矢印で示されている)からの局部塗布により絶縁バッファ層43が被着される。第1の方向は、溝45の底部が、側壁による遮蔽(shadowing )に起因して部分的に覆われないままで接触用開口部46(図4A)を形成するように選択される。
【0018】
第2の工程(図4B)において、超伝導層42を第1の方向からの局部塗布により絶縁バッファ層43に被着させる。同じ遮蔽効果により、接触用開口部46は、この塗布工程中も自由な状態のままである。次いで、第3の工程において、導電層44を表面全体に被着させ、この導電層は、超伝導層42の表面に接触し、これを溝45の底部上の接触用開口部46を介してここに露出した金属基板41に導電接続させる。第3の工程中、第1の部分工程において、超伝導層42を覆って露出した接触用開口部46(図4C)を本質的に後に残す第1の導電層44を好ましくは、第1の方向からの局部塗布により被着させるのがよい。次に、第2の部分工程において(図4D)、第1の方向とは異なる第2の方向からの局部塗布により完成状態の導電層44になるよう第1の導電層44′を補強し、それと同時に接触用開口部46を介して金属基板41に導電接続させると、その結果として、最終形態として薄膜高温超伝導体40が得られる。
【0019】
図3及び図4の構成では、電流はかくして、図示の薄膜高温超伝導体の断面の平面に垂直に流れる。
【0020】
以上要するに、本発明により、電気的な安定化が得られるように金属基板を利用すると共に最もばらつきのある材料を基板用として選択できるようにする電気的に安定化された薄膜高温超伝導体が得られる。
【図面の簡単な説明】
【図3A】 HTS層と基板との接触が除去により得られた局部接触用開口部を介して生じる本発明の第1の好ましい実施形態の薄膜HTSの製造の一工程を示す図である。
【図3B】 HTS層と基板との接触が除去により得られた局部接触用開口部を介して生じる本発明の第1の好ましい実施形態の薄膜HTSの製造の一工程を示す図である。
【図3C】 HTS層と基板との接触が除去により得られた局部接触用開口部を介して生じる本発明の第1の好ましい実施形態の薄膜HTSの製造の一工程を示す図である。
【図3D】 HTS層と基板との接触が除去により得られた局部接触用開口部を介して生じる本発明の第1の好ましい実施形態の薄膜HTSの製造の一工程を示す図である。
【図3E】 HTS層と基板との接触が除去により得られた局部接触用開口部を介して生じる本発明の第1の好ましい実施形態の薄膜HTSの製造の一工程を示す図である。
【図3F】 HTS層と基板との接触が除去により得られた局部接触用開口部を介して生じる本発明の第1の好ましい実施形態の薄膜HTSの製造の一工程を示す図である。
【図4A】 HTS層と基板との接触が非被覆又は遮蔽により得られた局部接触用開口部を介して生じる本発明の第2の好ましい実施形態の薄膜HTSの製造の一工程を示す図である。
【図4B】 HTS層と基板との接触が非被覆又は遮蔽により得られた局部接触用開口部を介して生じる本発明の第2の好ましい実施形態の薄膜HTSの製造の一工程を示す図である。
【図4C】 HTS層と基板との接触が非被覆又は遮蔽により得られた局部接触用開口部を介して生じる本発明の第2の好ましい実施形態の薄膜HTSの製造の一工程を示す図である。
【図4D】 HTS層と基板との接触が非被覆又は遮蔽により得られた局部接触用開口部を介して生じる本発明の第2の好ましい実施形態の薄膜HTSの製造の一工程を示す図である。
【符号の説明】
30,40 薄膜HTS(電気的に安定化されている)
31,41 金属基板
32,42 SL層
33,43 バッファ層
34 マスク層
35 マスク開口部
36,46 接触用開口部
37,44,44′ 導電層
45 溝

Claims (6)

  1. 平らな金属基板(31,41)上に被着された超伝導層(32,42)及び前記超伝導層(32,42)と前記金属基板(31,41)との間に設けられた絶縁バッファ層(33,43)を有する電気的に安定化された薄膜高温超伝導体(30,40)において、前記絶縁バッファ層(33,43)が形成されている面とは反対の、前記超伝導層(32,42)の面において、平らな導電層(37,44)が、前記超伝導層(32,42)と電気的に接触した状態で被着され、前記導電層(37,44)は、表面全体に分布した多数の箇所(36,46)で前記金属基板(31,41)に導電接続されていることを特徴とする薄膜超伝導体。
  2. 前記超伝導層(32,42)及びその下に位置する前記絶縁バッファ層(33,43)中に、前記表面全体に分布した複数の接触用開口部(36,46)が設けられ、前記導電層(37,44)は、前記接触用開口部(36,46)の領域内で露出した前記金属基板(31,41)に接触導通していることを特徴とする請求項1記載の薄膜超伝導体。
  3. 前記超伝導層(32,42)は、YBCOから成り、前記絶縁バッファ層(32,43)は、イットリウム安定化二酸化ジルコニウム(YSZ)、CeO又はY203から成ることを特徴とする請求項1又は2記載の薄膜超伝導体。
  4. 請求項1〜3のうち何れか一に記載の電気的に安定化された薄膜高温超伝導体を製造する方法であって、第1の工程において、絶縁バッファ層(33)を金属基板(31)の全面に被着させ、第2の工程において、超伝導層(32)を前記絶縁バッファ層(33)の全面に被着させ、第3の工程において、接触用開口部(36)を被着された前記超伝導層(32)および前記絶縁バッファ層(33)に前記全面の種々の箇所で設け、前記接触用開口部(36)で前記金属基板(31)が露出されるようにし、第4の工程において、前記超伝導層(32)の表面に接触して前記超伝導層(42)を前記接触用開口部(36)を介して露出した前記金属基板(31)に接続させる導電層(37)を全面に被着させることを特徴とする方法。
  5. 請求項1〜3のうち何れか一に記載の電気的に安定化された薄膜高温超伝導体を製造する方法であって、第1の工程において、第1の方向からの局部塗布により絶縁バッファ層(43)を溝(45)が表面全体にわたり分布して設けられた金属基板(41)の表面上に被着させ、前記第1の方向は、前記絶縁バッファ層(43)が、遮蔽手段により前記溝(45)の底部を部分的に覆わないように選択され、第2の工程において、超伝導層(42)を前記第1の方向からの局部塗布により前記絶縁バッファ層(43)に被着させ、第3の工程において、前記超伝導層(42)の表面に接触して前記超伝導層(42)を前記溝(45)の底部上の接触用開口部(46)を介して露出した前記金属基板(31)に接続させる導電層(44)を前記絶縁バッファ層(43)と前記超伝導層(42)とが被着された前記金属基板(41)の全面に被着させることを特徴とする方法。
  6. 前記第3の工程中、第1の工程において、第1の導電層(44′)を前記第1の方向からの局部塗布により前記絶縁バッファ層(43)と前記超伝導層(42)とが被着された前記金属基板(41)に被着させ、第2の工程において、前記第1の方向とは異なる第2の方向からの局部塗布により前記第1の導電層(44′)を補強し、それと同時に前記第1の導電層(44′)を前記接触用開口部(46)を介して前記金属基板(41)に接続することを特徴とする請求項5記載の方法。
JP2000565572A 1998-08-14 1999-08-02 電気的に安定化された薄膜高温超伝導体及びその製造方法 Expired - Fee Related JP4917205B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19836860A DE19836860A1 (de) 1998-08-14 1998-08-14 Elektrisch stabilisierter Dünnschicht-Hochtemperatursupraleiter sowie Verfahren zur Herstellung eines solchen Verfahrens
DE19836860.7 1998-08-14
PCT/CH1999/000359 WO2000010208A1 (de) 1998-08-14 1999-08-02 Elektrisch stabilisierter dünnschicht-hochtemperatursupraleiter sowie verfahren zur herstellung eines solchen supraleiters

Publications (3)

Publication Number Publication Date
JP2002522927A JP2002522927A (ja) 2002-07-23
JP2002522927A5 JP2002522927A5 (ja) 2006-10-05
JP4917205B2 true JP4917205B2 (ja) 2012-04-18

Family

ID=7877522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000565572A Expired - Fee Related JP4917205B2 (ja) 1998-08-14 1999-08-02 電気的に安定化された薄膜高温超伝導体及びその製造方法

Country Status (7)

Country Link
US (1) US6552415B1 (ja)
EP (1) EP1114471B1 (ja)
JP (1) JP4917205B2 (ja)
AU (1) AU4893899A (ja)
DE (2) DE19836860A1 (ja)
DK (1) DK1114471T3 (ja)
WO (1) WO2000010208A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19957981A1 (de) * 1999-12-02 2001-06-07 Abb Research Ltd Hochtemperatursupraleiteranordnung und Verfahren zu deren Herstellung
DE10225935C5 (de) * 2002-06-11 2011-10-06 THEVA DüNNSCHICHTTECHNIK GMBH Vorrichtung zum Leiten von Strom
DE10226391A1 (de) * 2002-06-13 2004-01-08 Siemens Ag Resistiver Strombegrenzer wenigstens einer supraleitenden Leiterbahn
EP1383178B1 (en) * 2002-07-15 2006-11-02 Abb Research Ltd. Superconducting fault current limiter
US7496390B2 (en) * 2004-08-20 2009-02-24 American Superconductor Corporation Low ac loss filamentary coated superconductors
US7582328B2 (en) * 2004-08-20 2009-09-01 American Superconductor Corporation Dropwise deposition of a patterned oxide superconductor
US7463915B2 (en) * 2004-08-20 2008-12-09 American Superconductor Corporation Stacked filamentary coated superconductors
DE102004048644B4 (de) * 2004-10-04 2006-08-10 Siemens Ag Vorrichtung zur resistiven Strombegrenzung mit bandförmiger Hoch-Tc -Supraleiterbahn
DE102004048647B4 (de) 2004-10-04 2006-08-10 Siemens Ag Resistive Strombegrenzereinrichtung mit bandförmiger Hoch-Tc-Supraleiterbahn
DE102004048646B4 (de) * 2004-10-04 2006-08-10 Siemens Ag Supraleitende Strombegrenzereinrichtung vom resistiven Typ mit bandförmiger Hoch-Tc-Supraleiterbahn
DE102004048648B4 (de) * 2004-10-04 2006-08-10 Siemens Ag Vorrichtung zur Strombegrenzung vom resistiven Typ mit bandfömigem Hoch-Tc-Supraleiter
ATE435504T1 (de) 2006-03-02 2009-07-15 Theva Duennschichttechnik Gmbh Resistiver strombegrenzer
DE102006032702B3 (de) 2006-07-14 2007-10-04 Siemens Ag Resistive supraleitende Strombegrenzeinrichtung mit bifilarer Spulenwicklung aus HTS-Bandleitern und Windungsabstandshalter
US7627356B2 (en) * 2006-07-14 2009-12-01 Superpower, Inc. Multifilament AC tolerant conductor with striated stabilizer and devices incorporating the same
EP2284918A1 (en) * 2009-08-13 2011-02-16 Nexans High temperature superconductor, in particular improved coated conductor
JP5597516B2 (ja) * 2010-10-22 2014-10-01 株式会社フジクラ 超電導線材の製造方法
WO2013113125A1 (en) * 2012-02-02 2013-08-08 Christian Lacroix Increased normal zone propagation velocity in superconducting segments
EP2991126B1 (de) 2014-08-25 2016-10-05 Theva Dünnschichttechnik GmbH Verfahren und Vorrichtung zum Herstellen eines Hochtemperatur-Supraleiters
DE102016217671A1 (de) 2016-09-15 2018-03-15 Siemens Aktiengesellschaft Supraleitender Strombegrenzer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6474770A (en) * 1987-09-17 1989-03-20 Fujitsu Ltd Structure of contact between superconductive film and normal conductive film
JPH01171249A (ja) * 1987-12-25 1989-07-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH01186657A (ja) * 1988-01-14 1989-07-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH08335725A (ja) * 1995-06-09 1996-12-17 Nec Corp 超伝導層間のコンタクト構造及びその製造方法
JPH09186300A (ja) * 1995-12-27 1997-07-15 Lg Semicon Co Ltd 半導体メモリセルのキャパシタ構造およびその形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU610260B2 (en) 1987-10-16 1991-05-16 Furukawa Electric Co. Ltd., The Oxide superconductor shaped body and method of manufacturing the same
EP0339801B1 (en) * 1988-03-31 1993-01-27 Mitsui Kinzoku Kogyo Kabushiki Kaisha Superconductive ceramics laminates and method for production thereof
JPH043477A (ja) 1990-04-19 1992-01-08 Furukawa Electric Co Ltd:The セラミックス超電導限流器
JP2968557B2 (ja) * 1990-05-14 1999-10-25 株式会社フジクラ 酸化物超電導導体用基材
CA2056309C (en) * 1990-11-29 1998-06-23 Hideki Shimizu Oxide superconductor magnetic shielding material and method of manufacturing the same
JPH05226706A (ja) 1992-02-17 1993-09-03 Mitsubishi Electric Corp 限流導体
JP3331610B2 (ja) 1992-02-25 2002-10-07 三菱電機株式会社 超電導素子
JPH05251758A (ja) 1992-03-04 1993-09-28 Mitsubishi Electric Corp 酸化物超電導限流導体の製造方法
US6051846A (en) * 1993-04-01 2000-04-18 The United States Of America As Represented By The Secretary Of The Navy Monolithic integrated high-Tc superconductor-semiconductor structure
US5593918A (en) * 1994-04-22 1997-01-14 Lsi Logic Corporation Techniques for forming superconductive lines
JPH0883932A (ja) 1994-09-09 1996-03-26 Sumitomo Electric Ind Ltd 限流素子
DE4434819C5 (de) * 1994-09-29 2004-05-27 Abb Research Ltd. Vorrichtung zur Strombegrenzung
DE19520205A1 (de) * 1995-06-01 1996-12-05 Siemens Ag Resistive Strombegrenzungseinrichtung unter Verwendung von Hoch-T¶c¶Supraleitermaterial
JPH09172206A (ja) 1995-12-18 1997-06-30 Furukawa Electric Co Ltd:The 超電導限流器
DE19634424C2 (de) * 1996-08-26 1998-07-02 Abb Research Ltd Verfahren zur Herstellung eines Strombegrenzers mit einem Hochtemperatursupraleiter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6474770A (en) * 1987-09-17 1989-03-20 Fujitsu Ltd Structure of contact between superconductive film and normal conductive film
JPH01171249A (ja) * 1987-12-25 1989-07-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH01186657A (ja) * 1988-01-14 1989-07-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH08335725A (ja) * 1995-06-09 1996-12-17 Nec Corp 超伝導層間のコンタクト構造及びその製造方法
JPH09186300A (ja) * 1995-12-27 1997-07-15 Lg Semicon Co Ltd 半導体メモリセルのキャパシタ構造およびその形成方法

Also Published As

Publication number Publication date
DK1114471T3 (da) 2005-08-29
US6552415B1 (en) 2003-04-22
EP1114471A1 (de) 2001-07-11
AU4893899A (en) 2000-03-06
WO2000010208A1 (de) 2000-02-24
EP1114471B1 (de) 2005-05-04
JP2002522927A (ja) 2002-07-23
DE19836860A1 (de) 2000-02-17
DE59912022D1 (de) 2005-06-09

Similar Documents

Publication Publication Date Title
JP4917205B2 (ja) 電気的に安定化された薄膜高温超伝導体及びその製造方法
Greiner et al. Fabrication process for Josephson integrated circuits
US5481119A (en) Superconducting weak-link bridge
JP4359387B2 (ja) 高い臨界温度を持つ超伝導材料を備えた超伝導体とその製造方法並びにこの超伝導体を備えた電流制限装置
US6476413B1 (en) High temperature superconducting Josephson junctions and SQUIDs
US5256636A (en) Microelectronic superconducting device with multi-layer contact
JP3382588B2 (ja) 超伝導−通常−超伝導ジョセフソン接合中に通常層を作製するためのイオン注入の使用
JP3027549B2 (ja) 超伝導体ヘテロ−エピタキシャルジョセフソン接合
US5291035A (en) Microelectronic superconducting crossover and coil
Wakana et al. Improvement in reproducibility of multilayer and junction process for HTS SFQ circuits
US5912503A (en) Planar in-line resistors for superconductor circuits
EP0410373B1 (en) Method for forming a superconducting circuit
US5229360A (en) Method for forming a multilayer superconducting circuit
US8178472B2 (en) Superconducting device and method of manufacturing the same
JPS6146081A (ja) ジヨセフソン接合素子の製造方法
US6352741B1 (en) Planar high temperature superconductive integrated circuits for using ion implantation
JP2682136B2 (ja) ジョセフソン素子の製造方法
US7323711B2 (en) High-temperature superconductive device
JP2773503B2 (ja) 超電導電界効果型素子およびその作製方法
JP2976904B2 (ja) 超電導電界効果型素子およびその作製方法
KR0166941B1 (ko) 조셉슨 접합소자 제조방법
JP2680959B2 (ja) 超電導電界効果型素子およびその作製方法
JP2982913B2 (ja) ジョセフソン接合の作製方法
JP2977935B2 (ja) 超電導三端子素子
JPH0435073A (ja) 酸化物超伝導素子およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees