KR0166941B1 - 조셉슨 접합소자 제조방법 - Google Patents
조셉슨 접합소자 제조방법 Download PDFInfo
- Publication number
- KR0166941B1 KR0166941B1 KR1019950069300A KR19950069300A KR0166941B1 KR 0166941 B1 KR0166941 B1 KR 0166941B1 KR 1019950069300 A KR1019950069300 A KR 1019950069300A KR 19950069300 A KR19950069300 A KR 19950069300A KR 0166941 B1 KR0166941 B1 KR 0166941B1
- Authority
- KR
- South Korea
- Prior art keywords
- superconductor
- film
- barrier layer
- josephson junction
- superconductor film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000002887 superconductor Substances 0.000 claims abstract description 66
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 229910002480 Cu-O Inorganic materials 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910015901 Bi-Sr-Ca-Cu-O Inorganic materials 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 claims description 3
- 229910002826 PrBa Inorganic materials 0.000 claims description 2
- 238000000608 laser ablation Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 229910009203 Y-Ba-Cu-O Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 description 52
- 239000010410 layer Substances 0.000 description 29
- 239000004020 conductor Substances 0.000 description 18
- 230000005428 wave function Effects 0.000 description 7
- 239000012212 insulator Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000005668 Josephson effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910017414 LaAl Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910003077 Ti−O Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
- H10N60/0941—Manufacture or treatment of Josephson-effect devices comprising high-Tc ceramic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0268—Manufacture or treatment of devices comprising copper oxide
- H10N60/0296—Processes for depositing or forming copper oxide superconductor layers
- H10N60/0381—Processes for depositing or forming copper oxide superconductor layers by evaporation, e.g. MBE
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0268—Manufacture or treatment of devices comprising copper oxide
- H10N60/0296—Processes for depositing or forming copper oxide superconductor layers
- H10N60/0408—Processes for depositing or forming copper oxide superconductor layers by sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0268—Manufacture or treatment of devices comprising copper oxide
- H10N60/0296—Processes for depositing or forming copper oxide superconductor layers
- H10N60/0436—Processes for depositing or forming copper oxide superconductor layers by chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0268—Manufacture or treatment of devices comprising copper oxide
- H10N60/0296—Processes for depositing or forming copper oxide superconductor layers
- H10N60/0521—Processes for depositing or forming copper oxide superconductor layers by pulsed laser deposition, e.g. laser sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0268—Manufacture or treatment of devices comprising copper oxide
- H10N60/0661—Processes performed after copper oxide formation, e.g. patterning
- H10N60/0688—Etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0268—Manufacture or treatment of devices comprising copper oxide
- H10N60/0744—Manufacture or deposition of electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
- H10N60/124—Josephson-effect devices comprising high-Tc ceramic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/85—Superconducting active materials
- H10N60/855—Ceramic superconductors
- H10N60/857—Ceramic superconductors comprising copper oxide
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
본 발명은 조셉슨 접합소자 제조방법에 관한 것으로, 상전도체-초전도체 초격자 장벽을 이용한 고온 초전도 조셉슨 접합을 구현하는데 적당하도록 한 조셉슨 접합소자 제조방법을 제공하기 위한 것이다.
이를 위한 본 발명의 조셉슨 접합소자 제조방법은 기판상에 제1 초전도체막과 절연막을 차례로 증착한 후, 상기 절연막과 제1 초전도체막을 메사(Mesa)식각하여 하부전극을 패터닝하는 공정, 상기 패터닝된 절연막을 포함한 전면에 상전도체-제2 초전도체를 복수번 교번 증착하여 장벽층을 형성하는 공정, 상기 장벽층상에 제3 초전도체막을 증착한 후, 상기 제3 초전도체막, 장벽층, 절연막을 선택적으로 메사 식각하여 상부전극을 패터닝하고, 상기 제1 초전도체막 표면의 소정부위를 노출시키는 공정, 상기 노출된 제1 초전도체막과 제3 초전도체막상의 소정부위에 소자전극을 패터닝하는 공정을 포함하여 이루어짐을 특징으로 한다.
Description
제1도는 종래 조셉슨 접합소자의 구조단면도.
제2도는 종래 기술에 따른 초전도 파동함수의 밀도를 나타낸 그래프.
제3도 (a)~(d)는 본 발명의 조셉슨 접합소자 제조방법을 나타낸 공정단면도.
제4도는 본 발명에 따른 초전도 파동함수의 밀도를 나타낸 그래프.
제5도는 본 발명에 다른 전압-전류와의 관계를 나타낸 그래프.
제6도는 본 발명을 이용한 SQUID의 증폭 및 잡음특성을 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 제1 초전도체막
13 : 절연막 14 : 장벽층
15 : 제3 초전도체막 16 : Au전극
본 발명은 조셉슨 접합소자(Josephson Junction Device)에 관한 것으로 특히, 초전도-상전도 초격자 장벽을 이용한 고온 초전도 조셉슨 접합을 구현하는데 적당하도록 한 조셉슨 접합소자 제조방법에 관한 것이다.
일반적으로 조셉슨 접합소자는 두장의 초전도체막 사이에 얇은 절연물을 끼워 넣었을 때 절연물을 통해 전류가 흐르는 현상을 말하며 초전도 전자의 터널효과를 이용한 조셉슨 효과를 응용한 논리소자이다.
즉, 2개의 초전도 금속 사이에 절연물 박막을 끼우고, 약하게 결합시킨 구조에 있어서, 극저온(약 4°K)에서 초전도 전자가 절연물을 터널링하는 현상을 이용한 소자이다.
이는 자계 또는 전계에 의해 초전도 상태와 전압상태의 전환이 가능하여 고속의 스위칭 소자로 사용된다.
이러한 조셉슨 접합의 제작은 간섭거리(Coherence Lenght : ζs)가 매우 짧고, 구조적 취약성을 가지고 있는 고온 초전도체의 경우 완벽한 형태의 S-I-S(초전도체-절연막-초전도체)형 터널접합 형태의 조셉슨 접합소자 제조에는 대단히 어렵다.
따라서, 현재 제조되고 있는 고온 초전도 조셉슨 접합소자는 다음의 세가지 형태가 주종을 이루고 있다.
첫째, 인공적 GB(Grain Boundary)를 이용하는 방법, 둘째, 초전도 박막에 손상(Damage)을 주거나 산소함량을 조절하는 방법, 셋째, 상전도체 장벽을 이용한 접합방법등이 있다.
이중, 상전도체 장벽을 이용한 접합방법은 초전도체-전도체-초전도체 형태의 근접효과(Proximity Effect)를 이용한 조셉슨 접합소자 방법이다.
이하, 첨부된 도면을 참조하여 종래 조셉슨 접합소자를 설명하면 다음과 같다.
제1도는 종래 조셉슨 접합소자의 구조단면도이고, 제2도는 종래 기술에 따른 초전도 파동함수의 밀도(｜ψ｜2)를 나타낸 그래프이다.
먼저, 종래 조셉슨 접합소자는 제1도에서와 같이, 기판(1)상에 제1 초전도체막(2)과 절연막(3)을 차례로 증착한다.
이때, 상기 제1 초전도체막(2)으로서는 Y-B-C-O계, Bi-Sr-Ca-Cu-O계, Ti-Ba-Ca-Cu-O계, Hg-Ba-Cu-O계 등이 사용되며, 절연막(3)으로서는 Sr-Ti-O계를 사용한다.
이어, 상기 절연막(3) 상부에 감광막(도시하지 않음)을 도포한 후, 사진석판술(Photo lithography) 및 식각공정을 통해 상기 절연막(3), 제1 초전도체막(2)을 메사(Mesa)형태를 갖도록 선택적으로 제거하여 하부전극을 형성한다.
이때, 상기 제1 초전도체막(2)의 식각시 기판(1)의 일정 깊이까지 식각한다.
이어, 상기 기판(1)과 절연막(3) 전면에 장벽(Barrier)층으로 사용될 상전도체막(4)을 증착하고, 상기 상전도체막(4) 상부에 제2 초전도체막(5)을 차례로 증착한 후, 상기 제2 초전도체막(5)과 상전도체막(4), 그리고 절연막(3)을 메사형태로 식각하여 상기 제1 초전도체막(2)의 표면을 소정부분 노출시킴과 동시에 상부전극을 형성한다.
이때, 상기 상전도체막(4)으로서는 Ca-Ru-O계, P-B-O계, Co가 도핑된 Y-B-C-O계, Au 등을 사용한다.
이어, 상기 노출된 제1 초전도체막(2)을 포함한 제3 초전도체막(5) 상부에 금속층을 형성한 후, 상기 금속층을 패터닝(Patterning)하여 전극(6)을 형성한다.
그러나 상기와 같은 종래 조셉슨 접합소자 제조방법은 다음과 같은 문제점이 있었다.
첫째, 상전도체막의 계면에서 특성전압(Vc-IcRn, Ic : 임계전류, Rn : 접합저항)이 이론치에 비해 적게 나타나며 접합의 수율(Yield)이 떨어진다.
둘째, 접합의 저항(Rn)이 상전도체막의 두께에 무관하여 접합의 변수조절이 어렵다.
셋째, 상전도체막을 두껍게 하였을 경우, 수율, Ic, Rn값의 균일성은 개선 가능하나, Ic가 빨리 사라지므로 Rn을 크게 할 방법이 없으며, 마이크로-쇼트(Micro-short)의 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 장벽층으로 사용되는 상전도체막을 초전도체막-상전도체막 초격자 형태로하여 특성 전압을 향상시키고, 재현성을 개선시키는데 적당한 조셉슨 접합소자 제조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 조셉슨 접합소자 제조방법은 기판상에 제1 초전도체막과 절연막을 차례로 증착한 후, 상기 절연막과 제1 초전도체막을 메사(Mesa)식각하여 하부전극을 패터닝하는 공정, 상기 패터닝된 절연막을 포함한 면에 상전도체-제2 초전도체를 복수번 교번 증착하여 장벽층을 형성하는 공정, 상기 장벽층상에 제3 초전도체막을 증착한 후, 상기 제3 초전도체막, 장벽층, 절연막을 선택적으로 메사 식각하여 상부전극을 패터닝하고, 상기 제1 초전도체막 표면의 소정부위를 노출시키는 공정, 상기 노출된 제1 초전도체막과 제3 초전도체막상의 소정부위에 소자전극을 패터닝하는 공정을 포함하여 이루어짐을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명의 조셉슨 접합소자 제조방법을 설명하면 다음과 같다.
제3도 (a)~(d)는 본 발명의 조셉슨 접합소자 제조방법에 따른 공정단면도이고, 제4도는 본 발명에 따른 초전도 파동함수의 밀도를 나타낸 그래프이다.
먼저, 본 발명의 조셉슨 접합소자는 제3도 (a)에서와 같이, 고온 초전력 성장이 용이한 SrTiO3LaAl3MgO 등의 기판(11)상에 레이저 어블레이션법, CVD법, 스퍼터링법, MBE법 중 하나의 방법으로 제1 초전도체막(12)을 증착한다.
이때, 제1 초전도체막(12)의 두께는 1200~1800Å 범위로 하며, 상기 제1 초전도체막(12)은 Y-B-C-O계, Bi-Sr-Ca-Cu-O계, Ti-Ca-Ba-Cu-O계등을 사용한다.
이어, 상기 제1 초전도체막(12) 상부에 절연막(13)을 증착한 후, 제3도 (c)에서와 같이, 상기 절연막(13), 제1 초전도체막(12)을 메사(Mesa)형태로 식각하여 하부전극을 형성한다.
이때, 상기 절연막(13)은 1500~2500Å 범위로 하며, 기판(11) 재료로 사용되는 물질이나 PrBa2Cu3O7~8등을 사용하며, 상기 제1 초전도체막(12) 식각시 기판(11)의 일정깊이까지 식각한다.
단, 상기 제1 초전도체막(12)이 고온 초전도체막일 경우에는 반드시 제1 초전도체막(12) 증착과 동시에 기판(11)을 가열하여 박막을 성장시키는 인-시튜(In-situ) 증착법을 사용한다.
그리고 상기 기판(11)을 포함한 전면에 장벽층(14)으로서 Ca-Ru-O계, Sr-Ru-O계, Pr-Ba-Cu-O계, Ca 또는 Co가 도핑된 Y-Ba-Cu-O계 등의 상전도체막(14a)과 제2 초전도체막(14b)을 번갈아 가며 인-시튜(In-situ)증착하여 상전도체막(14a)-초전도체막(14b)-상전도체막(14a)형태의 장벽층(14)을 형성한다.
이어, 제3도 (c)에서와 같이, 상기 장벽층(14) 상부에 상부전극 형성용 제3 초전도체막(15)을 1500~2500Å 범위로 증착한 다음, 제3도 (d)에서와 같이, 상기 제3 초전도체막(15), 장벽층(14), 절연막(13)을 메사(Mesa)형태로 식각하여 상기 하부전극용 제1 초전도체막(12) 표면의 소정부위가 노출되도록 제거한다.
그리고 상기 노출된 제1 초전도체막(12)과 제3 초전도체막(15)상의 소정부위에 Au 전극을 패터닝한다.
한편, 제4도는 본 발명에 따른 초전도 파동함수의 밀도를 나타낸 그래프이다.
제4도에서와 같이, 장벽층(14)의 제2 초전도체(14b)의 초전도 파동함수는 약화되고, 상전도체(14a)는 초전도 파동함수가 생겨서 전체 상전도체(14a)-제2 초전도체(14b) 형태가 장벽(Barrier)층(14)으로 작용한다.
이 경우, 상기 장벽층(14)이 단층일 경우와 달리, 상기 장벽층(14)의 상전도체(14a) 전체두께가 상당히 두꺼워지더라도 각 전도체의 두께를 임의의 두께 이하로 할 경우 파동함수와 중첩성이 이어져서 조셉슨 효과(Josephson Effect)가 나타난다.
이어, 제5도는 본 발명에 따른 전압-전류의 관계를 나타낸 그래프이다.
제5도에서와 같이, 장벽층(14)이 단층일 경우(가, 다)와, 상기 장벽층(14)이 상전도체(14a)-제2 초전도체(14b) 초격자 구조인 경우(나)를 나타낸 것으로서, 초격자 구조의 장벽층(14)일 경우에 보다 큰 접합저항(Ru)을 얻을 수 있음을 나타내었다.
이어, 제6도는 본 발명의 조셉슨 접합소자 제조방법을 이용한 초전도 양자 간섭장치(SQUID : Super Conducting Quantum Influence Device) 구현시 각각 증폭특성과 잡음특성을 나타낸 것으로써, 장벽층이 단층이었을 경우보다 상전도체-초전도체 초격자 형태에서 증폭 및 잡음 특성이 개선되어 보다 민감한 센서를 구현할 수 있음을 나타내었다.
이상 상술한 바와 같이, 본 발명의 조셉슨 접합소자 제조방법은 장벽층을 초격자 구조로하여 접합의 수율(Yield)을 향상시키고, 접합저항(Ru)으로 접합의 변수조절이 용이하며, 마이크로-쇼트(Micro-short)의 방지로 인해 완벽한 초전도체-상전도체-초전도체의 조셉슨 접합 어레이(Array)를 구현할 수 있는 효과가 있다.
Claims (10)
- 기판상에 제1 초전도체막과 절연막을 차례로 증착한 후, 상기 절연막과 제1 초전도체막을 메사 식각하여 하부전극을 패터닝하는 공정, 상기 패터닝된 절연막을 포함한 전면에 상전도체-제2 초전도체막을 복수번 교번 증착하여 장벽층을 형성하는 공정, 상기 장벽층상에 제3 초전도체막을 증착한 후, 상기 제3 초전도체막, 장벽층, 절연막을 선택적으로 메사 식각하여 상부전극을 패터닝하고, 상기 제1 초전도체막 표면의 소정부위를 노출시키는 공정, 상기 노출된 제1 초전도체막과 제3 초전도체막상의 소정부위에 소자전극을 패터닝하는 공정을 포함하여 이루어짐을 특징으로 하는 조셉슨 접합소자 제조방법.
- 제1항에 있어서, 상기 제1, 제2, 제3 초전도체막은 Y-B-C-O계, Bi-Sr-CA-Cu-O계, Ti-Ca-Ba-Cu-O계 등을 사용함을 특징으로 하는 조셉슨 접합소자 제조방법.
- 제1항에 있어서, 상기 제1 초전도체막의 두께는 1200Å~1800Å 범위로 증착함을 특징으로 하는 조셉슨 접합소자 제조방법.
- 제1항에 있어서, 상기 절연막의 증착두께는 1500Å~2500Å 범위로 함을 특징으로 하는 조셉슨 접합소자 제조방법.
- 제1항에 있어서, 상기 절연막은 기판재료로 사용하는 물질이나, PrBa2Cu3O7~8등을 사용함을 특징으로 하는 조셉슨 접합소자 제조방법.
- 제1항에 있어서, 상기 장벽층은 인-시튜(In-situ)증착함을 특징으로 하는 조셉슨 접합소자 제조방법.
- 제1항에 있어서, 상기 장벽층의 두께는 10Å~400Å 범위로 함을 특징으로 하는 조셉슨 접합소자 제조방법.
- 제1항에 있어서, 상기 제3 초전도체막의 증착두께는 1500Å~2500Å 범위로 함을 특징으로 하는 조셉슨 접합소자 제조방법.
- 제1항에 있어서, 상기 장벽층은 Ca-Ru-O계, Sr-Ru-O계, Pr-Ba-Cu-O계, Ca 또는 Co가 도핑된 Y-Ba-Cu-O계 등을 사용함을 특징으로 하는 조셉슨 접합소자 제조방법.
- 제1항에 있어서, 상기 제1 초전도체막의 증착방법은 레이저어블레이션법, CVD법, 스퍼터링법, MBE법 등으로 함을 특징으로 하는 조셉슨 접합소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069300A KR0166941B1 (ko) | 1995-12-30 | 1995-12-30 | 조셉슨 접합소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069300A KR0166941B1 (ko) | 1995-12-30 | 1995-12-30 | 조셉슨 접합소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054587A KR970054587A (ko) | 1997-07-31 |
| KR0166941B1 true KR0166941B1 (ko) | 1999-01-15 |
Family
ID=19448398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069300A KR0166941B1 (ko) | 1995-12-30 | 1995-12-30 | 조셉슨 접합소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0166941B1 (ko) |
-
1995
- 1995-12-30 KR KR1019950069300A patent/KR0166941B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054587A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481119A (en) | Superconducting weak-link bridge | |
| US4421785A (en) | Superconductive tunnel junction device and method of manufacture | |
| EP0478465B1 (en) | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby | |
| US5801393A (en) | Superconductor-insulator-superconductor Josephson tunnel junction and method therefor | |
| EP0484253A2 (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| US5912503A (en) | Planar in-line resistors for superconductor circuits | |
| JPH05335638A (ja) | ジョセフソン接合構造体およびその作製方法 | |
| US5776863A (en) | In-situ fabrication of a superconductor hetero-epitaxial Josephson junction | |
| EP0546958A2 (en) | Superconducting field-effect transitor having an extremly thin superconducting channel formed of oxide superconductor material | |
| KR0166941B1 (ko) | 조셉슨 접합소자 제조방법 | |
| US5304817A (en) | Superconductive circuit with film-layered josephson junction and process of fabrication thereof | |
| Thomasson et al. | All refractory NbN integrated circuit process | |
| EP0597663B1 (en) | Process of producing a Josephson junction | |
| JP2682136B2 (ja) | ジョセフソン素子の製造方法 | |
| EP0381541B1 (en) | Superconductive magnetoresistive device | |
| WO2000016413A1 (en) | Superconducting device | |
| Nevala et al. | Fabrication and characterization of epitaxial NbN/TaN/NbN Josephson junctions grown by pulsed laser ablation | |
| KR100421865B1 (ko) | 화학처리법을 이용한 조셉슨 접합 제조 방법 | |
| KR100282356B1 (ko) | 고온초전도조셉슨접합소자및그의제조방법 | |
| JP3076503B2 (ja) | 超電導素子およびその製造方法 | |
| JP3281738B2 (ja) | ボルテックスフロートランジスタおよびその製造方法 | |
| Hagedorn et al. | An SNS technology process for ramp junction based digital superconducting circuits | |
| KR100416755B1 (ko) | 갈륨 도핑 ybco 격벽을 이용한 사면구조 고온 초전도 죠셉슨 접합 구조체 및 그 제조방법 | |
| KR100251533B1 (ko) | 입방정 와이비씨오 박막을 이용한 초전도 접합의 제조 방법 | |
| KR100267974B1 (ko) | 고온초전도에스엔에스(sns)조셉슨접합소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030701 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |