JP2977935B2

JP2977935B2 - 超電導三端子素子

Info

Publication number: JP2977935B2
Application number: JP3094952A
Authority: JP
Inventors: 正和松井
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 1991-04-02
Filing date: 1991-04-02
Publication date: 1999-11-15
Anticipated expiration: 2014-11-15
Also published as: JPH05145129A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理や電力分野に
おいて、大容量の電流を高速かつ低損失に制御できる電
流スイッチング用素子として好ましく用いられる超電導
三端子素子に関するものである。

【０００２】

【従来の技術】超電導体と半導体、あるいは常電導体を
組み合わせた超電導三端子素子としては、制御電極に印
加した電圧により導通状態を制御する電界効果型のもの
がある。この電界効果型超電導三端子素子については、
ティー・ディー・クラーク(T.D.Clarkによって、ジャー
ナル・オブ・アプライドフィジクス５１巻，２７３６
ページ１９８０年）に論じられている。

【０００３】この電界効果型の超電導三端子は、超電導
体からなるソース／ドレイン電極とゲート電極からな
り、ゲート電極に電圧を印加することにより、半導体中
のキャリア濃度を変化させ、ソース／ドレイン電極間を
半導体を介して流れる超電導電流を変調するものであ
る。即ち、上記の文献においては、少数キャリアを制御
することにより超電導体の超電導特性を制御することが
提案されている。

【０００４】しかしながら、従来、スイッチング素子と
して実用化が進められている超電導三端子素子は、ジョ
セフソン(Josephson)・コンピュータやＳＱＵＩＤ(Super
conducting Quantum Interference Devices)などのよう
に超電導近接効果（超電導体同志をコヒーレンス長程度
まで接近させると導通状態となる）を利用したものがほ
とんどであり、高速応答が可能であるものの、微細加工
が必要で大容量電流を制御することができないという問
題がある。

【０００５】本願発明者らは、この問題を解決するため
に、先の出願（特願平１−１９３１０２号）において、
図５に示されるような電界効果型超電導三端子素子を提
案した。図５において、ｐ型ｓｉ基板１０１表面近傍に
はｎ型Ｓｉからなる下部ゲート部１１１が形成されてお
り、基板１０１上にはバッファ絶縁層１１２及び下部ゲ
ート絶縁層１１３が積層されている。下部ゲート絶縁層
１１３上には酸化物超電導体層１０４が積層され、この
酸化物超電導体層１０４上にはＡｇ電極からなるソース
電極１０２ａとドレイン電極１０２ｂが配置されてい
る。ソース電極１０２ａとドレイン電極１０２ｂの間の
酸化物超電導体層１０４がチャンネル領域を構成する。
ソース電極１０２ａとドレイン電極１０２ｂの間の領域
には上部ゲート絶縁層１０５を介してゲート電極が設け
られている。

【０００６】図５に示された超電導三端子素子では、酸
化物超電導体層１０４の厚さが特定の厚さとなってお
り、ゲート電極１０６に印加する電圧によって超電導体
層１０４中の多数キャリアが制御され、これにより超電
導体層１０４をとおってソース電極１０２ａからドレイ
ン電極１０２ｂ流れるドレイン電流が制御される。かか
る構成で、１素子あたり制御できる電流は、１Ａ程度で
あるので、実用上は、図５の素子を基板上に多数作成し
てこれを並列に接続し、スイッチング素子として用い
る。

【０００７】

【発明が解決しようとする課題】しかし、図５に示され
た構造の超電導三端子素子では、各素子毎に設けられる
ソース／ドレイン電極及びゲート電極が平面上に並んで
いるため、多数の素子を並列接続する際、１．単位面積あたりの素子数が少なくなってしまい、大
容量化に限界がある。２．各素子のソース／ドレイン電極及びゲート電極間を
互いに接続する配線が基板表面を複雑に横切ることにな
り、素子の製造に際して高度のリソグラフィ工程が要求
され生産性の向上を図ることができない上、配線の占め
る面積も大きくなり大容量化の制約となる。等の課題が
あった。

【０００８】この発明は、かかる点に鑑みてなされたも
のであり、酸化物超電導体材料を用いた多数キヤリア制
御による電界効果型超電導三端子素子において、多素子
を容易に並列に接続することができ、大容量化を実現で
きる構造を提供することを目的とするものである。

【０００９】本発明では、基板上に積層された一対の酸
化物超電導体層からなる酸化物超電導体ソース／ドレイ
ン電極と、該酸化物超電導体ソース／ドレイン電極間に
積層された層間絶縁層と、前記酸化物超電導体ソース／
ドレイン電極を貫通するか又は下側の酸化物超電導体層
に至るように設けられた穴と、該穴内面に露出した前記
酸化物超電導体ソース／ドレイン電極と接続するように
前記穴内面に沿って設けられた酸化物超電導体層からな
る酸化物超電導体チャンネル領域と、該酸化物超電導体
チャンネル領域上にゲート絶縁層を介して形成されたゲ
ート電極とを備え、前記穴内面は、基板に対し傾斜して
いる超電導三端子素子によって、上記の課題を達成して
いる。

【００１０】

【作用】本発明による超電導三端子素子においては、ゲ
ート電極とチャネル領域との間に加える電界を制御する
ことにより、直接に超電導体層（チャンネル領域）中の
多数キャリアを制御する。すなわち、電界を印加するこ
とにより、超電導体層と誘電体層（ゲート絶縁層）の界
面に電荷をチャージして、超電導体層内の電子対を消滅
することにより、超電導体を非超電導体に転移せさ、チ
ャンネル領域を流れる電流を減少させる。このように電
界効果を利用して電流制御を行なう構造は、超電導体の
近接効果を利用した素子に比べて、単位素子当りの電流
容量が本質的に大きい。

【００１１】更に、本発明では、ソース電極とドレイン
電極が薄膜形状で積み重ねられた構造となっており、チ
ャンネル領域は積層体に設けられた穴内面垂直方向に設
けられるので、超電導電流は、従来のように基板表面と
平行に流れるのではなく基板と垂直（厳密に垂直である
必要はない）な方向に流れる。つまり、素子を並列に接
続した時、ソース／ドレイン及びゲートの各電極の配線
が基板表面上で交差することがない。

【００１２】また、ソース電極とドレイン電極が同一平
面上に配置されるのでなく、一方が他方の上に配置され
ているわけであるから、それだけ１素子あたりの面積を
小さくすることができ、単位面積あたりの素子数を増す
ことが可能である。

【００１３】加えて、本発明の超電導三端子素子は、ソ
ース電極とドレイン電極の積層体に、穴をあける工程を
行なうだけで、穴の数に対応した多数の素子が並列に接
続された構造が容易に実現される。

【００１４】本発明において使用できる超電導材料とし
ては、Ｙ₁ Ｂａ₂ Ｃｕ₃ Ｏ_7-x および、この複合酸化物
のＹをＨｏ，Ｅｒ等のランタノイド元素で置換した組成
を有する複合酸化物、Ｔｌ₂ Ｂａ₂ Ｃａ₁ Ｃｕ₂ Ｏ_x ，
Ｔｌ₂ Ｂａ₂ Ｃａ₂ Ｃｕ₃ Ｏ_10-y または、Ｂｉ₂ Ｓｒ
₂ Ｃａ₁ Ｃｕ₂ Ｏ_x ，Ｂｉ₂ Ｓｒ₂ Ｃａ₂ Ｃｕ₃ Ｏ₁₀ _-y
およびこれらの複合酸化物にＰｂを添加したもの、等
を例示することができる。

【００１５】また、本発明の超電導三端子素子の基板材
料としては、ＳｒＴｉＯ₃ ，ＭｇＯ等の耐熱性酸化物セ
ラミックス単結晶基板や半導体基板を例示できる。前者
のような基板材料を用いる場合は、ソース／ドレイン電
極を構成する超電導体層のうち下側の超電導体層を基板
上に直接成膜してよいが、Ｓｉ，ＧａＡｓ等の半導体基
板を用いる場合は、下側の超電導体層と基板との間に適
当なバッファー層を挿入しても良い。本発明において
は、下側の超電導体層より基板側の構造（基板材料、バ
ッファー層の有無等）については、なんら限定されるも
のではない。

【００１６】本発明において、ソース／ドレイン電極の
積層体に設ける穴の形は、円錐型でもＶ字型でも良く、
溝のような細長い開口をもつものも含まれる。穴の大き
さは、単位面積あたりに必要な電流容量を確保するに足
る数の穴を設けるに支障のない程度の大きさで、穴内面
に超電導体層（チャンネル領域）、ゲート絶縁層、ゲー
ト電極を成膜する際に、蒸発材料が穴内壁と穴の底部に
回り込める程度に小さくない大きさが望ましい。

【００１７】さらに、穴の内壁は、上側の超電導体層が
露出する穴のエッジ部（開口周縁）の成膜を確実に行な
い、かつ、必要なチャンネル長を確保するという理由か
ら、基板表面に対してゆるやかな傾斜を持つことが好ま
しい。

【００１８】特に、（１１０）ＳｒＴｉＯ₃ 等の単結晶
基板上に、ヘテロエピタキシャルに積層体が形成されて
いる場合において、Ｖ字型の穴を基板方位にあわせ、か
つ、基板表面と穴の内壁が４５°の傾斜を持つように設
けると、穴内面が（１００）方位となり、この穴内面上
にチャンネル領域としての超電導層をＣ軸配向で成膜す
ることができる。このことは、異方性の強い酸化物超電
導体において、臨界電流密度の大きいＣ面をチャンネル
領域に用いることができるという点で、特に望ましい。

【００１９】

【実施例】実施例：１以下、本発明の実施例を図１を用いて説明する。図１に
おいて、ＳｒＴｉＯ₃ 単結晶基板１上には、下からドレ
イン電極としての酸化物超電導体層（酸化物超電導体ド
レイン電極２ｂ）、層間絶縁層３、ソース電極としての
酸化物超電導体層（酸化物超電導体ソース電極２ａ）が
積層されている。このソース／ドレイン電極を構成する
積層体には、下層の酸化物超電導体ドレイン電極２ｂに
至るＶ字断面形状の穴（溝）が設けられている。そし
て、穴内の傾斜面及び底面にはチャンネル領域を構成す
る酸化物超電導体層４が形成されている。この酸化物超
電導体層４の酸化物超電導体ソース電極２ａから酸化物
超電導体ドレイン電極２ｂに至る領域が、酸化物超電導
体チャンネル領域４ａを構成し、酸化物超電導体層４上
にはゲート絶縁層５を介してゲート電極６が積層されて
いる。かかる構造の超電導体三端子素子では、ゲート電
極６に印加する電圧を制御することにより、チャンネル
領域４ａを通ってソース電極２ａからドレイン電極に流
れる超電導電流（図中矢印Ａで示す）が制御される（詳
細後述）。

【００２０】次に、図１の超電導三端子素子の製造方法
について説明する。本実施例では、まず、ＳｒＴｉＯ₃
単結晶基板１の（１１０）面を成膜面として、ＲＦスパ
ッタリング法により酸化物超電導体ドレイン電極２ｂと
して膜厚４０００Åの超電導体層を成膜した。スパッタ
リングのターゲットとしては、Ｙ₁ Ｂａ₂ Ｃｕ₃ Ｏ_7- _x
の組成をもつ焼結済みの酸化物を用いた。成膜条件は、
基板温度７００℃，成膜速度１Å／ｓｅｃ，ＲＦ電力１
５０Ｗのとし、成膜中は、Ａｒ／Ｏ₂ ＝１０ＳＣＣＭ／
１０ＳＣＣＭのガス流量により、スパッタ装置内を４０
０ｍＴｏｒｒの圧力に保った。得られたＹ₁ Ｂａ₂ Ｃｕ
₃ Ｏ_7-x 薄膜は、通常の４端子法測定によると、臨界温
度Ｔｃ＝８９Ｋ，臨界電流密度Ｊｃ＝５×１０⁵ Ａ／ｃ
ｍ² の良質な酸化物高温超電導体薄膜であることが確認
された。

【００２１】上記のようにして酸化物超電導体ドレイン
電極２ｂを形成した後、この酸化物超電導体ドレイン電
極２ｂ上に層間絶縁層３を形成した。成膜条件は、酸化
物超電導体ドレイン電極２ｂの場合と同じとし、ＳｒＴ
ｉＯ₃ の焼結ターゲットを用いた。このようして酸化物
超電導体ドレイン電極２ｂ上に、８０００Åの厚さのＳ
ｒＴｉＯ₃ 薄膜を成膜し、層間絶縁層３とした。

【００２２】続いて、層間絶縁層３の上に、酸化物超電
導体ソース電極２ａとしての超電導体層を４０００Åの
厚さに成膜した。この時の成膜条件は、第１層目の酸化
物超電導体ドレイン電極２ｂの時と同じである。

【００２３】次に、積層体（酸化物超電導体ソース電極
２ａ，層間絶縁層３，酸化物超電導体ドレイン電極２
ｂ）の所定の領域について、下層の酸化物超電導体ドレ
イン電極２ｂが露出するまで、ＳＦ₆ ガスによるＲＩＢ
Ｅ(Reactive Ion Beam Etching) 法によってドライエッ
チングし、穴を設けた。この時、イオンビームを基板１
に対して４５°傾斜させて照射することにより、内壁面
が基板１に対して４５°傾いたＶ字型断面形状の穴とし
た。

【００２４】しかる後、Ｖ字型断面形状の穴内面（傾斜
面及び底面）に、厚さ５０ÅのＹ₁Ｂａ₂ Ｃｕ₃ Ｏ_7-x
薄膜（酸化物超電導体層４）を成膜して、酸化物超電導
体チャネル領域４ａを形成した。更に、酸化物超電導体
層４上に、ゲート絶縁層５としてのＳｒＴｉＯ₃ 薄膜
（膜厚１００Å）、ゲート電極６としてのＡｇ薄膜を順
次積層した。なお、Ｙ₁ Ｂａ₂ Ｃｕ₃ Ｏ_7-x 薄膜作製前
に、前処理としてＡｒイオンビーム（０．５ｋＶ）エッ
チングと熱処理（７００℃）をスパッタリング装置内で
行なった。酸化物超電導体層４及びゲート絶縁層５の成
膜条件は、ソース／ドレイン電極積層体を作製した時と
同様である。

【００２５】最後に、ソース／ドレイン電極と外部装置
の接続のためのＡｕ電極（図示せず）を設けるために、
一部の領域で上層の酸化物超電導体ソース電極２ａが露
出するまで、また別の一部の領域で下層の酸化物超電導
体ドレイン電極２ｂが露出するまで、ＳＦ₆ ガスを用い
たＲＩＢＥ法によってドライエッチングを２回行ない、
露出した超電導層上にそれぞれＡｕを蒸着した。この外
部接続用のＡｕ電極の形成工程は周知の手法によって行
なった。

【００２６】上記のようにして作製した超電導三端子素
子について、液体窒素により７７Ｋに冷却して、トラン
ジスタ特性を測定した。結果を図２に示す。図２では、
ソース／ドレイン電圧Ｖ_SD（ｍＶ）とドレイン電流Ｉ_D
（Ａ／ｃｍ）との関係が、ゲート電圧Ｖ_G をパラメータ
として示されている。図２から明らかなように、ゲート
電圧Ｖ_G がゼロのときドレイン電流Ｉ_D は最大であり、
ゲート電圧Ｖ_G が負の値で大きくなるとドレイン電流Ｉ
_D が減少しており、スイッチング特性の得られることが
わかる。

【００２７】なお、上記の実施例においては、超導電体
としてＹＢａＣｕＯ系のものを用いたが、ＢｉＳｒＣａ
ＣｕＯ系の超電導体を用いても、実施例と同様のスイッ
チング特性が得られる。

【００２８】基板１としては、ＳｒＴｉＯ₃ 基板のほ
か、ＭｇＯ基板、ＬａＡｌＯ₃ 基板などを採用すること
ができる。また、Ｓｉ基板やＧａＡｓ基板などの半導体
基板を用いる時は、ＭｇＡｌ₂ Ｏ₄からなるバッファ層
を用いて、その上に直接、あるいはＳｒＴｉＯ₃ 等の格
子整合層をもう１層挿入して、超電導体層を形成するこ
とにより、実施例１と同様の特性が得られる。

【００２９】ゲート絶縁層５としても、ＳｒＴｉＯ₃ の
他に、誘電率が大きく、高耐圧のＺｒＯ₂ ，ＭｇＡｌ₂
Ｏ₄ などを採用することができる。

【００３０】また、図１の構成では、積層体の上側にソ
ース電極が、下側にドレイン電極が配置されているが、
上側をドレイン電極、下側をソース電極としても良いこ
とは言うまでもない。

【００３１】実施例：２次に、多素子を並列に接続した実施例について図３，図
４を参照して説明する。図３において、基板１上には、
実施例１と同様に酸化物超電導体ドレイン電極２ｂ，層
間絶縁層３，酸化物超電導体ソース電極２ａが積層され
ており、この積層体上には、ゲート電極６（後述）と上
層の酸化物超電導体ソース電極２ａの絶縁を確保するこ
とを目的として、ＳｒＴｉＯ₃ 薄膜（２０００Å）から
なる第２層間絶縁層３ａが形成されている。

【００３２】本実施例では、この第２層間絶縁層３ａを
含む４層の積層体に、最下層の酸化物超電導体ドレイン
電極２ｂに至る円錐形の穴が３×３個（詳細後述，図３
では３個の穴の断面を示す）設けられている。

【００３３】そして、各穴の内面及び第２層間絶縁層３
ａ表面には、酸化物超電導体層４が形成されている。こ
の酸化物超電導体層４のうち、穴傾斜面の酸化物超電導
体ソース電極２ａから酸化物超電導体ドレイン電極２ｂ
の間の領域がチャンネル領域４ａとして働く。更に、酸
化物超電導体層４上にはゲート絶縁層５及びゲート電極
６が設けられている。

【００３４】図３の構成では、各穴毎に形成された超電
導三端子素子が１０ａ，１０ｂ，１０ｃの各電極が積層
構造となっていて、ソース電極同志，ドレイン電極同
志，ゲート電極同志はそれぞれ同一の薄膜で構成されて
いるので、別途配線を設けることなく並列接続が実現さ
れ、ドレイン電流は、基板１の紙面左端に設けられたソ
ースＡｕ電極８と紙面右端に設けられたドレインＡｕ電
極９間に流れる。このドレイン電流は、ゲート電極６に
印加する電圧によって制御される。

【００３５】次に、図３の超電導三端子の製造方法につ
いて説明する。まず、実施例１と同様の成膜条件で酸化
物超電導体ドレイン電極２ａ，層間絶縁層３，酸化物超
電導体ソース電極２ｂを成膜し、更に、酸化物超電導体
ソース電極２ａ上に第２層間絶縁層３ａを積層した。こ
の第２層間絶縁層３ａの成膜条件は、ソース／ドレイン
電極２ａ，２ｂ間の層間絶縁層３と同一である。

【００３６】こうして得られた４層積層体の所定の領域
を、下層の酸化物超電導体ドレイン電極２ｂが露出する
まで、ＳＦ₆ ガスによるＲＩＢＥ(Reactive Ion Beam E
tching) 法を用いてドライエッチングすることにより、
図４に示されるように３行３列、計９ケの穴を開けた。
この時、イオンビームを基板１に対して４５℃傾斜させ
て照射し、かつ基板を回転させることにより、内壁面が
４５°傾いた円錐型の穴７を９ケ同時に作製した。

【００３７】次いで、実施例１と同様の工程で、穴７内
面及び第２層間絶縁膜３ａ表面上にチャンネル領域４ａ
を構成する酸化物超電導体層４を設け、更に酸化物超電
導体層４上にゲート絶縁層５及びゲート電極６を積層し
た。最後に、基板１端部において酸化物超電導体ソース
電極２ａ及び酸化物超電導体ドレイン電極２ｂの一部を
露出させ、それぞれＡｕ電極８，９を設け、多素子が並
列に接続された超電導三端子素子（図３）を完成した。

【００３８】上記のようにして製造された図３の超電導
三端子素子について、液体窒素により７７Ｋに冷却し
て、トランジスタ特性を測定した。その結果、実施例１
と同じゲート電圧３Ｖで、完全に超電導電流をＯＦＦす
ることができた。また、ゲート電圧ゼロＶの時、超電導
電流としての最大ドレイン電流は、実施例１では０．５
Ａであったが、実施例２では４Ａであった。即ち、図３
のような多素子並列接続により大容量化が達成できるこ
とが確認できた。

【００３９】

【発明の効果】以上のように、本発明による多数キャリ
ア制御の電界効果型超電導三端子素子は、ソース電極と
ドレイン電極が積層され、チャンネル領域が基板表面に
対して交差する方向に形成されているため、１つの素子
の面積を小さくでき、単位面積に配置できる素子の数を
従来に比べて大幅に増加させることが可能である。ま
た、本発明の超電導体三端子素子は、ソース／ドレイン
電極の積層体に穴を設けるだけで穴の数に対応する数の
多素子を同時に作製でき、複雑な配線を設けることなく
多素子の並列接続が容易に実現される。本発明の超電導
体三端子素子は、大容量の電流を高速かつ低損失で制御
できる電流スイッチング用素子として好適に用いられ
る。

【図面の簡単な説明】

【図１】本発明第１実施例による超電導三端子素子の構
造を示す断面図である。

【図２】図１の超電導体三端子素子のトランジスタ特性
の測定結果を示すグラフである。

【図３】本発明第２実施例による超電導三端子素子の構
造を示す断面図である。

【図４】図３の超電導三端子素子の製造工程を説明する
ための斜視図である。

【図５】従来の超電導三端子素子の構造を示す断面図で
ある。

【符号の説明】

１基板２ａ酸化物超電導体ソース電極２ｂ酸化物超電導体ドレイン電極３層間絶縁層３ａ第２層間絶縁層４酸化物超電導体層４ａチャンネル領域５ゲート絶縁層６ゲート電極８，９Ａｕ電極

Claims

(57)【特許請求の範囲】

【請求項１】基板上に積層された一対の酸化物超電導
体層からなる酸化物超電導体ソース／ドレイン電極と、
該酸化物超電導体ソース／ドレイン電極間に積層された
層間絶縁層と、前記酸化物超電導体ソース／ドレイン電
極を貫通するか又は下側の酸化物超電導体層に至るよう
に設けられた穴と、該穴内面に露出した前記酸化物超電
導体ソース／ドレイン電極と接続するように前記穴内面
に沿って設けられた酸化物超電導体層からなる酸化物超
電導体チャンネル領域と、該酸化物超電導体チャンネル
領域上にゲート絶縁層を介して形成されたゲート電極と
を備え、前記穴内面は、基板に対し傾斜していることを
特徴とする超電導三端子素子。
【請求項２】前記穴内面の基板に対する傾斜角度は、
４５°であることを特徴とする請求項１に記載の超電導
三端子素子。