JP2641966B2 - 超電導素子および作製方法 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超電導素子およびその作製方法に関する。
より詳細には、新規な構成の超電導素子およびその作製
方法に関する。

従来の技術 超電導を使用した代表的な素子に、ジョセフソン素子
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
２端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。

一方、超電導を利用した３端子素子としては、超電導
ベーストランジスタ、超電導FET等がある。第３図に、
超電導ベーストランジスタの概念図を示す。第３図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコレクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費、高速動作の素子である。

第４図に、超電導FETの概念図を示す。第４図の超電
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。

超電導FETは、超電導近接効果で超電導ソース電極41
および超電導ドレイン電極42間の半導体層43を流れる超
電導電流を、ゲート電圧で制御する低電力消費、高速動
作の素子である。

さらに、ソース電極、ドレイン電極間に超電導体でチ
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する３端子の超電導素子
を発表されている。

発明が解決しようとする課題 上記の超電導ベーストランジスタおよび超電導FET
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層の間の界面の制御が難しく、
素子として満足な動作をしなかった。

また、超電導FETは、超電導近接効果を利用するた
め、超電導ソース電極41および超電導ドレイン電極42
を、それぞれを構成する超電導体のコヒーレンス長の数
倍程度以内に近接させて作製しなければならない。特に
酸化物超電導体は、コヒーレンス長が短いので、酸化物
超電導体を使用した場合には、超電導ソース電極41およ
び超電導ドレイン電極42間の距離は、数10nm程度にしな
ければならない。このような微細加工は非常に困難であ
り、従来は酸化物超電導体を使用した超電導FETを再現
性よく作製できなかった。

さらに、従来の超電導チャネルを有する超電導素子
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン／オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン／オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルは5nm程度の厚さにしなければならず、
そのような構成の実現することは困難であった。

そこで本発明の目的は、上記従来技術の問題点を解決
した、新規な構成の超電導素子およびその作製方法を提
供することにある。

課題を解決するための手段 本発明に従うと、基板上に成膜された酸化物超電導薄
膜に形成された超電導チャネルと、該超電導チャネルの
両端近傍に配置されて該超電導チャネルに電流を流すソ
ース電極およびドレイン電極と、前記超電導チャネル上
に配置されて該超電導チャネルに流れる電流を制御する
ゲート電極を具備する超電導素子において、前記基板が
平坦な上面の突出部を有し、前記酸化物超電導薄膜の前
記突出部上の部分が薄くされており、前記酸化物超電導
薄膜の前記薄い部分が、前記超電導チャネルであること
を特徴とする超電導素子が提供される。

また、本発明においては、上記の超電導素子の作製方
法として、絶縁体基板上に上面が平坦な突出部を形成す
る工程と、この絶縁体基板上に酸化物超電導薄膜を形成
する工程と、この酸化物超電導薄膜表面を平坦にする工
程とを含むことを特徴とする超電導素子の作製方法およ
び半導体基板上に上面が平坦な突出部が形成する工程
と、この半導体基板表面に絶縁膜を形成する工程と、こ
の絶縁膜を表面に有する半導体基板上に酸化物超電導薄
膜を形成する工程と、この酸化物超電導薄膜表面を平坦
にする工程とを含むことを特徴とする超電導素子の製作
方法が提供される。

作用 本発明の超電導素子は、酸化物超電導体による超電導
チャネルと、超電導チャネルに電流を流すソース電極お
よびドレイン電極と、超電導チャネルを流れる電流を制
御するゲート電極とを具備する。本発明の超電導素子で
は、各電極は必ずしも超電導電極である必要がない。

また、従来の超電導FETが、超電導近接効果を利用し
て半導体中に超電導電流を流すのに対し、本発明の超電
導素子では、主電流は超電導体中を流れる。従って、従
来の超電導FETを作製するときに必要な微細加工技術の
制限が緩和される。

超電導チャネルは、ゲート電極に印加された電圧で開
閉させるために、ゲート電極により発生される電界の方
向で、厚さが5nm程度でなければならない。本発明の主
眼は、このような極薄の超電導チャネルを実現すること
にある。本発明の超電導素子では、突出部を設けた基板
上に形成された酸化物超電導薄膜の、基板の突出部によ
り薄くなった部分を超電導チャネルとする。

突出部を設けた基板上に単に酸化物超電導薄膜を成長
させただけでは、突出部上にも同じ厚さの薄膜が形成さ
れるので、本発明の方法では薄膜を形成後薄膜表面を平
坦にし、薄膜の基板突出部上の部分を薄くする。

本発明の超電導素子において、絶縁体基板には、Mg
O、SrTiO₃等の酸化物単結晶基板が使用可能である。こ
れらの基板上には、配向性の高い結晶からなる酸化物超
電導薄膜を成長させることが可能であるので好ましい。

また、本発明の超電導素子には、Ｙ−Ba−Cu−Ｏ系酸
化物超電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、
Tl−Ba−Ca−Cu−Ｏ系酸化物超電導体等任意の酸化物超
電導体を使用することができる。

以下、本発明を実施例により、さらに詳しく説明する
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。

実施例 第１図に、本発明の超電導素子の断面図を示す。第１
図の超電導素子は、突出部50を有する基板５上に表面が
平坦に形成された超電導層１を有する。超電導層１の基
板５の突出部50の上の部分は、薄くなっており超電導チ
ャネル10になっている。超電導チャネル10の上にはゲー
ト電極４が配置され、超電導層１上の超電導チャネル10
の両側には、ソース電極２およびドレイン電極３が配置
されている。

第２図を参照して、本発明の超電導素子を本発明の方
法で作製する手順を説明する。まず、第２図（ａ）に示
すような基板５に突出部を形成する。基板５としては、
MgO（100）基板、SrTiO₃（100）基板等の絶縁体基板、
または表面に絶縁膜を有するSi等の半導体基板が好まし
い。ただし、半導体基板を使用する場合には、突出部を
形成後、表面に絶縁膜を形成する。

次に、第２図（ｂ）に示すよう、基板５の一部をフォ
トレジスト８で被覆し、Arイオンエッチング等のドライ
エッチング法で表面を削り、突出部50を形成する。

半導体基板を使用する場合は、結晶方向も重要であ
り、上述のように手順も多少異なる。例えば、Si基板を
使用する場合、Si（100）面に対し、ゲート長手方向、
即ち、チャネルの電流の流れる方向に向かって垂直方向
が（110）面になるようフォトレジスト８を形成する。
このSi基板をKOHまたはAPW等のエッチング液を使用して
エッチングし、突出部50を形成する。この基板の表面に
CVD法でMgAlO₄およびスパッタリング法でBaTiO₃を連続
して積層する。

次に、第２図（ｃ）に示すように加工した基板５上に
酸化物超電導薄膜をオフアクシススパッタリング法、反
応性蒸着法、MBE法、CVD法等の方法で成膜し、超電導層
１を形成する。酸化物超電導体としては、Ｙ−Ba−Cu−
Ｏ系酸化物超電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電
導体、Tl−Ba−Ca−Cu−Ｏ系酸化物超電導体が好まし
く、ｃ軸配向の薄膜とすることが好ましい。これは、ｃ
軸配向の酸化物超電導薄膜は、基板と平行な方向の臨界
電流密度が大きいからである。

超電導層１は、このままではどの部分もほぼ一定の厚
さであるので、表面の平坦にし、基板５の突出部50の上
の部分を薄く加工する。そのために、第２図（ｄ）に示
すように、超電導層１上にフォトレジスト９を表面が平
らになるよう被覆する。そして、第２図（ｅ）に示すよ
う、突出部50の上の超電導チャネル10の厚さが5nmにな
るまでArイオンエッチング等で超電導層１を平坦にす
る。

次に、超電導チャネル10上にゲート電極を作製する。
ゲート電極は、絶縁体層上に金属層が積層された構造と
することが好ましい。従って、第２図（ｆ）に示すよう
超電導層１上に絶縁膜６および金属膜７を積層する。絶
縁膜６にはMgO等酸化物超電導薄膜との界面で大きな準
位を作らない絶縁体を用いることが好ましく、金属膜７
にはAuまたはTi、Ｗ等の高融点金属、これらのシリサイ
ドを用いることが好ましい。この積層された膜を第２図
（ｇ）に示すよう超電導チャネル10の上の部分だけ残し
てエッチングにより除去し、ゲート電極４を形成する。

最後に、ゲート電極４の両側にやはりAuでソース電極
２およびドレイン電極３を形成して、本発明の超電導素
子が完成する。

本発明の超電導素子を本発明の方法で作製すると、超
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、表面が平坦にできるので、後に
必要に応じ配線を形成することが容易になる。従って、
作製が容易であり、素子の性能も安定しており、再現性
もよい。

発明の効果 以上説明したように、本発明の超電導素子は、超電導
チャネル中を流れる超電導電流をゲート電圧で制御する
構成となっている。従って、従来の超電導FETのよう
に、超電導近接効果を利用していないので微細加工技術
が不要である。また、超電導体と半導体を積層する必要
もないので、酸化物超電導体を使用して高性能な素子が
作製できる。

本発明により、超電導技術の電子デバイスへの応用が
さらに促進される。

【図面の簡単な説明】

第１図は、本発明の超電導素子の概略図であり、 第２図は、本発明の方法により本発明の超電導素子を作
製する場合の工程を示す概略図であり、 第３図は、超電導ベーストランジスタの概略図であり、 第４図は、超電導FETの概略図である。 〔主な参照番号〕 １……超電導層、２……ソース電極、 ３……ドレイン電極、 ４……ゲート電極、５……基板

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】基板上に成膜された酸化物超電導薄膜に形
   成された超電導チャネルと、該超電導チャネルの両端近
   傍に配置されて該超電導チャネルに電流を流すソース電
   極およびドレイン電極と、前記超電導チャネル上に配置
   されて該超電導チャネルに流れる電流を制御するゲート
   電極を具備する超電導素子において、前記基板が平坦な
   上面の突出部を有し、前記酸化物超電導薄膜の前記突出
   部上の部分が薄くされており、前記酸化物超電導薄膜の
   前記薄い部分が、前記超電導チャネルであることを特徴
   とする超電導素子。
2. 【請求項２】前記酸化物超電導薄膜の前記超電導チャネ
   ルの両側が、超電導チャネルよりも厚いことを特徴とす
   る請求項１に記載の超電導素子。
3. 【請求項３】前記酸化物超電導薄膜の厚い部分上にソー
   ス電極およびドレイン電極が配置されていることを特徴
   とする請求項２に記載の超電導素子。
4. 【請求項４】絶縁体基板上に上面が平坦な突出部を形成
   する工程と、この絶縁体基板上に酸化物超電導薄膜を形
   成する工程と、この酸化物超電導薄膜表面を平坦にする
   工程とを含むことを特徴とする請求項１〜３のいずれか
   １項に記載の超電導素子の作製方法。
5. 【請求項５】半導体基板上に上面が平坦な突出部を形成
   する工程と、この半導体基板表面に絶縁膜を形成する工
   程と、この絶縁膜を表面に有する半導体基板上に酸化物
   超電導薄膜を形成する工程と、この酸化物超電導薄膜表
   面を平坦にする工程とを含むことを特徴とする請求項１
   〜３のいずれか１項に記載の超電導素子の作製方法。